CN1252129A - 用于加工检验半导体芯片用的具有多触点接头的卡的方法 - Google Patents

用于加工检验半导体芯片用的具有多触点接头的卡的方法 Download PDF

Info

Publication number
CN1252129A
CN1252129A CN98803898.6A CN98803898A CN1252129A CN 1252129 A CN1252129 A CN 1252129A CN 98803898 A CN98803898 A CN 98803898A CN 1252129 A CN1252129 A CN 1252129A
Authority
CN
China
Prior art keywords
joint
substrate
card
polylinker
electroforming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98803898.6A
Other languages
English (en)
Other versions
CN1174251C (zh
Inventor
安德烈·贝尔蒙特
文森特·雷诺
威廉·达尼奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mesatronic SA
Original Assignee
Mesatronic SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mesatronic SA filed Critical Mesatronic SA
Publication of CN1252129A publication Critical patent/CN1252129A/zh
Application granted granted Critical
Publication of CN1174251C publication Critical patent/CN1174251C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明涉及用于制造具有多接头的卡的方法,卡是特别设计来在封装前检验半导体芯片或集成电路的,它包括两个相对表面上的氧化硅基底(10),一个表面提供有连接到接头(26)形式的触点的导电条。薄金属层(22)通过真空中的蒸汽沉积或阴极溅射沉积于单片基底(10)的一个绝缘表面上,导电条是通过利用感光树脂的UV光刻操作得到的,接着根据接头(26)的位置和形状蚀刻薄金属层(22)。接着进行另一UV光刻操作,在于在薄蚀刻层上沉积感光树脂厚层(24),树脂中显现出接头的图(25)。最终通过含有金属离子的槽用电铸得到接头(26)使电铸的衬垫对应于图(25)的形状。

Description

用于加工检验半导体芯片用的具有多触点接头的卡的方法
本发明涉及用于加工具有多触点接头的卡的方法，卡是用来在封装前检验半导体芯片或集成电路的，它包括一个基底，基底的一个表面提供有连接到接头形式的触点的导电条。
具有触点接头的卡是用来在加工后和封装前检验芯片或集成电路的。目前已知的卡使用不同类型的技术，即，如文献EP-A-0475050，WO9409374和EP-0646800中所描述的焊接片接头卡，环氧树脂环卡，薄膜卡。在这些已知的卡上放置接头仍然局限于给定的数量，这已经跟不上半导体芯片集成的不断发展了。
文件WO96/36884描述的卡的制造方法必须事先切割以获得挠性大小的系统。连接条不是单层的，且没有使用单片基底的各向异性蚀刻。
本发明的第一个目的是确定用于制造具有多接头的卡的方法，使得完成的触点的精度和密度增加。
制造方法具有以下步骤：
●通过在真空中的气相沉积或阴极溅射，在单片基底的一个绝缘表面
上沉积一薄金属层，在获得导电条之前进行硅基底的各向异性蚀
刻，所述蚀刻是非紧急蚀刻的(non-emergent)，以构造一电触点连接
点，
●导电条是通过直接蚀刻得到的，
●接着进行UV光刻操作，包括：在薄蚀刻层上沉积感光树脂厚层，
然后树脂被显现出接头的图，
●接头是通过金属离子槽用电铸(electroforming)制造的，得到相应于
图的形状的电铸衬垫，
●剩余的树脂层最终溶解在溶剂槽中，在单片基底上得到最终植入
(implantation)的接头。
各向异性蚀刻最好是通过将硅浸入氢氧化钾(KOH)中实现。
根据该方法的一个特征，基底的各向异性蚀刻发生在第一UV光刻之后，包括穿过掩模产生先前沉积于基底的一个表面上的感光树脂层的局部绝缘。
薄金属层可由镍，金或铝基材料形成。也可使用其它金属导电材料。
本发明的第二目的在于得到多接头卡，其中不同接头之间的间隙减小到最小，从而实现高触点密度。
通过厚UV光刻和电铸得到的接头是由直径10至100微米，厚度10至几十微米的金属衬垫(pad)形成的。衬垫的截面可是方形或多边形。
每个接头沉积于薄导电层上，固定或不固定于基底中。基底可装备有阻尼材料，安置在导电层上于相应的接头对立。
参考附图，通过对制造方法的描述，和对所示不同接头的实施例的描述，其它优点和特征会更为明显，其中：
图1显示了根据本发明方法得到的卡；
图2是配备有电铸接头的基底的垂直截面图；
图3是图2的平面图；
图4至7显示了根据卡的应用接头的不同形状；
图8至10显示了基底上接头的不同的电的和机械的连接方法；
图11是图1的另一种形式，用具有通路的基底使电连接到对着接头的表面；
图12显示了根据本发明，制造过程中完成的不同阶段a-m的例子。
为便于说明，图12示出了为完成用于检验芯片的多接头卡方法的不同阶段的例子。
阶段a：从由氧化硅制成的单片基底10开始形成绝缘层20。基底适合于UV光刻技术，能获得所需的精度，具体地说是微米以下的精度。其它材料也可用于形成基底10，具体地说如砷化镓，石英，或玻璃等。
阶段b：基底10涂上感光树脂12以获得均匀的层。
阶段c：接着进行第一UV光刻(photolithography)操作，其包括穿过有预定形状的孔16的掩模14，产生上层树脂12的局部绝缘。UV辐射是通过置于掩模14上的紫外线灯产生的。
阶段d：用溶剂溶解绝缘的树脂12。
阶段e：在去除树脂12的位置处溶解层20的氧化硅。
阶段f：用溶剂溶解树脂12。
阶段g：基底浸入氢氧化钾(KOH)之后，进行硅10的各向异性湿蚀刻。这导致基底的非紧急蚀刻(non-emergent etching)18，能达到约200微米的深度，构成了电触点的连接点。
阶段h：在溶剂槽中去掉基底10上保留的氧化硅。留下基底10的蚀刻18。
阶段i：进行硅基底10的热氧化，在基底的两个表面上得到氧化硅(SiO2)的绝缘层20。
阶段j：薄金属22，例如镍，金或铝，沉积于上部绝缘层20的整个表面。金属层22的沉积是通过真空中的气相沉积或阴极溅射进行的。
阶段k：这个阶段包含根据阶段b和c的规则的第二UV光刻操作，和根据所要获得的接头的位置和形状实现金属层22的蚀刻。
阶段1：厚感光树脂层24沉积于蚀刻的金属层22上之后，进行第三UV光刻操作，树脂显现出接头的图形。光刻操作之后是电铸操作，制造直径为30微米，厚度为60至100微米的金属衬垫的形式的接头26。这里电铸的衬垫的材料与蚀刻的金属层22的材料相同。
阶段m：树脂层24最终溶解在溶剂槽中，在单片基底10上获得了植入的接头26的最终形状。
在图2和图3中，多接头卡28包括基于光刻技术的高密度接头26，不同电子沉积的接头26之间的间隙可以是几十微米。
参考图4至7，接头26可以是具有任何形式的不同的圆柱形，特别是恒定截面的直柱体(图4)，可能具有不同材料的两个叠放的圆柱体(图5)，沿高度方向直径递减的叠放的圆柱体(图6)和用于频率检测的同轴形(图7)。
将接头26电或机械地连接到基底10的各种方法示于图8至10。
在图8中，接头26直接沉积在导体22的薄层上，沿垂直于基底10的方向延伸。
在图9中，接头26的底部穿过导体22固定在基底10中。
在图10中，阻尼材料30置于基底10中导体22下面。接头26的底部固定在图8所示导体22的外表面的对立面。
取代在蚀刻的基底上的薄层中沉积长条(如图1中所示的状况)，也可能根据图11，提供穿过基底10的通路32，使电连接穿过对着接头26的表面34。

Claims (9)

1.一种用于制造具有多接头的卡的方法，该卡用于在封装前检验一个或多个半导体芯片或集成电路，卡包括基底(10)，提供有以接头(26)的形式连接到触点的导电条的一个表面，所述方法的特征是包括以下步骤：
通过在真空中的气相沉积或阴极溅射在单片基底(10)的一个绝缘表面上沉积以薄金属层(22)，在进行薄金属层(22)的沉积之前进行硅基底(10)的各向异性蚀刻，所述蚀刻是非紧急的，形成了一个电触点连接点，
使用感光树脂，通过UV光刻操作的方法得到导电条，接着根据接头(26)的位置和形状蚀刻薄金属层(22)，
进行另一次UV光刻操作，包括在薄蚀刻的层上沉积感光树脂厚层(24)，然后树脂显现出接头(26)的图(25)，
通过金属离子槽，用电铸产生接头(26)，得到对应于图(25)形状的电铸衬垫，
剩余的树脂层(24)最终溶解在溶剂槽中，在单片基底(10)上得到最终完成的接头(26)。
2.如权利要求1所述的用于制造具有多接头的卡的方法，其特征在于基底(10)是由包括硅，砷化镓，玻璃或石英基的材料形成的。
3.如权利要求1所述的用于制造具有多接头的卡的方法，其特征在于基底(10)的蚀刻发生在第一UV光刻之后，包括穿过掩模(14)，产生前面沉积于基底(10)一表面上感光树脂(12)的一个局部绝缘层，各向异性蚀刻是通过将硅基底(10)浸没在氢氧化钾中实现的。
4.如权利要求1所述的用于制造具有多接头的卡的方法，其特征在于薄金属层(22)是由镍-，金-或铝基材料形成的。
5.如权利要求1所述的用于制造具有多接头的卡的方法，其特征在于接头(26)的电铸是在电流密度约为1A/dm2的镍槽中进行的。
6.一种用于检验半导体芯片的多接头卡，包括基底(10)，它是根据权利要求1至5之一所述的方法，能得到高密度的接头(26)，不同接头之间的间隙最大为100微米。
7.如权利要求6所述的多接头卡，其特征在于接头(26)的衬垫具有圆形或多边形截面。
8.如权利要求6或7所述的多接头卡，其特征在于每个接头(26)沉积在薄导电层(22)上，固定或不固定在基底(10)中。
9.如权利要求6或7所述的多接头卡，其特征在于基底(10)装配有阻尼材料(30)，置于薄导电层(22)下，与相应的接头(26)相对。
CNB988038986A 1997-04-10 1998-04-09 具有多触点接头的卡的加工方法及由此得到的卡 Expired - Fee Related CN1174251C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR97/04635 1997-04-10
FR9704635A FR2762140B1 (fr) 1997-04-10 1997-04-10 Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices

Publications (2)

Publication Number Publication Date
CN1252129A true CN1252129A (zh) 2000-05-03
CN1174251C CN1174251C (zh) 2004-11-03

Family

ID=9505938

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988038986A Expired - Fee Related CN1174251C (zh) 1997-04-10 1998-04-09 具有多触点接头的卡的加工方法及由此得到的卡

Country Status (8)

Country Link
US (1) US6289583B1 (zh)
EP (1) EP0975979B1 (zh)
JP (1) JP2001521620A (zh)
CN (1) CN1174251C (zh)
AT (1) ATE204650T1 (zh)
DE (1) DE69801429T2 (zh)
FR (1) FR2762140B1 (zh)
WO (1) WO1998045716A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100348983C (zh) * 2005-02-07 2007-11-14 董玟昌 一种微机电探针电路薄膜及其制法
US7365561B2 (en) 2004-09-09 2008-04-29 Seiko Epson Corporation Test probe and tester, method for manufacturing the test probe
CN100419435C (zh) * 2003-05-29 2008-09-17 大日本网目版制造株式会社 探针板的底板、检查装置、光制造装置及光制造方法
CN102147452A (zh) * 2010-02-04 2011-08-10 Nxp股份有限公司 磁场传感器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US6420884B1 (en) * 1999-01-29 2002-07-16 Advantest Corp. Contact structure formed by photolithography process
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
US6255727B1 (en) * 1999-08-03 2001-07-03 Advantest Corp. Contact structure formed by microfabrication process
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US7435108B1 (en) 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
FR2802000B1 (fr) * 1999-12-01 2002-03-22 Gemplus Card Int Procede de realisation d'un circuit oscillant accorde et fabrication de dispositifs de radiocommunications de faibles dimensions comprenant un tel circuit
FR2812400B1 (fr) * 2000-07-28 2002-09-27 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test de circuits integres a microbilles, et dispositif de test utilisant la carte
US7396236B2 (en) 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
EP1407280B1 (en) * 2001-07-11 2005-11-23 Formfactor, Inc. Method of manufacturing a probe card
JP4635395B2 (ja) * 2001-08-28 2011-02-23 凸版印刷株式会社 半導体回路検査治具の製造方法
JP2003078310A (ja) * 2001-09-04 2003-03-14 Murata Mfg Co Ltd 高周波用線路変換器、部品、モジュールおよび通信装置
US7122760B2 (en) * 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes
US6945827B2 (en) * 2002-12-23 2005-09-20 Formfactor, Inc. Microelectronic contact structure
KR101101062B1 (ko) 2010-08-19 2011-12-30 삼성에스디아이 주식회사 충방전 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US5323035A (en) * 1992-10-13 1994-06-21 Glenn Leedy Interconnection structure for integrated circuits and method for making same
JPH0817192B2 (ja) * 1988-05-30 1996-02-21 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法
US5189363A (en) 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5177438A (en) * 1991-08-02 1993-01-05 Motorola, Inc. Low resistance probe for semiconductor
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
JP2615381B2 (ja) 1992-10-12 1997-05-28 株式会社神戸製鋼所 プローブユニットの製造方法
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
US5419807A (en) * 1993-09-03 1995-05-30 Micron Technology, Inc. Method of providing electrical interconnect between two layers within a silicon substrate, semiconductor apparatus, and method of forming apparatus for testing semiconductor circuitry for operability
JP2710544B2 (ja) 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
US5475318A (en) * 1993-10-29 1995-12-12 Robert B. Marcus Microprobe
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419435C (zh) * 2003-05-29 2008-09-17 大日本网目版制造株式会社 探针板的底板、检查装置、光制造装置及光制造方法
US7365561B2 (en) 2004-09-09 2008-04-29 Seiko Epson Corporation Test probe and tester, method for manufacturing the test probe
CN100495126C (zh) * 2004-09-09 2009-06-03 精工爱普生株式会社 检查用探测器及检查装置、检查用探测器的制造方法
CN100348983C (zh) * 2005-02-07 2007-11-14 董玟昌 一种微机电探针电路薄膜及其制法
CN102147452A (zh) * 2010-02-04 2011-08-10 Nxp股份有限公司 磁场传感器
US8564287B2 (en) 2010-02-04 2013-10-22 Nxp B.V. Magnetic field sensor
CN102147452B (zh) * 2010-02-04 2013-11-20 Nxp股份有限公司 磁场传感器

Also Published As

Publication number Publication date
ATE204650T1 (de) 2001-09-15
DE69801429D1 (de) 2001-09-27
FR2762140B1 (fr) 2000-01-14
JP2001521620A (ja) 2001-11-06
EP0975979B1 (fr) 2001-08-22
EP0975979A1 (fr) 2000-02-02
DE69801429T2 (de) 2002-05-16
CN1174251C (zh) 2004-11-03
WO1998045716A1 (fr) 1998-10-15
FR2762140A1 (fr) 1998-10-16
US6289583B1 (en) 2001-09-18

Similar Documents

Publication Publication Date Title
CN1174251C (zh) 具有多触点接头的卡的加工方法及由此得到的卡
CN109314043B (zh) 在石墨烯薄片上沉积钝化层
US5637536A (en) Method for interconnecting semiconductor chips in three dimensions, and component resulting therefrom
CN101378033B (zh) 形成薄膜金属导线的方法
CN1647271A (zh) 半导体器件及其制造方法
EP0099544A1 (en) Method for forming conductive lines and via studs on LSI carrier substrates
EP0145862B1 (en) Metallization of a ceramic substrate
EP0881668A3 (en) Deposition of an electrically insulating thin film with a low dielectric constant
EP1489658A2 (en) Method for manufacturing semiconductor package
JPS6122612A (ja) モノリシツクコンデンサの縁端処理方法
CN1763943A (zh) 布线基板及其制造方法
US4172758A (en) Magnetic bubble domain device fabrication technique
CN1215968C (zh) 一种微结构以及制造期间保护微结构材料的方法
US4089766A (en) Method of passivating and planarizing a metallization pattern
US4456506A (en) Superconducting circuit fabrication
JPH051614B2 (zh)
EP0772888A1 (en) Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method
JP2003243396A (ja) 感光性ポリイミドを用いた貫通電極形成方法
CN1198756C (zh) 微型结构及其制造方法
CN104555890A (zh) 自支撑三维器件
TW406319B (en) Method of manufacturing inactivated semiconductor devices
CN116058081A (zh) 制造印刷电路板的方法
CN1042187C (zh) 用于进行电测试的布线基板及其制造方法
TW200308009A (en) Electrochemical planarization of metal feature surfaces
KR100503983B1 (ko) 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee