CN1251464C

CN1251464C - 信息处理系统

Info

Publication number: CN1251464C
Application number: CNB018051286A
Authority: CN
Inventors: E·范德文
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2000-12-20
Filing date: 2001-12-06
Publication date: 2006-04-12
Anticipated expiration: 2021-12-06
Also published as: KR100810800B1; JP3989839B2; WO2002051081A3; EP1254543B1; ATE363173T1; AU2002222335A1; KR20020079872A; DE60128541T2; US20020085576A1; CN1404674A; WO2002051081A2; EP1254543A2; US7020154B2; DE60128541D1; JP2004516744A

Abstract

一种信息处理系统，包括发送器、接收器和连接发送器与接收器的通信信道。通信信道传输第一、第二二进制逻辑信号。发送器将数据值和辨别连续后续时钟相位的信息编码成第一、第二信号。接收器接收数据值和信息。发送器交替使用第一、第二数据依赖准则来选择第一、第二信号中在连续时钟相位之间具有逻辑电平变化的一个信号。由此，使第一和第二信号交替相互相反或相互相等。第一准则依赖于数据值选择第一信号电平。第二准则依赖于数据值提供第一或第二信号的电平变化。

Description

信息处理系统

技术领域

本发明涉及一个信息处理系统，在该系统中使用的发送器和接收器以及一种信息传输方法。

技术背景

WO 00/05848公开了一种信息处理系统，该系统通过分别传送第一及第二时间上连续的逻辑信号的一个第一及第二信号线传输数据和时钟信息。US5341371也公开了一种通过两条信号线传输数据和时钟信息的处理系统。在上述两篇文献所披露的系统中，可以保证两条信号线之一的逻辑信号精确的在每一新的时钟相位开始时变化。因此，可以通过把两个信号的异或作为时间函数来恢复时钟信号。异或结果在每一个新的时钟相位开始时变化。这样减少了信号线上的逻辑电平变换数目和频率，节省了功耗，降低了干扰。

通过选择两个信号中哪个信号在时钟相位开始时变化对数据编码。每当后一数据位与前一数据位不相等时，US5341371中的系统通过改变第一信号线中的逻辑电平对一系列数据位编码，而当数据位不变时，第二信号线中的逻辑电平改变。这样就具有了第一信号与数据位总是同时变化的效果。因此，任何在处理数据过程中的第一信号逻辑电平变化的干扰结果将具有与数据变化系统相关的结果。第一信号线和数据信号线传送相同信号，潜在地产生组合干扰影响。

当传输的数据位具有第一逻辑值时改变第一信号线的逻辑电平，当传送的数据位具有与第一逻辑值相反的第二逻辑值时改变第二信号线的逻辑电平值，这样WO00/05848的系统就避免了关于诸多信号之单一信号的数据改变和信号改变同时发生的情况。数据内容的变化将使所述改变分布到两个信号线上。因此，它避免了当传输的数据位变化时其中之一的信号线上的逻辑电平也总是发生变化。

然而，WO00/05848中的系统引入了记忆效应：为编码一个数据位，需要其中之一的信号线上的前一逻辑电平信息。这需要一个相对复杂的电路，并且，某一时刻前一逻辑电平信息出错将导致信号的连续错误。

发明概述

本发明的一个目的是提供一种信息处理系统，在该系统中，信息通过每一新时钟相位开始时的一个第一和第二信号线上之一的逻辑电平转换进行传输。数据通过选择在某个信号线上逻辑电平变化进行编码，该系统避免了在同一信号线上的数据的变化导致的逻辑电平的变化，同时避免了信号错误的持续影响。

系统。根据该发明，至少两个不同的准则被交替使用以选择诸多种进行变换的一个信号。准则之一选择哪个信号作为数据电平的函数进行变换。这避免了数据电平的变化与一个信号的电平变化完全相关。另一准则依据数据电平确定信号电平，这避免了持续记忆效应，不会产生完全相关。在一个实施例中，后一准则仅在每一准则交替的周期中使用一次。因此，这一准则不会在数据与任一信号的变换间产生任何系统相关。

在本发明的系统的实施例中，只使用两个不同的准则一个准则被用来选择根据时钟相位的单个数据比特值进行变换的信号；相似的，另一个准则用来根据时钟相位上的单个数据比特值选择电平。作为选择，这些准则有可能依赖于例如依据不同时钟相位的多个数据比特所确定的中间比特值。

在一个实施例中，仅仅使用了两个不同准则，在交替准则的每个周期中均使用一次。因此一个准则在偶时钟相位时使用，另一个用于奇时钟相位。

本发明的系统、方法、工作站的上述及其他优点将通过下列附图更加详细的描述。

附图简述

图1示出一个具有通信总线的系统。

图2示出数据信号、时钟信号和传输信号。

图3示出编码数据和时钟信息的电路。

图4示出解码数据和时钟信息的电路。

实施例描述

图1示出一个具有通信总线的系统。该系统包括第一电路10，通信总线12a，b，第二电路14。第一电路10包括一个时钟电路100，一个数据产生电路102，一个发送机电路104。时钟电路100提供时钟信号给数据产生电路102和发送电路104。数据产生电路102提供数据信号给发送电路104。发送电路104连接到数据总线12a，b中的两条信号线12a，b。第二电路14包括一个接收机电路140，一个数据处理电路142。典型的，第一和第二电路10、14是通过形成总线12的配线连接的独立的集成电路。然而，电路10、14也可以被实施为同一集成电路的不同子电路，总线12a，b包含关于同一集成电路的导线印刷线。

在操作中，第一电路10产生数据，例如视频图像信号数据或计算结果。第一电路通过通信总线12将这些数据传输到第二电路14，第二电路14接收并处理这些数据，以便例如显示或存储视频信息，或执行这些数据的计算。发送机电路104从数据产生电路102接收数据，将数据和时钟信号编码为传输的第一和第二信号，并通过总线12a，b的第一和第二导线12a，b分别传送出去。接收电路140从第一和第二导线12a，b中接收上述两个信号，从所接收的信号中解码数据和时钟信号。解码的时钟信号用来对数据处理电路142定时，该处理电路同时还接收和处理解码的数据信号。

信号可以以尽可能高的速率在导线12a，b中传输是所需的。这可以通过以下方式实现：在连续的半个时钟周期发送不同的数据值；减小导线12a，b中的信号转换总数；以及保持发送电路104和接收电路140的部分尽可能简单和尽可能不出错的用于编码和解码信号。

第一和第二导线12a，b上的第一和第二信号被编码，因此，时钟信号可以通过第一和第二信号的异或运算重新得到，即

C＝S1+S2或其逻辑反向

这里，C代表时钟信号，S1和S2表示第一和第二信号，“+”代表异或逻辑运算(0+0＝0，0+1＝1，1+0＝1，1+1＝0)(在本说明书其余部分“+”表示异或，除非明确表达其它含义)。此关系式确保S1、S2信号之一在连续时钟相位之间精确地变化。

本发明的编码数据信号(用“D”表示)的优选方式满足下列逻辑表达式：

S1＝D+C*E(D)

S2＝DN+C*E(DN)

这里，DN是D的逻辑反向(DN＝D+1)，E()代表由一个时钟相位延迟一个信号的时移运算：在半个时钟周期中，E(D)是由前半个时钟周期中的D采用的值，而E(C)＝C+1。“*”表示逻辑乘(0*0＝0，0*1＝0，1*0＝0，1*1＝1)，“+”代表异或。因为D+DN＝1(D和DN总是逻辑相反的)、E(D)+E(DN)＝E(D+DN)＝1，从“+”和“*”的分布特性(X*(Y+Z)＝X*Y+X*Z)中可以得到所需要的S1+S2＝1+C(C的相反值)。D可以根据D＝S1+C*E(D)从S1和S2中解码得出。也就是C＝0(偶时钟相位)时D＝S1，C＝1(奇时钟相位)时D＝S1+E(D)，因此，S1依据前一时钟相位对D的变化编码。需要注意的是，S1对D的依赖相同于S2对DN的依赖。这种依赖的对称性确保数据D的变换不总是与上述的信号S1、S2之一的变换相一致。还应当注意的是，S1、S2从不依赖超过两个连续时钟相位的D的值，以及D的解码值从不依赖于两个以上连续的S1或S2的值。因此，编码或解码过程中不存在持续记忆效应。

图2示出了此种编码得到的信号的实例。图2的第一行显示了作为时间函数的时钟信号，第二行显示了作为时间的函数的数据D，第三和第四行显示了作为时间的函数的传送信号S1、S2(通过导线12a，b传送)。为实现同步，时钟信号C的正常触发被周期性地中断(图中只示出了一个中断)。该中断使数据处理电路142检测到不同数据字的开始。将会注意到，C＝0时S1(＝D)与S2(＝DN)反相。C＝1时，S1、S2取决于D的变化(即，取决于D+E(D))。还将会注意到，不同的、独立的数据位是可用的。

当然，根据同一原理可以实现不同编码，例如，可以使用S1、S2的其中之一或全部相反值，例如S2＝D+C*E(ND)；在另一实施例中，值S1＝D+E(D)不仅可以在C＝1的每个时钟相位中产生，而且也可以在n(n为整数，例如n＝4)个时钟相位为周期的n-1时钟相位中产生，其中S1等于n个时钟相位的周期的剩余时钟相位中的D。这可以通过使用一个根据A＝C+E(A)(在某些初始时钟周期中A被设置为0)计算的辅助信号A以及确定S1＝D+(1+A*C)*E(D)和S2＝ND+(1+A*C)*E(D)，对时钟相位计数来实现。在另一个例子中，可以将多个时钟相位的组合数据值转换为中间数据值，并利用代替D的后续中间数据值。这可能包括纠错编码。例如连续数据值00，01，10，11可以分别被转换为中间数据值00，11，01，10并进行编码。

通常，信号S1可利用分别实现算式S1＝D+C*E(D)中的“+”和“*”的异或门和与门从数据D，时钟信息C中产生，S2可以类似地依据S2＝DN+C*E(DN)或者其等效式S2＝S1+1+C确定。然而，这可能需要提供时钟D的半时钟周期的连续数据位。

图3表示用于编码数据的发射机电路，其中仅需要在每个完整时钟周期一经结束之后供应新数据。该电路包括第一和第二移位寄存器30a，b，锁存器32a，b，异或门34，反向器36和第一、第二复用器38a，b。第一移位寄存器30a具有连接第一及第二复用器38a，b第一数据输入和第一锁存器32a数据输入的一个输出。第二移位寄存器30b具有连接连接第二锁存器32b数据输入的一个输出。第一、第二锁存器32a，b的输出连接到异或门34的输入。异或门的输出通过反向器36连接到第一复用器38a的第二数据输入并直接连接到第二复用器38b的第二数据输入。移位寄存器30a，b通过时钟信号定时。该时钟信号作为选择控制信号提供给第一、第二复用器38a，b。锁存器32a，b用时钟信号的反向定时，以便在经由移位寄存器30a，b移位数据时，在时钟变换的半个周期锁存数据。

在操作中，偶时钟相位(C＝0)的数据位被输入到第一移位寄存器30a，奇时钟相位的数据位被输入到第一移位寄存器30b，复用器38a，b输出信号S1、S2至导线12a，b。在偶时钟相位，复用器38a，b将数据从移位寄存器30a传递到导线12a，b。在时钟周期的一半，来自移位寄存器的数据被锁存到锁存器32a，b中。在奇时钟相位，锁存器中的数据的异或被传递给第二导线12b，该异或的反向被传递给第一导线12a，由此，输出信号X1、X2由下式给出：

X1＝D+C(E(D)+1)，X2＝D+C*(E(D))，

这些输出信号涉及如下所述的先前定义的信号S1、S2：X1＝1+S2，X2＝S1，并具有D的对称性依赖的同样的预期特性以及没有长期记忆效应。锁存器32a，b在时钟周期的一半时被锁存以防止经异或门34和反向器36的延迟造成信号变形。当然，这种情况仅在非常高时钟速率时才是必须的，即时钟相位持续时间接近集成电路的门延迟时间。

为产生图2所示的同步信号，提供给图3中组成部分的时钟信号可能被周期性中断。

可以使用其他结构实现输出信号X1、X2、数据、时钟之间的所需关系。

图4示出了接收机电路。该电路包括第一、第二异或门40，42；锁存器44，及第一、第二移位寄存器46a，b。导线12a，b连接到第一异或门40的输入。该异或门的输出形成接收机电路的时钟信号。锁存器44有一个连接第二导线12b的数据输入端，和一个连接第一移位寄存器46a和第二异或门42的第一输入的输出。第二导线12b连接到第二异或门42的第二输入。第二异或门42的输出连接到第二移位寄存器46b的输入。时钟输出连接到寄存器46a，b和锁存器44的时钟输入。移位寄存器46a，b在时钟信号变换的第一极性上锁存数据，锁存器44在与第一极性相反的第二极性上锁存数据。

在操作中，图4中的电路在偶时钟相位开始时把来自第二导线的信号X2的值传送给第一移位寄存器46a。在奇时钟相位开始时，此信号的异或与此信号的值被传递给第二移位寄存器46b。因此，两个移位寄存器46a，b分别包含偶时钟相位(C＝0)和奇时钟相位(C＝1)的数据值。这些数据值被传递给数据处理电路142(未示出)。

当然，接收机电路可用多种其他方式实现，以得到信号X1、X2、数据和时钟信息之间所需的解码关系。

Claims

1、一种信息处理系统，包括一个发送器，一个接收器和一个连接发送器、接收器的通信信道，通信信道可将第一和第二二进制逻辑信号从发送器连续地传送给接收器，包括一个时钟电路的发送器用于产生辨别连续时钟相位的信息，而编码器用于接收连续的数据值和可辨别连续时钟相位的信息，编码器用于将数据值和信息编码为第一和第二信号的组合，编码器交替地使用第一数据依赖准则编码数据值并根据数据值选择第一信号的电平，和第二数据依赖准则编码数据值，根据所述数据值提供第一或第二信号的电平变化，以选择第一和第二信号之中在连续时钟相位之间具有逻辑电平变化的一个信号，使第一和第二信号交替相反和相等，第一和第二信号逻辑电平的改变依赖于时钟相位的数据值以及时钟相位及其紧邻时钟相位之间数据值的变化，接收器包括一个解码器，用于交替地根据第一信号信号电平，以及根据第一信号或第二信号电平在时钟相位之间是否变化，提供相互相反的数据值。

2、如权利要求1所述的信息处理系统，其中根据第一准则，用于相应时钟的所述第一、第二信号交替地依赖于时钟相位的数据值，并且根据第二准则，上述第一和第二信号依赖于时钟相位与相邻时钟相位之间的数据值的变化。

3、如权利要1所述的信息处理系统，其中第一准则用于偶时钟相位，第二准则用于奇时钟相位。

4、一种发送电路，包括数据产生电路、时钟电路、编码器及与通信信道的连接，数据产生电路用于产生连续数据值，时钟电路用于产生辨别连续时钟相位的信息，编码器用于将所述数据值和所述信息编码成经由通信信道连续传送的第一和第二二进制逻辑信号的组合，编码器交替地使用第一数据依赖准则编码数据值并根据数据值选择第一信号的电平，和第二数据依赖准则编码数据值，根据所述数据值提供第一或第二信号的电平变化，以选择第一和第二信号之中在连续时钟相位之间具有逻辑电平变化的一个信号，使第一和第二信号交替相反和相等，第一和第二信号逻辑电平的改变依赖于时钟相位的数据值以及时钟相位及其紧邻时钟相位之间数据值的变化。

5.一种具有和通信信道连接的接收器电路，接收器包括解码器、数据处理电路及与通信信道的连接，解码器用于恢复数据处理电路的时钟信号，每当所述连接上的第一和第二时间连续的二进制逻辑信号的至少一个经历二进制电平变化时，所述时钟信号具有电平变化，解码器交替地使用第一信号依赖准则，根据第一信号电平提供相互相反的数据值，和第二信号依赖准则，根据第一或第二信号电平在时钟相位之间的变化，解码时钟信号连续时钟相位的数据值。

6、一种以第一和第二时间连续的二进制逻辑电信号形式传送数据和时钟信息的方法，其中交替利用第一数据依赖准则编码数据值，根据数据值选择第一信号电平，第二数据依赖准则编码数据值，根据数据值提供第一或第二信号的电平变化，以选择第一和第二信号之中在连续时钟相位之间具有逻辑电平变化的一个信号，使第一和第二信号交替相反和相等，第一和第二信号逻辑电平的改变依赖于时钟相位的数据值，以及时钟相位及其紧邻时钟相位之间数据值的变化。