CN1250533A - 具有电源电压的串行数据和控制总线 - Google Patents

Abstract

本发明涉及一种总线系统,用于使用大量可单独寻址的总线收发机(BT)串行传输数字化数据,总线收发机通过一个仅仅两线公共总线(4)连接,通过公共总线(4),在BT之间不仅交换同步信号而且交换数字化数据和能量。作为位的值,这时所有具有相同地址的同时发送的BT的值的一个逻辑初等运算(与或者或)的结果同时传输到所有具有同一个、同样相同地址的接收BT。每个BT包括一个具有一个时基(18)时间控制和同步电路(29)、一个位计数器(22)、一个字节计数器(23)和一个比较器(24)。当存储的和出现在总线(4)上的地址相同时,通过一个I/O端口(26),串行传输数字化数据的一个字节。在不使用软件的情况下,总线系统被置为工作状态,并且工作,其中在安装时排除极性错误。

Description

具有电源电压的串行数据和控制总线

本发明涉及一种根据权利要求1前序部分的总线系统，用于传输数字化的测量数据或者控制命令。已经公开了很多的这样的系统，这些系统的区别在于数据传输的方式、寻址的方式、导线的数量和能量传输不同。

大部分总线系统并行传输数据。这里将不再考虑这种系统，因为它与本发明无关。第二大部分的工作方式是串行传输数据，在现有技术中提供了这种总线系统。

在较窄的意义中，通过系统构成现有技术，其中大量用户以有源或/和无源的属性(所谓的总线收发机，BT)连接到真正的数据总线上。

例如在EP 0 146 045 A2(简称D1)，US 4,497,391(D2)，EP 0540 449 A1(D3)和EP 0 728 621 A2(D4)中公开了这样的总线系统。

D1说明一种载频系统，其中使用一种传统的电源线作为数据总线，在D2中说明一种电梯控制器，它通过两个四线系统一方面是固定的选择站，另一面是位于电梯中的选择站-在这被选择的定义中所有总线收发机的定义中-和真正的电梯控制器或者主站连接。通过时隙系统实现寻址，在每个地址周期内为每个BT两次分配一个特定的时间定义的地址，第一次用于从BT向主站传输信号，第二次用于相反方向。

在D3中公开了一个快速的数据连接系统，基本上用于计算机设备中或者外部。这个系统特别在高传输速率上进行优化。在接收和发送后分别实现每个BT的数据传输，同样为数据总线提供了大量导线，考虑这些导线分别以对的方式用于构成差分信号。

另外在D4中公开一个特别为机动车辆中使用而设计的总线系统，它的数据传输基于脉冲高度选择，其中对传输的数据进行脉冲宽度调制编码，并且具有一个较高的电压，这个电压作为一线总线系统的电压。0参考电压基本是用作到电池回线的车辆底座的电位。本发明的另外特征是梯形的电流脉冲形式，用来降低不连续的过渡。例如这里列出的四个系统中的每一个都具有一个本质特征，并且为一个特别的应用而设计。在另一个的典型应用范围内应用一个系统一般会遇到大的困难。另外在所有引用的文档中建议系统包括电流源-至少需要三根导线并且在所有情况下具有通过专业人员安装的BT(这还不排除安装错误；参见D2)。

通过本发明完成的任务是建立一个总线系统，用于使用大量可单独寻址的BT串行传输数据。上述可单独寻址的BT通过一个仅仅两线的公共总线连结，该总线可以保证提供BT的电源以及分别和这些BT连结的负载的电源。使用这个总线系统，一方面可以从精确到一个发射的BT同时向精确到一个、两个或者若干个接收的BT传输数字化的数据，另一方面可以从两个或若干个同时发射的BT向精确到一个、两个或者可能情况下更多的接收的BT传输一个逻辑基本运算的结果，也就是各自的逻辑和(或-运算)或者各个逻辑积(和运算)的结果或者数字化的数据，其中在没有使用软件的情况下，这个总线系统工作并且可以操作，并且可以补充设计使它排除极性变换错误。

在权利要求1的特征部分关于基本特征，在权利要求2至20关于特别优选的特征和优选的设计说明所提出任务的解决方案。

图中：

图1根据本发明总线系统的原理图；

图2BT根据本发明的空间组成；

图3一个主BT的原理电路图；

图4一个从BT1的原理电路图；

图5具有极性变换保护的从BT5的一个变型的原理电路图；

图6在传输一个传统的数据位期间在总线4的两线之间的时间电压曲线；

图7在传输一个具有一个同步信号的循环的最后的数据位期间在总线4的两线之间的时间电压曲线；

图8根据本发明具有一个I/O端口的实施例的框图；

图9在作为主BT1的功能中一个BT的详细电路图；

图10在作为主BT1的功能中一个BT的详细电路图；

因为每个专业人员都知道并且熟悉这里使用的功能组件的不同的实施形式，所以下面仅在单独情况下基本的基本电路元件的水平上详细规定这些实施形式。

在图1中叙述了根据本发明总线系统的一个原理图。一个主BT1被连接到具有电压U0的一个直流电压源9上，并且在包括导线2、3的总线4上提供了电能而且还提供了时钟信息。在这个总线4上，另外并行连结了大量从BT5。这两个导线2、3可以包括两条单独的线，但是也可能包括一条线和一个车辆的金属底座。每个BT以编码形式存储它的地址。每次至少两个BT具有同一个地址。

图2以图的形式说明一个根据本发明空间上的组件BT。例如提供一个主信号板6和一个辅助信号板7。在信号板6、7上安排的或者另外对用户可访问BT一般情况下和输入设备例如按键或者开关连结，或者和显示测量值或者状态监视器等等连结。另一个BT和激励器、开关、传感器或者相类似的东西连结，这个BT一般情况下不能被用户直接访问。

BT执行监控、测量和控制功能：它传输数字编码的信息如输入/输出状态、测量值或者控制命令。一般情况下为每个不能被直接访问的BT分配一个在主信号板BT6的BT，例如从中选择，一个在从信号板上的一个BT。分配意味着BT存储相同地址。根据需要，每个BT可以或者配置成发射器或者配置成收发机，象后面说明的一样。

图3说明一个主BT1的原理电路图。在总线4的两个导线2、3的导线2上设置一个直流电流源8，这个直流电流源8在他一侧位于具有电压U0的直流电压源9上，而第二个导线3位于电位0上。一个使用电子装置的实现的开关10，在后面说明的时间控制器11的影响下，对于每个将单独传输的数据位，连接相互连续的节点Po、Do和Eo到导线2。节点P0永久位于电位零。一旦导线2和节点Po连结，那么两个导线2、3基本上短路，因此一个值为0暂停信号P出现在总线4上。一个另外同样使用电子装置实现的开关12确定节点Do位于哪个电位上。如果作为发射器配置的主BT1在一个预定的时刻上发出一个值为0的数据位，那么开关12闭合，节点D0位于电位零上，因此总线的两条导线2、3短路。如果与此相反，对于当前位，主BT被配置作为接收器，那么开关12保持开，并且主BT接收在这个时刻位于总线上的位的值。假如从主BT1发送一个值0的数据位，那么在一个位于暂停信号P后面的数据信号D的持续时间期间，两条导线2、3同样短路。直流电流源8为了高的抗干扰性，提供一个相当高的电流I，例如100mA的数量级，这个直流电流源8在开关建立期间确定在导线2上的静电位。如果将传输一个值为1的数据位，那么导线2不被短路。直流电流源引出导线2，此后所有的充电电容被再充电，直到直流电压源9的电位上。紧接着数据信号D，导线2和节点E0连结，这个节点E0和直流电压源9的正极连结。在导线2上，出现电压U0，这里一个位于总线4上的能量信号E，resp对应于一个同步信号S，后面将提到这些。显然导线的导电能力2、3必需与所选择的对于各自应用必需的电流强度相匹配。

图4说明一个从BT5的原理电路图。代替在主BT1中的开关12，这里使用一个相应的、可以电实现的开关13。如果作为发送器配置的从BT5在一个预定的时刻发送一个值为0的数据位，那么开关13闭合，因此总线的两条导线被短路。如果相反，从BT5被配置成接收器，那么这个开关永远保持开，从BT5接收在这个时刻出现在总线4上的位的值。假如所在位的值等于1，那么直流电流源8的电流i被导入下面说明的能量存储元件38。从BT5包括一个这样的储能元件38，通过下面方法实现这个元件：总线4的导线2和一个导通的二极管14连结，它的输出位于一个存储电容15上。如果一个能量信号E或者一个同步信号出现在导线2上，那么对存储电容15充电。一个同样位于这个存储电容15上的稳压管在它的输出提供例如5V的稳定的电压，这个电压用于向这个从BT5提供能量，以及用于向和这个从BT5连结的负载供电。显然，可能对从BT5直接提供能量。因此必需设计一个从一个电源到这个从BT5的一个附加的二线导线。本发明的一个基本优点是即用于每个BT的能量和每个和这个BT连结的负载的能量可能都通过总线4提供，因此不需要。如果在一个某一时刻，一个相互不同的附属的BT闭合它的开关13，在主BT1的情况下开关12，那么总线4短路，这在正逻辑中对应于一个逻辑积，也就是一个线路逻辑与逻辑运算(“线路与”)：所有开关13，确切的说12，所有具有相同地址的闭合的开关必需打开，因此总线4上出现一个正电压，也就是逻辑1。如果相反，仅在一些具有相同地址的BT中，闭合这个开关13，确切的说12，那么总线4短路，这在负逻辑中对应于一个逻辑和，也就是线路逻辑或逻辑运算(“线路或”)，因此在总线上没有电压，也就是逻辑0。这两个基本的逻辑运算例如能够使来自同一个接收器的例如一个继电器上不同的控制设备起作用。

图5说明一个具有极性变换保护的从BT5的一个变型的原理电路图。这个变型唯一不同于在图4中说明的实施例的内容是：总线4的导线2、3不是直接而是通过一个全波整流器17和从BT5连结。因此保证了在安装根据本发明的总线系统时，可能不出现极性变换错误，这相应简化了安装。

图6说明在传输一个传统的数据位时，总线4的两条导线2、3之间理想的时间电压曲线。在通过主BT1-以后对此说明-设置第一个同步信号S后，这个主BT1被它的同样将在后面说明的时间控制器11控制，循环重复一个标志位的队列，其中这些位的每个都要求一个位间隔时间T。可以在技术的范围内原则上自由预选这个位间隔时间T。它的倒数1/T是总线系统可行的传输速率的上限。在一个循环内位的数量原则上是任意的，优选的计为一个二的幂，也就是2n，这里例如2¹⁰＝1024。在结束这1024个相互连续的位后，或者一个变型中1024的整数倍，随着一个新的同步信号S开始一个新的周期。在这个实施例中，在位开始时出现的暂停信号P持续时间为间隔时间T的六分之一，象直接跟在它后面的数据信号D一样。连接到数据总线D的能量信号E持续时间为位间隔时间T其余的三分之二。同样根据本发明，但是位时间间隔T分配到一位的三个不同的信号P、D、E是显而易见的。

图7说明在使用同步信号S传输一个周期的最后一位期间，总线4的两个导线2、3之间理想的时间电压曲线。代替在传输一个习惯上的数据位后通常出现的暂停信号P，作为连续位的开始，实现一个同步信号S，同步信号S表明下一个周期的开始。同步信号S的持续时间ΔT在这个实施例中总计为位间隔时间T的三分之一。这里同样根据本发明这个信号的另一个持续时间也是显而易见的。同步信号S或者从一个新周期的第一位的第一个暂停信号得出，在说明的变型中从下面整数周期的第一个周期的第一个暂停信号中得出。每位均具有一个下降沿和一个上升沿。出现在每个暂停信号P开始的下降沿这时定义一个新位的开始。

图8说明BT的一个实施例的框图，它对于所有BT，不仅对于主BT1而且对于其余的从BT5基本上都是一样的。储能元件38和它的功能已经在图4和图5中说明，因此这里不再对它进行说明。

每个BT包括一个I/O端口26、一个总线接口28、一个主总线接口31、一个时间控制和同步电路29和一个I/O配置元件27，这些元件都是不相同的，并且以一个适合的方法和总线4连接。I/O端口26具有一定数量的并行的输入/输出。这些输入/输出的数量原则上可以任意给定，但是从实际出发大部分是二的幂，例如23。如果每8位传输这样的字节，如一般的并且例如这里提供的一样，那么因此一个完整周期的1024之8是必需的，因此可能得出BT最大的可能的不同地址数量1024/8＝128。通过调整I/O配置元件27，可以以位方式作为发送器或者接收器任意配置8位，并且可以任意分开，例如1×2位和1×8位，或者可能例如2×4位，因此在一个字节长度范围内，可能传输两次4位信息。I/O端口26进一步包括对于存储这8位必需的存储元件，以及在一个变型中，用于比较下面两个直接连续的周期相互对应的值D0-D7的比较器。这个存储和比较元件不再分别表示，因此在已经公开的技术状态中已经说明。在这个变型中，可以为了无错传输，可以通过配置元件27将I/O端口26配置用于双传输：首先在两个具有相互一致值的两个周期后，在I/O端口26上得出值D0-D7的变化。通过总线接口28，分别通过主总线接口31和总线4连接。时间控制和同步电路29包括一个时基18、一个位计数器22、一个字节计数器23、一个地址存储器25和一个比较器24，它们同样相互连接并且以适合的方式和总线4连接。特别的时基18通过总线接口28和总线4连接。每个从BT纪录在开始循环时出现在总线4上的同步信号S，并且必需的信号复位34分别产生主-复位35，使用这个复位信号，和从BT连接的时基18、同样和它连接计数器位计数器22和字节计数器23，被复位为零，因此在图10的说明中，对此进一步说明。不仅字节计数器23而且地址存储器25都和比较器24连接。这个比较器将在地址存储器25中自由预选的地址和字节计数器23的内容比较。如果这些内容一致，那么在下一个时隙中使用所有具有这个特定地址的BT传输总线4上下一个8位。通过同样预选调整各个I/O配置元件27给出是否发送或者接收这8位。地址存储器25和I/O配置元件在技术上可能是DIP-8开关，还可以通过开关设置不同的静态的短路段来实现，对于BT这种作为发送器或者接收器的配置至少一个起决定性作用的。同样根据本发明在一个复用模式中地址或者I/O配置通过至少一个附加的电输入来实现，通过附加的在每个BT中的Pin动态输入，因此能够配置BT作为发送器或者接收器，一种方法，这种方法对于专业人员将是熟知的。

图8基本上说明主BT的结构，然而它作为直接供电的开始站(kopfstation)，不具有储能元件38。另外在接口上有区别：总线接口28在主BT1中通过主总线接口31产生，在图3和图4的说明中已经分别对此进行说明。

在图9中，再次给出作为主BT1使用的一个BT的详细电路图。主BT1包括一个时基18，这个实际包括一个内部的振荡器19、一个时钟分配器20和一个辅助计数器21。振荡器例如使用1MHz的频率振荡。显而易见原则上每个另外的频率都是可行的。通过选择位间隔时间、在总线系统中可行地址的预期数量以及通过每I/O端口26的预期数量确定频率。在时钟分配器20中，这个时钟分配器串联连接到振荡器19上，例如振荡器19的频率五次二分，那么频率被降低到振荡器的频率的1/32。频率二分的数量一方面依赖于振荡器的频率，另一方面依赖于在总线4上力求的位频率。时钟分配器20的输出位于辅助计数器21的输入。这种方法具有两个替换设置：在传统位的标准情况下，输入频率被除以6。在它的输出上的信号的周期持续时间因此对应于位间隔时间T，象在图6中说明的一样。它的输出和位计数器22的输入连接，位计数器22重新在它的输入上对信号频率分配，这里除以8。位计数器22的输出位于字节计数器23的输入上，字节计数器23再次分它的输入信号的频率，这里除以128。在执行1024完整周期后，在变型中执行每1024位的整数周期后，不仅在一个在位计数器22中另外存在的输出上出现最高有效位37，且在一个在字节计数器23中另外存在的输出上，出现一个逻辑1。这两个输出37和36和一个与门30的输入连接，这个与门产生这两个输入的一个逻辑积。与门的输出位于在辅助计数器21中另外存在的输入上。如果在这个输入上出现逻辑1，那么转接辅助计数器，它将不再象通常情况中对输入信号的频率除以6而是新除以8。因此周期的持续时间并且因此这些特定位的持续时间延长时间间隔ΔT。辅助计数器21的输出和主总线接口31连接，这个总线接口的输出在它一侧位于总线4的导线2上。因此在总线4上看上去，紧接着能量信号E，出现在图7说明的同步信号S，这个同步信号可以作为一个延长时间间隔ΔT的能量信号E来说明。

图10叙述作为从BT5的功能的一个BT的详细电路图，这个从BT基本上具有和主BT相同的元件。与主BT1的区别是一方面替代主总线接口31，使用一个被修改的并且上面已经说明的总线接口，另一方面每个从BT5，补充在图9中已经说明中已经提到的元件具有两个另外的元件。这些附加的元件是一个负沿探测器33和一个位长探测器32。负沿探测器33的输入和总线接口28连接并且在开始位于总线4上的脉冲信号P时在它的输出上产生一个信号复位34。不仅时钟分配器20而且辅助计数器21象一般计数器中一样具有输入，通过这个输入，这些计数器20、21可以被复位到零。负沿探测器33的输出和这个输入连接。在开始每位时，使用这种方法不仅复位时钟分配器20而且复位辅助计数器21到零。代替辅助计数器21，这里负沿探测器33的输出位于位计数器22上并且因此实现位计数器22和字节计数器23的同步关闭，因为用于从的时钟信号已负沿的形式通过总线4共同传播。辅助计数器21的输出相反位于位长计数器32的输入。这里时基18对于时间测量时必须的，使用时基，位长探测器32确定是否在总线上存在一个传统的或者一个使同步信号信号S即时间间隔信号ΔT延长的位。如果在最后的情况中，那么位长探测器32在它的输出产生一个信号主—复位35。这些输出和在位计数器22中并且在字节计数器23中存在的输入连接，通过这个信号，可以复位这些计数器22、23。如果一个同步信号S也位于总线4上，那么因此在所有从BT5中不仅位计数器22而且字节计数器23被复位为零。

由于主BT1和从BT5的结构上很大程度的相似性，在一个变型中，一个BT的基本形式，包括主BT1的所有元件，而且包括从BT的所有元件，使用一些较少同时的开关，电气或者机械实现的开关或者作为主BT1或者作为从BT5来设计，并且总是断开不需要的元件，并且不同元件的输入和输出以预期的、上面设计的形式共同设计。

同样根据本发明，显然能够在一个单一的芯片上集成对于一个BT必需的部分元件的一个部分或者全部。这可以使用这种方法，例如运算放大器一般是公开的，通过最简单的外电路作为主BT1或者作为从BT5来设计，并且均作为发送器或者作为接收器配置。

根据本发明的总线系统根据上面说明的特性，特别适合于大量的应用，在这些应用中，传输时间不需要特别短，例如在数量级上，人的反应时间大约十分之一秒，而同时线路费用将保持小。对此一个典型的例子是在一个船中的线路：例如将一个工作状态传输到一个显示器上，或者传输车辆或者其他负载的开关的命令，在这里，在迟钝的系统中，一般是对时间不敏感的。另一个典型的例子是飞机和车辆电子中的线路，例如对于门的开关状态，用于传输灯的命令，或者用于相类似的东西。作为另外的应用，根据本发明的总线系统可以用于控制电梯，并且不仅在位置固定中而且移动的选择站中使用。与传统的控制器相比最大的优点是开放性。但是在大量简单的应用中，例如在一个若干个家庭房屋中门铃的线路中，通过使用根据本发明的总线系统降低全部费用，例如可以节省所有铃变压器，并且同时大大降低线路费用。

Claims (20)

1、用于在秒的很小范围内，在大量的分别通过一个总线接口(28、31)和一个总线(4)连接的总线收发机(BT)之间，抗干扰、循环、串行传输数字化的测量数据或者数字化的控制命令的总线系统，其中每个BT具有一个特有的、和这个BT连接的I/O端口(26)，这个I/O端口包括存储一个字节的存储器元件，其特征在于，

-在一个整数的传输周期后，重复传输，

-这些周期的每一个周期包括所给定数目的字节，

-这些字节中的每一个字节具有至少两位的相等的长度，

-总线(4)包括两根导线(2、3)，

-使每个BT存储一个从大量可能的二进制地址中选出的地址，

-存在着一个装置，使用该装置，每个连接到总线(4)上的BT，分别对于每位，可以或者配置作为发送器，或者配置作为接收器，

-大量BT中的至少每两个具有相同地址，其中分别对于每位，或者少做一个作为发送器，可能至少一个作为接收器，

-在每个连接到总线(4)上的BT中，具有一个比较器(24)，当在这个BT中存储的地址和总线(4)上存在字节相对应的地址相等时，产生一个信号，这个信号允许传输对应于这个字节的所有位，

-在每一位中，所有作为发送器配置的BT，使用相同的、和这位相对应的地址，在一个和这位相对应的时刻上，同时发送他们各自的值，并且所有这些值的逻辑初等运算的结果，在这个时刻上作为这些位的待传输值出现在总线(4)上，

-在总线(4)上，时钟信号以负沿的形式存在，并且通过总线(4)传输，

-所有作为接收器配置的具有相同的和这位相对应的地址BT包括装置(22、23)，以便于对这个时钟信号计数，并且在每位中，刚好在和这个位相对应的时刻上同时接收位于总线(4)上的值，

-存在着装置，使用该装置，实现所有BT以及和它连接的负载的电源，实现所有BT关于第一个周期开始的同步，实现所有BT关于每位开始的同步，以及实现该位通过总线(4)的真正传输。

2、根据权利要求1的总线系统，其特征在于，该装置，使用该装置，或者可以作为发送器配置或者可以作为接收器配置每个连接到总线(4)的BT，该装置中

-每个BT包括一个配置元件(27)，这个配置元件(27)和这个BT连接，

-配置元件(27)至少包括一个和这个配置元件(27)连接的、对于配置这个BT作为发送器或者接收器起决定性作用的机械短路开关，

-通过调节现有的起决定性作用的短路开关，可以静态固定I/O配置。

3、根据权利要求1的总线系统，其特征在于，该装置，使用该装置，或者可以作为发送器或者作为接收器配置每个与总线(4)连接的BT，该装置中：

-每个BT包括一个配置元件(27)，这个配置元件(27)和这个BT连接，

-配置元件(27)包括一个电输入，

-通过这个输入，在一个复用模式中，可以动态输入I/O配置，

-一个BT作为发送器，另一个BT作为接收器，配置这个已知的输入。

4、根据权利要求2或者3中任一个的总线系统，其特征在于，

-通过配置元件(27)可以将I/O端口(26)配置成双传输，

-I/O端口(26)包括存储和比较元件，用于比较来自两个直接相互连续周期的相互对应的值(D0-D7)，

-在用于双传输的配置中，I/O端口(26)得出，这些值(D0-D7)的变化，直到两个周期之后，在I/O端口26上具有相互一致值(D0-D7)。

5、根据权利要求1的总线系统，其特征在于，

-每字节传输的位的数量是一个二的幂，

-每周期传输的位的数量同样是一个二的幂。

6、根据权利要求1的总线系统，其特征在于，

-每字节传输位的数量是2³＝8，

-每周期传输位的数量是2¹⁰＝1024。

7、根据权利要求1的总线系统，其特征在于，该装置，使用该装置实现所有BT电源，实现所有BT关于第一个周期的开始的同步、关于每一位开始的所有的BT的同步，以及这些位通过总线(4)的真正传输，

-包括所有连接到总线上的BT，这些BT被设计成为主BT，

-主BT(1)和一个外部的能源(8，9)连接，

-主BT(1)包括一个时间控制器和同步电路(29)，

-时间控制器和同步电路(29)包括一个时间控制电路(11)和一个电开关(10)，

-通过时间控制电路(11)控制这个开关(10)，在每个给定时间间隔期间，对于每位连续的，首先一个脉冲信号P，然后在总线(4)上放置一个数据信号D和与之连续的一个能量信号E，

-通过时间控制电路(11)控制开关(10)，在一个整数周期后，这个周期包括大量的位，在总线(4)上放置一个同步信号S。

8、根据权利要求1的总线系统，其特征在于，该装置，使用该装置实现所有BT电源，实现所有BT关于第一个周期的开始的同步、关于每一位开始的所有BT的同步，以及这些位通过总线(4)的真正传输，

-包括所有连接到总线上的BT，这些BT被设计成为从BT(5)，

-每个从BT(5)包括一个时间控制器和同步电路(29)，

-通过时间控制和同步电路(29)控制每个BT，在总线(4)上出现脉冲信号P期间，每个从BT将它的时间控制电路(11)的复位到相应于位开始的状态，

-通过时间控制和同步电路(29)控制每个从BT(5)，在总线(4)上出现数据信号D期间，假如使这个BT存储地址，那么这个BT传输相应的位，

-每个从BT(5)包括一个储能元件(38)，

-通过时间控制和同步电路(29)控制每个从BT(5)，在总线(4)上出现能量信号E期间，它的储能元件(38)的引线和总线(4)的导线(2、3)连接，因此每个从BT(5)的储能元件(38)被再次充电，

-储能元件(38)的输出和从BT(5)的供电输入连接，

-通过时间控制和同步电路(29)控制每个从BT(5)，在总线(4)上出现同步信号S时，在一个周期开始时，这个从BT复位与大量位相对应的状态。

9、根据权利要求7或者8中任一个总线系统，其特征在于，

-储能元件(38)在它的输入端包括一个二极管(14)，不仅存储电容器(15)而且稳压管(16)的输入和它的输出连接，

-稳压二极管(16)的输出构成储能元件(38)的输出。

10、根据权利要求7或者8中任一个的总线系统，其特征在于，在两个同步信号S之间具有大量位的整数周期精确为1。

11、根据权利要求7或者8中任一个的总线系统，其特征在于，在两个同步信号S之间具有大量位的整数周期大于1。

12、根据权利要求7或者8中任一个的总线系统，其特征在于

-具有的一个直流电压源(9)和一个直流电流源(8)和总线(4)串联，

-在P脉冲信号期间，主BT短路导线(2、3)，

-在D脉冲信号期间，主BT短路导线(2、3)，为了发送值为0的一位，并且断开，以便于发送值为1的一位，

-主BT(1)不仅在能量信号E期间而且在同步信号S期间，将直流电压源(9)的节点和导线(2、3)连接，同时短路直流电流源(8)的节点。

13、根据权利要求7或者8中任一个的总线系统，其特征在于，

-时间控制和同步电路(29)在它的时基(11)中包括一个振荡器(19)，这个振荡器(19)的输出和时钟分配器(20)的输入连接，时钟分配器(20)将振荡器(19)的频率按一个已知的数量半分，

-时钟分配器(20)的输出和一个同样位于时基(11)中的辅助计数器(21)的输入连接，这个辅助计数器一般情况下用六除这个频率，在特殊情况下当出现一个同步信号S时，用八除，

-时间控制和同步电路(29)另外具有一个位计数器(22)、一个字节计数器(23)和一个具有两个输入的与门(30)，该电路和位计数器(22)的最高有效位(37)的输出连接，并且和字节计数器(23)的最高有效字节连接(36)的输出连接，并且它的输出和一个在辅助计数器(21)中存在的另外的输入连接，用于复位这些计数器到零。

14、根据权利要求13的总线系统，其特征在于，主BT(1)的辅助计数器(21)在状态零中，直到第一次提高计算器状态，一个脉冲信号P，在第一次和第二次提高之间，一个数据信号D，在传统位的一般情况下，在第二次和第七次提高之间，一个能量信号E，在同步信号S的特定情况下，在第七次和第八次提高之间，在总线(4)上附加放置一个同步信号S，因此脉冲信号P和数据信号D持续相同的时间，同步信号S的持续时间是脉冲信号P的两倍，能量信号E的持续时间是同步信号S的两倍。

15、根据权利要求13的总线系统，其特征在于，

-振荡器(19)具有250kHz和4MHz之间的频率，

-时钟分配器(20)将振荡器(19)的频率五次半分，即通过32除。

16、根据权利要求13的总线系统，其特征在于，在时间控制和同步电路(29)中，当作为主BT(1)设计BT时，辅助计数器(21)的输出不仅和位计数器(22)的输入而且和主总线接口(31)的输入连接。

17、根据权利要求13的总线系统，其特征在于，在时间控制和同步电路(29)中，当作为从BT(5)设计BT时，

-含有一个具有一个输入和一个输出的位长探测器(32)，

-辅助计数器(21)的输出和位长探测器(32)的输入连接，

-位长探测器(32)的输出不仅和位计数器(22)的复位输入连接，而且和字节计数器(23)的复位输入连接，

-位长探测器(32)当在总线(4)上存在着一个同步信号S时，产生一个信号主-复位(35)，因此位计数器(22)和字节计数器(23)被复位为零，

-存在一个具有一个输入和一个输出的负沿探测器(33)，

-负沿探测器(33)的输入和总线接口(28)连接，

-负沿探测器(33)的输出不仅和时钟分配器(20)复位输入连接，而且和辅助计数器(21)的复位输入连接，

-负沿探测器(33)，在开始每个脉冲信号P时，作为一个新的位开始，探测在总线(4)上出现的负沿，并且作为结果，产生一个信号复位(34)，因此时钟分配器(20)和辅助计数器(21)复位为零。

18、根据权利要求16或者17中任一个的总线系统，其特征在于，在I/O配置元件(27)中存在着一个已知数量的同时接通的开关，使用这种开关，可以接通附属的BT，使这些BT作为主BT(1)或者从BT(5)来设计，通过断开当时不需要的元件，不同元件的输入和输出分别以在主BT(1)中相应于从BT(5)的方式一起接通。

19、根据权利要求1至18中任一个的总线系统，其特征在于，直到所有连接到总线(4)的BT在它的输入之前首先具有一个和它连接的全波整流器(7)，因此在安装总线系统时排除极性错误。

20、根据权利要求1至19中任一个的总线系统，其特征在于，在一个BT中含有的大量的组件集成在一个唯一的芯片中。

Images