CN1249791C - 介电层的制造方法 - Google Patents
介电层的制造方法 Download PDFInfo
- Publication number
- CN1249791C CN1249791C CN02132362.3A CN02132362A CN1249791C CN 1249791 C CN1249791 C CN 1249791C CN 02132362 A CN02132362 A CN 02132362A CN 1249791 C CN1249791 C CN 1249791C
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- boiler tube
- silicon oxide
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种介电层的制造方法，将一衬底置入一低压化学气相沉积炉管中，并于衬底上形成一层氧化硅层，然后，进行回火工艺使氧化硅层变成一层氮氧化硅层。接着，于氮氧化硅层上形成一层氮化硅层。的后，于氮化硅层上形成一氧化硅层。而于衬底上形成氮氧化硅/氮化硅/氧化硅叠层介电层。其中，形成氮氧化硅/氮化硅/氧化硅叠层介电层的工艺都是在同一个炉管中进行，因此可以简化工艺。
Description
技术领域
本发明涉及一种应用在半导体元件上的一种介电层的制造方法，且特别涉及一种电容器介电层的制造方法。
背景技术
当整个半导体元件的集成度往越来越高时，动态随机存取存储器(Dynamic Random Access Memory，DRAM)的存储单元的面积也跟着越来越小。因此如何在有限的面积下提高DRAM存储单元中电容器的储存电荷量，也就成为一个重要的课题。
一般而言，增加电容器储存电荷能力的方法有增加电容器的面积、减少电容器介电层的厚度、以及使用高介电常数的介电材料等。然而，增加电容器的面积会使得DRAM的集成度(Integration)下降；减少电容器介电层的厚度则基于介电层均匀度及稳定度的考虑，较薄的介电层的形成仍无法适当的应用。因此，增加电容器储存电荷能力的方法，目前是往使用高介电常数的介电材料的方向发展。
目前常用的电荷储存电容的介电层为由氧化硅和氮化硅所形成的堆叠层，例如氧化硅/氮化硅(ON)叠层介电层(Si/O/N)、氮化硅/氧化硅(NO)叠层介电层(Si/N/O)、氮化硅/氧化硅/氮化硅(NON)叠层介电层(Si/N/O/N)。
对于氧化硅/氮化硅(ON)叠层介电层而言，由于其底层的氧化层在常压下成长，无法缩减其有效介电厚度，因此氧化硅/氮化硅(ON)叠层介电层会严重的影响电容器的最大储存电荷量。于是，氧化硅/氮化硅(ON)叠层介电层(Si/O/N)已被氮化硅/氧化硅(NO)叠层介电层(Si/N/O)结构取代。
对于氮化硅/氧化硅/氮化硅(NON)叠层介电层而言，虽然氮化硅/氧化硅/氮化硅(NON)叠层介电层可以利用氨气(NH3)处理以增加其储存电荷能力。然而氮化硅/氧化硅/氮化硅(NON)叠层介电层具有较大的漏电流，而且制作此种氮化硅/氧化硅/氮化硅(NON)叠层介电层的工艺步骤也较为复杂。
对于氮化硅/氧化硅(NO)叠层介电层(Si/N/O)而言，由于硅/氮化硅的界面较硅/氧化硅的界面差，亦即硅/氮化硅的界面缺陷密度较硅/氧化硅的界面缺陷密度高，因此也会产生较大的漏电流，而造成电容器的效能变差。
发明内容
因此，本发明的一个目的是提出一种介电层的制造方法，可以于单一炉管中制作具有高介电常数的氮氧化硅/氮化硅/氧化硅叠层介电层(Si/SiON/N/O)，因此工艺较为简便。
本发明的另一个目的是提出一种介电层的制造方法，能够增加介电膜层的有效介电常数，使电容器单位面积所能储存的电荷数增加，而提高电容器的效能。
因此，本发明提供一种介电层的原位制造方法，将一衬底置入一低压化学气相沉积炉管中，然后在同一个炉管中依序进行下列步骤：于衬底上形成一层氧化硅层，然后，进行回火工艺使氧化硅层变成一层氮氧化硅层。接着，于氮氧化硅层上形成一层氮化硅层。之后，于氮化硅层上形成一氧化硅层。而于衬底上形成氮氧化硅/氮化硅/氧化硅叠层介电层。
本发明还提供一种电容器介电层的原位制造方法，适用于一衬底，该衬底已形成一下电极层的制造，该方法包括：
将已形成该下电极层的该衬底置于一低压化学气相沉积炉管中；
在该炉管内，于该下电极层上形成一个氧化硅层；
在该炉管内，进行回火工艺使该氧化硅层变成一个氮氧化硅层；
在该炉管内，于该氮氧化硅层上形成一个氮化硅层；以及
在该炉管内，于该氮化硅层上形成一个氧化硅层。
本发明还提供一种介电层的原位制造方法，该方法包括：
提供一衬底；
将该衬底置于一低压化学气相沉积炉管内；
于该炉管中通入氧气，以于该衬底上形成氧化硅层；
于该炉管中通入氧化亚氮并进行回火工艺，以使该氧化硅层变成氮氧化硅层；
于该炉管中通入二氯硅烷与氨气，以于该氮氧化硅层上形成氮化硅层；以及
于该炉管中通入氧化亚氮，以于该氮化硅层上形成氧化硅层。
本发明于形成氮氧化硅/氮化硅/氧化硅叠层介电层(Si/SiON/N/O)的工艺中是以原位(In Situ)的方式形成的，即不同的时间下对同一个反应炉管通入不同的气体来进行不同的反应，完全不需如现有一般需要随反应的不同而更换反应炉管，因此可以简化工艺。
而且，先在低压下形成一层薄的氧化硅层，然后再以氧化亚氮为反应气体，进行氧化工艺后回火工艺以形成氮氧化硅层。利用上述方式所形成的氮氧化硅层与硅的界面品质比直接于硅上形成氮氧化硅的界面品质要好，因此以本发明的方法形成的介电层具有较好的品质。
此外，以氧化亚氮为反应气体，进行氧化工艺后回火工艺时，藉由以Si-N键取代Si-O键，不但可以增强氧化硅层的品质，还可以减少电子陷入速率以及氧化硅缺陷点。因而，可以增加氮氧化硅层的可靠度。
另外，以氧化亚氮为反应气体，进行氮化硅层的再氧化工艺，除了可以减少氮化硅层中的未完成键的键数量，并且可以填补氮化硅层中所可能产生的针孔(Pinholes)(亦即，可减少氮化硅层的缺陷)，因此可以防止电容可能会产生漏电的现象并提高击穿电压，使电容器可适用于高电压的操作。
而且，以本发明的介电层的制造方法所制造出的氮氧化硅/氮化硅/氧化硅叠层介电层可以作为叠层(Stack)电容器的介电层、槽型(Trench)电容器的介电层、以及闪存的控制栅极与浮置栅极之间的多晶硅层间介电层(Inter-Poly Dielectric Layer)等。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下，其中：
图1A至图1D是依照本发明优选实施例的一种电容器的制造方法流程图。
附图中的附图标记说明如下：
100：衬底 102：下电极层
104：氧化硅层 106：氮氧化硅层
108：氮化硅层 110：氧化硅层
112：上电极层
具体实施方式
本发明是一种介电层的制造方法，在此以制作一电容器为实例做说明。
图1A至图1D是依照本发明优选实施例的一种电容器的制造方法流程图。
请参照图1A，提供一衬底100，例如是硅衬底，且衬底100上已完成部份半导体元件的制造，例如已完成金属-氧化物-半导体晶体管(未示出)的制造。接着，在衬底100上形成一层电容器的下电极层102。下电极层102的材料例如是多晶硅，其形成的方法例如是化学气相沉积法，或是以部份硅衬底单晶硅作为下电极。在下电极层102形成之后，下电极层102于含氧的环境中，其表面会与周围的氧产生氧化反应，此氧化反应在室温下即会进行，因而形成一层薄薄的二氧化硅，称为原生氧化层。因此，在进行下一工艺之前，通常会进行一清洗工艺以去除原生氧化层。此清洗工艺例如是以氢氟酸作为清洗液。
然后，将衬底100置入低压化学气相沉积炉管(Low Pressure ChemicalVapor Deposition Fumace)，于下电极层102上形成一层氧化硅层104。此氧化硅层104的形成方法例如以氧气为工艺气体，通入低压化学气相沉积炉管中以进行反应，反应压力例如是0.5乇(Torr)、反应温度例如是900℃左右，使氧气与多晶硅(硅)反应而形成厚度例如是15埃的氧化硅层104。
接着，请参照图1B，进行氧化工艺后回火工艺。在同一个低压化学气相沉积炉管中，以氧化亚氮(N2O)为工艺气体以进行反应，反应压力例如是0.5乇(Torr)、反应温度例如是900℃左右，使氧化亚氮与氧化硅层104反应而形成氮氧化硅层106。在以氧化亚氮气体进行氧化工艺后回火工艺时，藉由以Si-N键取代Si-O键而在硅/二氧化硅的界面附近形成富氮层(Nitrogen-Rich Layer)，不但可以增强氧化硅层的品质，还可以减少电子陷入速率以及氧化硅缺陷点。因而，可以增加氮氧化硅层106的可靠度。
接着，请参照图1C，于氮氧化硅层106上形成一层氮化硅层108。此氮化硅层108的形成方法例如以二氯硅烷(SiH2Cl2)与氨气(NH3)为工艺气体，通入低压化学气相沉积炉管中以进行反应，反应压力例如是0.25乇(Torr)、反应温度例如是700℃左右，使二氯硅烷(SiH2Cl2)与氨气(NH3)反应而于氮氧化硅层106上形成厚度例如是35埃的氮化硅层108。
请参照图1D，在未更换低压化学气相沉积炉管的情况下，进行氮化硅层108的再氧化工艺。以氧化亚氮(N2O)为工艺气体以进行反应，反应压力例如是0.5乇(Torr)、反应温度例如是900℃左右，使氧化亚氮与氮化硅层108反应而形成一层氧化硅层110。在氮化硅层108的再氧化工艺中，除了可以减少氮化硅层108中的未完成键的键数量，并且可以填补氮化硅层108中所可能产生的针孔(Pinholes)(减少氮化硅层的缺陷)，因此可以防止电容可能会产生漏电的现象并提高击穿电压，使电容器可适用于高电压的操作。
之后，再于氧化硅层110上形成一层电容器的上电极层112。上电极层102的材料例如是多晶硅，其形成的方法例如为化学气相沉积法。
由上述本发明优选实施例可知，本发明于形成氮氧化硅/氮化硅/氧化硅叠层介电层(Si/SiON/N/O)的工艺中是以原位(In Situ)的方式形成的，即不同的时间下对同一个反应炉管通入不同的气体来进行不同的反应，完全不需如现有一般需要随着反应的不同而更换反应炉管，因此可以简化工艺。
而且，先在低压下形成一层薄的氧化硅层，然后再以氧化亚氮为反应气体，进行氧化工艺后回火工艺形成氮氧化硅层。利用上述方式所形成的氮氧化硅层与硅的界面品质比直接于硅上形成氮氧化硅的界面品质要好，因此以本发明的方法形成的介电层具有较好的品质。
此外，以氧化亚氮为反应气体，进行氧化工艺后回火工艺时，藉由以Si-N键取代Si-O键，不但可以增强氧化硅层的品质，还可以减少电子陷入速率以及氧化硅缺陷点。因而，可以增加氮氧化硅层的可靠度。
另外，以氧化亚氮为反应气体，进行氮化硅层的再氧化工艺，除了可以减少氮化硅层中的未完成键的键数量，并且可以填补氮化硅层中所可能产生的针孔(Pinholes)(减少氮化硅层的缺陷)，因此可以防止电容可能会产生漏电的现象并提高击穿电压，使电容器可适用于高电压的操作。
在本发明的实施例中是以形成电容器介电层为实例做说明，当然以本发明的介电层的制造方法所制造出的氮氧化硅/氮化硅/氧化硅叠层介电层还可以作为叠层式电容器的介电层、槽型电容器的介电层、以及闪存的控制栅极与浮置栅极之间的多晶硅层间介电层(Inter-Poly Dielectric Layer)等。
虽然本发明以优选实施例公开如上，但是其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的情况下，可作各种更改与润饰，因此本发明的保护范围应当以权利要求所界定的为准。
Claims (13)
1.一种介电层的原位制造方法，该方法包括：
提供一衬底；
将该衬底置于一低压化学气相沉积炉管中；
在该炉管内，于该衬底上形成一个氧化硅层；
在该炉管内，进行回火工艺使该氧化硅层变成一个氮氧化硅层；
在该炉管内，于该氮氧化硅层上形成一个氮化硅层；以及
在该炉管内，于该氮化硅层上形成一个氧化硅层。
2.如权利要求1所述的介电层的原位制造方法，其中在该炉管内，于该衬底上形成该氧化硅层的步骤包括将氧气通入该炉管中，使该氧气与该衬底的硅反应形成该氧化硅层。
3.如权利要求1所述的介电层的原位制造方法，其中在该炉管内，进行回火工艺使该氧化硅层变成该氮氧化硅层的步骤包括将氧化亚氮通入该炉管中，使该氧化亚氮与该氧化硅层反应形成该氮氧化硅层。
4.如权利要求1所述的介电层的原位制造方法，其中在该炉管内，于该氮氧化硅层上形成该氮化硅层的步骤包括将二氯硅烷与氨气通入该炉管中，使该二氯硅烷与该氨气反应形成该氮化硅层。
5.如权利要求1所述的介电层的原位制造方法，其中在该炉管内，于该氮化硅层上形成该氧化硅层步骤包括将氧化亚氮通入该炉管中，使该氧化亚氮与该氮化硅层反应形成该氧化硅层。
6.一种电容器介电层的原位制造方法，适用于一衬底，该衬底已形成一下电极层，该方法包括：
将已形成该下电极层的该衬底置于一低压化学气相沉积炉管中；
在该炉管内，于该下电极层上形成一个氧化硅层；
在该炉管内，进行回火工艺使该氧化硅层变成一个氮氧化硅层；
在该炉管内，于该氮氧化硅层上形成一个氮化硅层；以及
在该炉管内，于该氮化硅层上形成一个氧化硅层。
7.如权利要求6所述的电容器介电层的原位制造方法，其中在该下电极层的材料包括多晶硅。
8.如权利要求7所述的电容器介电层的原位制造方法，其中在该炉管内，于该衬底上形成该氧化硅层的步骤包括将氧气通入该炉管中，使该氧气与该下电极层的硅反应形成该氧化硅层。
9.如权利要求6所述的电容器介电层的原位制造方法，其中在该炉管内，进行回火工艺使该氧化硅层变成该氮氧化硅层的步骤包括将氧化亚氮通入该炉管中，使该氧化亚氮与该氧化硅层反应形成该氮氧化硅层。
10.如权利要求6所述的电容器介电层的原位制造方法，其中在该炉管内，于该氮氧化硅层上形成该氮化硅层的步骤包括将二氯硅烷与氨气通入该炉管中，使该二氯硅烷与该氨气反应形成该氮化硅层。
11.如权利要求6所述的电容器介电层的原位制造方法，其中在该炉管内，于该氮化硅层上形成该氧化硅层步骤包括将氧化亚氮通入该炉管中，使该氧化亚氮与该氮化硅层反应形成该氧化硅层。
12.如权利要求6所述的电容器介电层的原位制造方法，其中该炉管包括低压化学气相沉积炉管。
13.一种介电层的原位制造方法，该方法包括：
提供一衬底；
将该衬底置于一低压化学气相沉积炉管内；
于该炉管中通入氧气，以于该衬底上形成氧化硅层；
于该炉管中通入氧化亚氮并进行回火工艺，以使该氧化硅层变成氮氧化硅层；
于该炉管中通入二氯硅烷与氨气，以于该氮氧化硅层上形成氮化硅层；以及
于该炉管中通入氧化亚氮，以于该氮化硅层上形成氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02132362.3A CN1249791C (zh) | 2002-09-24 | 2002-09-24 | 介电层的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02132362.3A CN1249791C (zh) | 2002-09-24 | 2002-09-24 | 介电层的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1485889A CN1485889A (zh) | 2004-03-31 |
| CN1249791C true CN1249791C (zh) | 2006-04-05 |
Family
ID=34145163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02132362.3A Expired - Lifetime CN1249791C (zh) | 2002-09-24 | 2002-09-24 | 介电层的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1249791C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399523C (zh) * | 2005-09-22 | 2008-07-02 | 中国科学院微电子研究所 | 一种超薄氮化硅/二氧化硅叠层栅介质的制备方法 |
| CN101930941A (zh) * | 2010-07-30 | 2010-12-29 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
| US8779550B2 (en) * | 2012-06-27 | 2014-07-15 | Texas Instruments Incorporated | Analog floating-gate capacitor with improved data retention in a silicided integrated circuit |
| CN104282797B (zh) * | 2013-07-08 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 可调节反射率膜的形成方法 |
| CN104425486A (zh) * | 2013-08-30 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 一种双拼电容及其制造方法 |
| CN111312696B (zh) * | 2018-12-12 | 2022-06-17 | 上海川土微电子有限公司 | 一种用于提高数字隔离器芯片耐压值的隔离电容 |
-
2002
- 2002-09-24 CN CN02132362.3A patent/CN1249791C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1485889A (zh) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1129171C (zh) | 半导体器件的电容器的形成方法 | |
| US10319733B2 (en) | Oxide formation in a plasma process | |
| US7374997B2 (en) | Method of manufacturing flash memory device | |
| CN1531032A (zh) | 高介电常数氧化物膜的制造法、含该膜的电容器及制造法 | |
| CN1384539A (zh) | 半导体元件的电容器及其制造方法 | |
| US9478670B2 (en) | Non-volatile semiconductor storage device | |
| US6784100B2 (en) | Capacitor with oxidation barrier layer and method for manufacturing the same | |
| CN1249791C (zh) | 介电层的制造方法 | |
| US7629232B2 (en) | Semiconductor storage device and manufacturing method thereof | |
| US20050186736A1 (en) | Method for manufacturing flash memory device | |
| US20070134874A1 (en) | Method of forming dielectric layer of flash memory device | |
| US6350707B1 (en) | Method of fabricating capacitor dielectric | |
| US7030441B2 (en) | Capacitor dielectric structure of a DRAM cell and method for forming thereof | |
| CN1280909C (zh) | 半导体装置的电容器及其制备方法 | |
| CN100352010C (zh) | 制造半导体器件的方法 | |
| US7153739B2 (en) | Method for manufacturing a capacitor of a semiconductor device | |
| CN1254850C (zh) | 制造高电容极间电介质的方法 | |
| US20090181528A1 (en) | Method of Forming Gate Electrode | |
| US20050006690A1 (en) | Capacitor of semiconductor device and method for fabricating the same | |
| CN100338745C (zh) | 电容介电层结构及其制造方法 | |
| CN1263147C (zh) | 具有高介电常数隧穿介电层只读存储器的结构与制造方法 | |
| KR100574480B1 (ko) | 반도체소자의 전극 형성방법 | |
| CN1237608C (zh) | 一种改善快闪存储器可靠性的方法 | |
| TW565907B (en) | Manufacturing method of dielectric layers | |
| KR950005267B1 (ko) | 유전체막을 갖는 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060405 |
|
| CX01 | Expiry of patent term |