CN100338745C - 电容介电层结构及其制造方法 - Google Patents
电容介电层结构及其制造方法 Download PDFInfo
- Publication number
- CN100338745C CN100338745C CNB2003101223615A CN200310122361A CN100338745C CN 100338745 C CN100338745 C CN 100338745C CN B2003101223615 A CNB2003101223615 A CN B2003101223615A CN 200310122361 A CN200310122361 A CN 200310122361A CN 100338745 C CN100338745 C CN 100338745C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- groove type
- capacitance
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000003990 capacitor Substances 0.000 title description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000001272 nitrous oxide Substances 0.000 claims abstract description 15
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000428 dust Substances 0.000 claims description 5
- 150000003376 silicon Chemical class 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 5
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 abstract 6
- 238000006243 chemical reaction Methods 0.000 abstract 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 125000003963 dichloro group Chemical group Cl* 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 230000015843 photosynthesis, light reaction Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电容介电层的结构及制造方法。此电容介电层结构具有一预定电容结构的基底、一氮化物层形成在预定电容结构的表面上，及一氮氧化物层形成在氮化物层之上，以形成一硅/氮化物/氮氧化物的堆栈结构。其中，氮氧化物层是在湿式氧化制作工艺中加入氧化亚氮进行反应而得，随后并使用氧化亚氮进行高温退火处理。此结构不但具有较高的介电常数，还由于使用不含氢的气体反应，因此可有效降低漏电流。
Description
技术领域
本发明涉及一种介电层结构及其制造方法，具体地涉及一种用于DRAM电容的介电层堆栈结构及其制造方法。
背景技术
由于半导体产业快速发展，生产技术进入深次微米的层级，使得半导体组件日趋微小化与高密度化。因此对于发展下一代高密度动态随机存储器(Dynamic Random Access Memory；DRAM)而言，必须配合高介电材料来提高单元储存电容以达到高密度化与缩小组件的目的。
高介电材料的选择除了考虑其介电常数外，还需评估应用于组件后的等效厚度、漏电流、崩溃电压、热稳定性、及是否容易制备与加工等因素。许多高介电材料为金属氧化物，如二氧化钛(TiO2)与五氧化二钽(Ta2O5)等，其虽具有高介电常数，但和基底或门极电极材料间的热稳定性差，且漏电流往往太大，以致介电层厚度不能太薄，故电容增加有限。其它常用的介电材料还有如二氧化硅(SiO2)、氮氧化硅(SiON)及氮化硅(Si3N4)等。
氮氧化硅是一种介于二氧化硅与氮化硅之间的介电材料，通常是使用二氯硅甲烷(SiH2Cl2)、硅甲烷(SiH4)、氨气(NH3)、或氧化亚氮(N2O)为前驱物来进行化学气相沉积(chemical vapor deposition；CVD)制作工艺而得。然而用此法制得的氮氧化硅并无特定结构，加上使用含氢的前驱物而容易遇到电子阻陷的问题，故不适合做为储存单元的介电材料。
许多DRAM制造业者常使用硅/氮化硅/氧化硅(Si/SiN/SiO2)的堆栈结构来做为单元的介电层。图1显示一公知DRAM结构的剖面图，具有一晶体管102与一沟槽式电容106在一基底110上。如图1所示，此电容的介电层为氮化硅层122与氧化硅层136覆盖在其上，而形成硅/氮化硅/氧化硅的堆栈结构。然而，当为了进一步提高电容而将氧化层变薄时，则会引起漏电流急剧地增加。虽然，有部分的DRAM制造业者还在利用氨气(NH3)进行后氧化退火(post oxidation anneal；POA)处理上述的氧化层，使其氮化来提高介电常数，但也因使用了含氢的气体处理而造成较高的漏电流。这些对漏电流控制要求严格的DRAM而言，都限制了组件往微小尺寸发展的可能性。
因此对于一种在提高储存电容的同时，又不致提高漏电流的介电层堆栈结构及其制造方法有强烈的需求，发展其技术已是刻不容缓的事。
发明内容
本发明的目的就是提供一种介电层堆栈结构及其制造方法，用以提高介电层的介电常数，进而增加DRAM单元的储存电容，并具有低漏电流的特性。
鉴于上述目的，本发明的一个特征，是提供一种硅/氮化硅/氮氧化硅(Si/SiN/SiON)的堆栈结构来做为单元的介电层。此种堆栈结构具有更高的介电常数，故可提高单元的储存电容。另一方面，依本发明制得的氮氧化硅具有较低的漏电流，故制造电容时可减少介电层厚度，因而还可有效提高储存电容。
本发明的另一特征，是提供一种制造硅/氮化硅/氮氧化硅结构的方法，使其适合做为DRAM电容的介电层。其中氮氧化硅的形成是采用湿式氧化法，除了氢气(H2)与氧气(O2)外，还同时加入了氧化亚氮(N2O)进行氧化而生成氮氧化硅，随后并利用氧化亚氮对它进行高温退火处理。所得到的氮氧化硅除了有较高的介电常数外，还具有较少的电子阻陷，故可增加氮氧化硅层的强度。此外，由于制作工艺所使用的前驱物为未含氢的气体，因此可有效降低漏电流，进而提高崩溃电压。另一方面，以氧化亚氮所进行的湿式氧化法与退火处理均很容易融入目前制作工艺，因此有利于整合与延续目前DRAM制作工艺的发展。
为让本发明的上述与其它目的、特征、和优点能更明显易懂，下面结合附图加以说明。
附图说明
图1显示一公知DRAM结构的剖面图；
图2a至图2c显示依本发明制造介电层堆栈结构的剖面图。
附图标号简单说明
102：晶体管 106：沟槽式电容
110：基底 122：氮化硅层
136：氧化硅层 200：基底
202：沟槽结构 208：下电极
214：氮化硅层 218：氮氧化硅层
具体实施方式
本发明的电容介电层结构及其制造方法的一优选实施例，将参照附图详述如下。
图2a至图2c显示依本发明制造介电层堆栈结构的剖面图。图2a是一具有预定沟槽式电容结构的基底200的剖面图，其具有一沟槽结构202，且已形成一下电极208在沟槽结构202的内侧，基底200通常为硅晶圆。介电层的制造由图2b开始。如图2b所示，先沉积一氮化硅层214在基底200及沟槽结构202的表面上，其可利用一般化学气相沉积制作工艺来形成，如低压化学气相沉积(low pressure chemical vapor deposition；LPCVD)、等离子辅助化学气相沉积(plasma-enhanced chemical vapor deposition；PECVD)、光分解化学气相沉积(photo chemical vapor deposition；photo-CVD)等，通常是使用二氯硅甲烷(SiH2Cl2)与氨气(NH3)作为反应气体来进行等离子辅助化学气相沉积制作工艺。此氮化硅层214在沟槽中的厚度约为38埃至42埃，优选的约为40埃。
接着，如图2c所示，生成一氮氧化硅层218在上述的氮化硅层214之上，因此最后所形成的堆栈结构为一硅/氮化硅/氮氧化硅(Si/SiN/SiON)结构。氮氧化硅层218是先利用湿式氧化法在大气压下、温度约为850℃-950℃的环境中所形成，优选的温度约为900℃。在此制作工艺中除了加入氢气(H2)与氧气(O2)外，还同时加入了氧化亚氮(N2O)来进行反应，因此可直接生成一氮氧化硅材料，而非氧化硅材料。然后在约850℃-950℃的温度下，优选的约为900℃，使用氧化亚氮退火处理上述的氮氧化硅层218约30分钟。氮氧化硅层218在沟槽中覆盖氮化硅层214的优选厚度约为8埃至12埃，更佳的约为1O埃。以氧化亚氮进行高温退火处理不但可减少电子阻陷的密度从而增加氮氧化硅材料的强度，还可使更多的氮原子进入到材料中，而有效提高材料的介电常数。此外，由于制作工艺中使用不含氢的气体来处理氮氧化硅层218，因此可有效降低漏电流，进而提高崩溃电压。另一方面，此结构可通过改良目前制作工艺而得，故有利于整合与延续目前DRAM制作工艺的发展。
根据本发明的介电层结构及制造方法所制得到的沟槽式电容，其制造方法除了采用氧化亚氮进行湿式氧化及退火制作工艺得到氮氧化硅介电层以外，其余制造步骤可利用一般的沟槽式电容制作工艺，进而形成如图2c所示的介电层结构。同公知的沟槽式电容相比较，依本发明制造的沟槽式电容不但具有更高的介电常数及储存电容，还同时降低了30％-60％的漏电流并提高崩溃电压5％以上，还由于有效地降低了漏电流的影响，因此可大幅提高组件的使用寿命。
由上述本发明的优选实施例可知，本发明所形成的硅/氮化硅/氮氧化硅堆栈结构，具有更高的介电常数，故可有效提高单元的储存电容。另一方面，以氧化亚氮为前驱物进行退火处理，不但可减少电子阻陷的问题，还可有效降低漏电流及提高崩溃电压。依本发明所制得的沟槽式DRAM还因具有低漏电流的特性，而延长了使用寿命。
此外，本发明的介电层结构虽是以沟槽式电容结构为实施例的应用说明，但其也可应用在其它电容结构上，如堆栈式电容结构。
虽然本发明已结合优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当以权利要求书所界定的为准。
Claims (10)
1.一种电容介电层结构，至少包括：
一基底，具有至少一预定电容结构；
一氮化物层形成在该预定电容结构的表面；以及
一氮氧化物层形成在该氮化物层的表面，其中该氮氧化物层是利用氧化亚氮来进行湿式氧化法与高温退火处理而得。
2.如权利要求1所述的电容介电层结构，其中上述的预定电容结构是一沟槽式电容结构或一堆栈式电容结构。
3.如权利要求1所述的电容介电层结构，其中上述的氮化物层是一氮化硅层。
4.如权利要求1所述的电容介电层结构，其中上述的氮氧化物层是一氮氧化硅层。
5.如权利要求1所述的电容介电层结构，其中上述的湿式氧化法是使用氧化亚氮为前驱物，在温度为850℃-950℃的环境下进行反应。
6.一种制造沟槽式电容介电层的方法，至少包括：
提供一基底，该基底至少具一沟槽式电容结构；
沉积一氮化硅层在该沟槽式电容结构的表面；
使用氧化亚氮进行湿式氧化制作工艺以生成一氮氧化硅层在该氮化硅层之上；以及
使用氧化亚氮高温退火处理该氮氧化硅层。
7.如权利要求6所述的制造沟槽式电容介电层的方法，其中上述的湿式氧化制作工艺是在大气压、温度为850℃-950℃的环境中进行反应。
8.如权利要求6所述的制造沟槽式电容介电层的方法，其中上述的高温退火处理的温度为850℃-950℃。
9.如权利要求6所述的制造沟槽式电容介电层的方法，其中上述的氮化硅层厚度为38埃至42埃。
10.如权利要求6项所述的制造沟槽式电容介电层的方法，其中上述的氮氧化硅层厚度为8埃至12埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101223615A CN100338745C (zh) | 2003-12-19 | 2003-12-19 | 电容介电层结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101223615A CN100338745C (zh) | 2003-12-19 | 2003-12-19 | 电容介电层结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1630043A CN1630043A (zh) | 2005-06-22 |
| CN100338745C true CN100338745C (zh) | 2007-09-19 |
Family
ID=34844480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101223615A Expired - Lifetime CN100338745C (zh) | 2003-12-19 | 2003-12-19 | 电容介电层结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100338745C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638442B2 (en) * | 2008-05-09 | 2009-12-29 | Promos Technologies, Inc. | Method of forming a silicon nitride layer on a gate oxide film of a semiconductor device and annealing the nitride layer |
| KR20140123528A (ko) * | 2012-01-13 | 2014-10-22 | 어플라이드 머티어리얼스, 인코포레이티드 | 저온 프로세스를 통해 제조된 박막 반도체들 |
| CN103165432B (zh) * | 2013-03-15 | 2016-08-03 | 上海华力微电子有限公司 | 一种栅氧化层的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141424A (ja) * | 2000-10-20 | 2002-05-17 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| US6468926B1 (en) * | 1998-06-30 | 2002-10-22 | Fujitsu Limited | Manufacture method and system for semiconductor device with thin gate insulating film of oxynitride |
| TW544846B (en) * | 2002-06-19 | 2003-08-01 | Promos Technologies Inc | Method for manufacturing dielectric layer of capacitor |
-
2003
- 2003-12-19 CN CNB2003101223615A patent/CN100338745C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6468926B1 (en) * | 1998-06-30 | 2002-10-22 | Fujitsu Limited | Manufacture method and system for semiconductor device with thin gate insulating film of oxynitride |
| JP2002141424A (ja) * | 2000-10-20 | 2002-05-17 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| TW544846B (en) * | 2002-06-19 | 2003-08-01 | Promos Technologies Inc | Method for manufacturing dielectric layer of capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1630043A (zh) | 2005-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1170317C (zh) | 半导体器件的电容器及其形成方法 | |
| US7425514B2 (en) | Method of forming material using atomic layer deposition and method of forming capacitor of semiconductor device using the same | |
| US20080118731A1 (en) | Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor | |
| JP2004056142A (ja) | 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法 | |
| US6417042B2 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US6855594B1 (en) | Methods of forming capacitors | |
| CN100338745C (zh) | 电容介电层结构及其制造方法 | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| KR100717824B1 (ko) | 캐패시터 및 그의 제조방법 | |
| US6200844B1 (en) | Method of manufacturing dielectric film of capacitor in dynamic random access memory | |
| US6893963B2 (en) | Method for forming a titanium nitride layer | |
| KR100549566B1 (ko) | 반도체장치의 캐퍼시터 형성방법 | |
| KR100551884B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| CN1254866C (zh) | 用于制备半导体装置中的电容器的方法 | |
| US6706627B2 (en) | Method of manufacturing capacitor with a diffusion barrier containing ruthenium, titanium and nitrogen | |
| KR20050029339A (ko) | 원자층 증착법을 이용한 유전막 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법 | |
| KR100611386B1 (ko) | 탄탈륨산화막 커패시터의 제조방법 | |
| KR100671605B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100549567B1 (ko) | 반도체장치의 캐퍼시터 형성방법 | |
| KR101062812B1 (ko) | 반도체 소자의 하프늄 산화막 캐패시터 형성방법 | |
| KR100437618B1 (ko) | (Ｔａ-Ｔｉ)ＯＮ 유전체 박막을 이용한 반도체 소자의캐패시터 형성 방법 | |
| US7030015B2 (en) | Method for forming a titanium nitride layer | |
| US20040115948A1 (en) | Method for fabricating on stack structures in a semiconductor device | |
| CN1499586A (zh) | 以单一晶圆式化学气相沉积的反应器连续形成氧化物/氮化物/氧化物绝缘层的制造方法 | |
| KR20100039313A (ko) | 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070919 |