CN1242677A - 接收交错的选呼信号的设备和方法 - Google Patents

Abstract

公开了一种用于接收交错的选呼信号的节能的无线选呼接收机。交错的地址数据被变换为每个地址的地址数据。一个定时检测器基于该交错的地址数据检测预定的判断定时。预定的判断定时被设置在交错的地址数据的数据块中期望的位置上。提供一个间歇比较器,在预定的判断定时上比较每个地址的地址数据与它的自身地址的对应值。在预定的判断定时上基于对接收的各地址的比较结果,选择性地对射频系统供电和断电。

Description

接收交错的选呼信号的设备和方法

本发明涉及一种设计为接收交错的选呼信号的无线选呼接收机及其接收方法。

一般，电池供电的选呼接收机按照节电模式进行工作。更具体地，通过执行所接收的地址信息和其自身的地址信息之间的比较，确定是否所接收的选呼信号被寻址到自身的接收机。如果接收的选呼信号未寻址到其自身的站，则暂停向射频接收部分供电。另一方面，当接收的选呼信号寻址到其自身的接收机时，则继续向射频接收部分供电和实施希望的接收操作。

在未经审查的日本专利申请No.60-182232已经建议了一种选呼接收机，该接收机缩短不需要的操作时间，从而延长电池的寿命。更具体地，接收的地址信息被与其自身存储的地址信息逐比特地进行比较。在当差错比特的数量超过一个预定值的时刻，该射频接收系统被关断电源停止接收操作，导致降低功率消耗。

另一方面，近年来，已经提出在各个比特中多个数据流被交错的方案。在交错方案中，一个数据块由多个字构成，和每个字中的各个比特是按一种预定的方式散布到一个数据块中的。例如，4个32比特数据的数据：A1-A32、B1-B32、C1-C32、D1-D32被进行交错产生A1、B1、C1、D1、A2、B2、C2、D2、A3、B3、C3、D3、…、A32、B32、C32和D32的序列。这种交错方案具有高抗噪声性和容易纠错的优点。

在该交错方案中，因为每个字中的各个比特在一个数据块中被进行交错，除非一个数据块中的所有数据已经被接收，否则地址信息的所有比特是不完整的。因此，在采用交错方案的射频选呼接收机中，在当一个数据块中的所有数据已经被接收的时刻，该接收机确定是否射频选呼选呼被寻址到其自身的接收机。

因此，需要接收一个数据块的所有数据，即使在显然所接收的选呼选呼不是寻址到其自身的接收机的情况也是如此，从而导致了无用的操作和浪费了功耗。从延长电池寿命的角度来看这是需要改进的。

本发明的目的是提供一种接收交错的选呼选呼的设备和方法，该设备和方法可以实现降低功耗的目的。

按照本发明，在用于接收交错的选呼信号的设备中，该选呼信号包括每个具有预定比特长度的多个地址的地址数据块的交错地址数据的数据块，该设备包括：存储已经被分配给该设备的预定地址的地址存储器；和接收选呼信号产生交错的接收数据的射频系统。该设备还包括：用于变换交错的地址数据为每个地址的变换器和用于基于该交错的地址数据检测预定判断定时的定时检测器，其中预定判断定时被设置在交错的地址数据块中的一个期望的位置上。一个间歇比较器被设置用于在预定的判断定时比较每个地址的部分地址数据与存储在地址存储器中的预定地址的对应数据，产生对每个地址的判断结果。一个控制器基于对地址的判断结果，控制使得该射频系统选择性地在预定的判断定时上接通和关断电源。

因为间歇判断是在交错的地址数据的数据块中预定的判断定时上执行的，所以有可能在接收该块的所有数据之前的更早时间上确定是否预定的地址被包括在接收的各地址中。

另外，当确定该预定地址未被包括在预定定时所接收的各地址中时，该射频系统被断电，导致降低功耗和因此改善电池的寿命。

图1是表示按照本发明的一个实施例的射频选呼接收机的电路组成的方框图；

图2是表示由间歇地址比较器、全地址比较器和差错判断部分组成的该实施例的主要部分的详细电路配置的方框图：

图3A是表示交错的接收数据的数据块格式的示意图；

图3B是表示按照本实施例的节电操作的图；

图4是表示该实施例的操作的流程图。

参照图1，天线1被连接到接收交错的选呼信号和执行诸如解调之类的接收信号处理产生交错的接收数据的射频系统2，交错的选呼信号由多个数据块前的各同步信号组成。根据从控制处理器9接收的电源通/断信号对射频系统2供电。交错的接收数据被输出到去交错部分3和比特计数器10。去交错部分3按原始的排列逐比特地放置被交错的接收数据，产生接收数据，该数据被存储到接收数据存储缓冲器4。存储在接收数据存储缓冲器4中的接收数据包括多个数据字，每个具有地址字段和紧跟在其后的数据字段。比特计数器10在预定值的C_SET被复位，并在控制处理器9的控制下计数交错接收数据的比特。

该射频选呼接收机还包括存储它自己地址的地址存储器5、间歇地址比较器6、差错判断部分7、和全地址比较器8。间歇地址比较器6接收每个接收的字数据的部分地址和相对于存储在地址存储器5中的地址按比特地进行比较。间歇地址比较器6输出一个间歇比较结果到差错判断部分7。全地址比较器8接收对每个接收的字数据的接收地址和按比特地与存储在地址存储器5中的地址计数部分进行比较。全地址比较器8输出全比较结果到差错判断部分7。

差错判断部分7检查是否包括在间歇比较结果中的差错比特数小于一个预定的数C_TH(这里C_TH＝3)。如果差错比特数等于或大于预定的数C_TH，则确定接收数据没有信息寻址到该接收机。差错判断部分7输出判断结果到控制处理器9和根据判断结果控制处理器9控制射频系统2。在判断结果指示接收数据没有信息寻址到该接收机的情况下，射频系统2被断电以便节电。相反，如果接收数据包括寻址到该接收机的信息，则继续接收操作。

正如下面将要描述的那样，控制处理器9监视比特计数器10的计数CNT和确定是否计数CNT达到预定值的C_SET。当计数CNT达到预定值的C_SET时，控制处理器9基于从差错判断部分7接收的判断结果，确定是否正在接收的操作将被继续进行。

此后，假设计数器10的预置值C_SET是对应于一个数据块(256比特)的一半的128和地址数据包含32比特。，计数器10的预置值C_SET可以是取决于差错判断的精度确定的另外的值。

参照图2，间歇地址比较器6由移位寄存器61和62，和异或电路63组成。类似，全地址比较器8由移位寄存器81和82，和异或电路83组成。间歇地址比较器6的移位寄存器61和62是16比特移位寄存器，和全地址比较器8的移位寄存器81和82是32比特移位寄存器。

在当对于每个数据字的接收地址数据的前一半已经被存储在接收的数据存储缓冲器4的时刻，在控制处理器9的控制下，地址数据的前一半被存储到移位寄存器62和82和对于每个数据字接收的地址数据的前一半被存储到移位寄存器61和81。然后，异或电路63逐比特地比较对于每个数据字接收的数据与存储的地址数据，产生差错比特。全地址比较器8对32位地址数据执行类似的比较操作。

差错判断部分7包括用于计数从间歇地址比较器6的异或电路63接收的差错比特数的差错计数器71和用于计数从全地址比较器8的异或电路83接收的差错比特数的差错计数器72。选择器73根据从控制处理器9接收的选择控制信号选择差错计数器71和72输出的一个。在这个实施例中，选择器73选择差错计数器71，除非确定至少一个候选地址存在于接收地址数据字中。比较器74比较选择的输出(对每个数据字的差错比特数)与预定值C_TH。对每个数据字的比较结果作为判断结果输出到控制处理器9。

下面，将参照图3A和图3B描述图1所示的选呼接收机的工作。

如图3A所示，为了简单起见，假设交错的接收数据的数据块是由8个每个具有32比特的字#1到#8构成的。因此，每个数据块具有256比特。在一个数据块中，各32比特的字的第一比特被分别排列在该数据块的前8比特。类似，相应各32比特字的各第二比特，…第16比特，…第32比特按当前次序进行排列。以这样的方式，每个字的各比特被进行交错，产生待发射的交错数据。

如图3B所示，传送这种交错数据的射频选呼信号被由控制处理器9供电的射频系统2进行接收和解调和交错的接收数据被输出到去交错部分3和比特计数器10。去交错部分3去交错交错的接收数据，输出该数据到接收数据存储缓冲器4。接收数据存储缓冲器4具有用于存储8个32比特字#1-#8的存储区。32比特字#1-#8的去交错数据被转移到接收数据处理系统，这是采用常规的接收路由。

在这种交错的接收数据按照其自身站的地址信息的判断中，如上所述，直至所有8个32比特字都已被确定之前，是不能精确地判断的。因此，接收该数据块的所有比特是必要的。但是，在不含其自身的地址信息的情况下，这导致浪费一个数据块的操作。

因此，在本实施例中，在一个数据块的中间进行地址判断和选择一个候选地址。

参照图3B，当射频系统2被供电和检测同步信号时，射频系统2解调交错的选呼信号，产生交错的接收数据。与此同时，比特计数器10被启动，在控制处理器9的控制下对交错的接收数据进行计数。

当计数CNT达到C_SET(这里，C_SET＝128)时，即在时间瞬间T₁时(一个数据块的中间)，进行间歇地址判断和确定候选地址。更具体地，当计数CNT达到预定值C_SET＝128时，每个32比特地址字(#1-#8)的前一半地址数据(1-16)被存储在接收的数据存储缓冲器4。间歇地址比较器6逐比特地比较每个32比特地址字与存储在地址存储器5中的所寄存的地址数据，产生每个地址字的差错比特数据。然后，差错判断部分7对是否每个地址字的差错比特数小于预定值C_TH(这里，C_TH＝3)作出判断和输出每个地址字的判断结果到控制处理器9。按这种方式，控制处理器9可以确定一个候选地址，即，具有差错比特小于预定值C_TH的地址字。

如果所有地址字#1-#8的一半地址数据具有等于或大于预定值C_TH的差错比特数，换言之，没有候选地址存在，则控制处理器9在如图3B所示的时间瞬间T₁关断对射频系统的供电，以抑制浪费电源的消耗。

相反，如果至少存在一个候选地址，则控制处理器9继续对射频系统2供电和因此继续接收操作。在时间(T₂)，当一个数据块的所有比特，即256比特都已被接收时，通过全地址比较器8和差错判断部分7进行全地址判断。在这种情况下，差错判断部分7的选择器73按照选择控制信号选择全地址比较器8。如果包含在接收的全地址中的差错数小于预定值C_TH，则确定它自身的地址包括在接收的数据中，和然后将接着的数据块转移到接收数据处理系统。

如果在全地址判断中，确定自身的地址不包含在接收的数据中，则射频系统2被断电接着的数据块的接收被停止。

下面将描述接收操作的细节。

当同步信号已经被检测到时，控制处理器9发送一个开始信号到比特计数器10，和因此使得比特计数器10按从交错的接收数据的标题比特开始的次序计数各个比特。控制处理器9监视比特计数器10的输出计数CNT，看是否输出计数CNT已经达到预定值128。当前接收的数据块的第128比特是相应各个字的各第16比特。在此定时(T₁)，达到第16比特的相应的各个字已经被存储在接收数据存储缓冲器4中。

当比特计数器10输出计数值CNT＝128时，控制处理器9发送字地址规定到接收数据存储缓冲器4，和使接收数据存储缓冲器4按从#1开始的次序输出16比特接收数据到间歇地址比较器6。

控制处理器9发送前一半比特的地址规定到地址存储器5，馈送时钟到地址存储器5，和使地址存储器5输出前一半地址信息到间歇地址比较器6。

另外，控制处理器9馈送时钟到间歇地址比较器6的移位寄存器61和62。16比特接收数据被装入移位寄存器61和按相同方式存储在地址存储器5中的所寄存地址的对应部分被装入移位寄存器62。结果，异或电路63对16比特的每个进行比特比较。在一致的情况下，异或电路63输出“0”。在不一致的情况下，异或电路63输出“1”。

再有，控制处理器9馈送时钟到差错判断部分7的差错计数器71，和使差错计数器71计数从异或电路63输出“1”的次数。此时，控制处理器9发送选择的控制信号到选择器73和因此使选择器73选择差错计数器71的输出和输出该信号到比较器74。因此，对于8个字的每个比较器74比较预定值的幅度C_TH(即，允许的差错的数，C_TH＝3)与差错计数器71的计数值C_ER，和输出每个字的判断结果(即比较结果)到控制处理器9。

具体地，比较器74通常保持它的输出在例如高电平。当差错计数器71的计数值C_ER小于预定值C_TH时，比较器74不改变它的输出和保持它的输出在高电平。另一方面，当差错计数器的计数值等于或大于预定值C_TH时，比较器74改变它的输出到低电平。

当存在一个具有地址信息对应于它自身的地址的字时，比较器74对应于该相关的字，改变它的输出。当比较器74的输出电平改变时，或者当比较器74的输出电平保持在高电平和在所有8个字都不改变的情况下，则控制处理器9可以确定它的地址信息包含在8个字#1-#8中。在这种情况下，控制处理器9继续输出供电信号到射频部分2。比特计数器10继续它的计数操作。

相反，当不包含对应于它自身的地址信息的地址信息时，则比较器74保持在低电平，从开始到字#1到字#8的比较结束为止。在这种情况下，控制处理器9判断没有候选地址在任何字中，和转换馈送给射频部分2的供电信号为电源关断信号。另外，控制处理器9停止比特计数器10和使比特计数器10进入它的初始状态，为下一次操作作准备。

在控制处理器9确定存在它自身的地址信息的情况下，控制处理器9监视比特计数器10的输出值，看是否达到256。当比特计数器10输出计数值256时，控制处理器9发送字地址规定到接收数据存储缓冲器4，馈送时钟到接收数据存储缓冲器4，和使接收数据存储缓冲器4按照从#1开始的次序输出32比特接收数据到到全地址比较器8。

另外，控制处理器9发送全32比特的地址规定到地址存储器5，提供时钟到地址存储器5，和使地址存储器5输出32比特的全地址信息到全地址比较器8。

再有，控制处理器9提供时钟到自身地址比较电路8的移位寄存器81和82。32比特接收数据被取进移位寄存器81，和按相同的方式，32比特全地址信息被取进移位寄存器82。结果，异或电路83对32比特的每个进行逐比特地比较。在一致的情况下，异或电路83输出“0”。在不一致的情况下，异或电路83输出“1”。

控制处理器9提供时钟到差错判断单元7的差错计数器72，和使差错计数器72计数来自异或电路83输出“1”的次数。与此同时，控制处理器9发送转换信号到选择器73和因此使选择器73选择差错计数器72的输出并将它输出到比较器74。因此，对于8个字的每一个，比较器74比较预定值C_TH的幅度与差错计数器72的计数值C_ER，和输出每个字的判断结果(即，比较的结果)到控制处理器9。比较器9的具体操作是与上面描述的相同方式进行的。

当比较器74的输出电平改变时，或者当比较器74的输出电平保持在高电平和在所有字中不改变时，则控制处理器9正式地判断，它自身的地址信息包含在这8个字中。控制处理器9连续地输出电源接通信号到射频系统2。结果，接收到含有这个地址信息的连续的数据块。控制处理器9可以区别出哪个字中含有它自身的地址。

相反，当从字#1到字#8比较的开始到结束比较器74保持它的输出在一个低电平时，控制处理器9正式地判断它自身的地址没有包含在任何字中，和转换馈送给射频系统的电源通信号为电源关的信号。另外，控制处理器9停止比特计数器10和使比特计数器进入它的初始状态，将准备下一次接收。

参照图4，交错的接收数据从射频系统2输出到去交错部分3和比特计数器10(步骤S201)。接收数据被存储在接收数据存储缓冲器4，和按并联方式，比特计数器10计数交错的接收数据的各个比特，直至计数CNT达到128(步骤S202和S203)。

当计数CNT达到128(在步骤S203中的是)时，基于在交错的接收数据(每个字16比特)与它自身的地址(16比特)的对应值之间的比特比较，进行的间歇判断(步骤204)。在这种判断中，检查是否差错比特(C_ER)数小于预定值C_TH＝3(S210)。

如果C_ER≥C_TH(在步骤205中的否)，则它自身地址的侯选值被判断为不存在，馈送到射频系统2的电源被暂停(步骤212)，和比特计数器10被初始化，准备作下一次接收。结果，避免了浪费电源消耗的发生。

另一方面，如果C_ER∠C_TH(在步骤205中的是)，则它自身地址的侯选值被判断为存在，馈送到射频系统2的电源被继续(步骤206)，和比特计数器10继续它计数操作(步骤207)。

当计数CNT指示256比特，即数据块的全比特(在步骤208中的是)时，基于去交错的接收数据(每个字32比特)和它自身地址(32比特)的所有比特之间的比特比较的全地址判断被进行(S209)。在这种判断中，检查是否差错比特(C_ER)数小于C_TH＝3的预定值。

如果C_ER∠C_TH(在步骤210中的是)，则它自身的地址的存在被判断为被证实，和馈送到射频系统2的电源被继续(步骤211)。后续的各个数据块被接收，和被送到正在接收的处理系统。此外，比特计数器10被初始化，准备下一次接收。

另一方面，如果C_ER≥C_TH(在步骤210中的否)，则它自身地址被判断为不存在，馈送到射频系统2的电源被暂停(步骤212)，和比特计数器10被初始化，准备下一次接收。

在假设每个数据块是由8个字#1-#8、每个字具有32比特的情况下，本发明的实施例已经被进行了描述。当然，这是由系统采用的交错方案决定的。

另外，虽然描述是在假设在对应于刚好每个字的比特数的一半的定时下进行间歇地址判断的情况下作出的，但当然，间歇地址判断并不仅限于此。简言之，任何比特数都可以被利用，只要它自身的地址的侯选值的存在可以被推测出来。

再有，虽然描述是在假设数据块的比特计数是对交错的接收数据的情况下已经被作出，但也可以对去交错的数据进行操作。

此外，在间歇判断和全地址判断中要求快速处理。在本实施例中，接收的数据和它的地址信息是以高速时钟按串行比特形式提取出来的。如果接收的数据和它的地址信息被按并行方式馈送到比较器，则判断可以进行得更快。

如上所述，本发明能够在接收一块的所有数据之前在接收数据的基础上假设其自身地址的存在与不存在。因此，在不包含自身地址的情况下，接收操作就可以在一块结束之前更早地停止。因此，可以抑制电池电源的浪费功率消耗。

Claims (14)

1.一种用于接收交错的选呼信号的设备，该选呼信号包括多个地址的、每个地址具有预定比特长度的交错地址数据的数据块，包括：

存储已经被分配给该设备的预定地址的地址存储器；

用于接收交错的选呼信号，产生交错的接收数据的射频系统；

用于变换交错地址数据为每个地址的地址数据的变换器；

用于基于交错地址数据检测预定的判断定时的定时检测器，其中预定的判断定时被设置在交错地址数据的数据块内的期望的位置上；

用于在预定判断定时上，比较每个地址数据的部分地址数据与存储在地址存储器的预定地址的对应值，对每个地址产生一个判断结果的间歇比较器；和

基于对地址的判断结果进行控制，在预定的判断定时上使得射频系统选择性地供电和断电的控制器。

2.按照权利要求1的设备，其中定时检测器包括比特计数器，用于当该比特计数器达到对应于在数据块中的所期望位置的预定值时，计数交错地址数据的各比特，提供预定的判断定时。

3.按照权利要求1的设备，其中间歇比较器包括：

第一比特比较器，用于对每个地址的部分地址数据逐比特地与预定地址的对应值进行比较，产生每个地址的差错比特；和

第一差错比较器，用于将差错比特数据的差错比特数与一个预定值进行比较，产生每个地址的判断结果。

4.按照权利要求3的设备，其中控制器这样进行控制，当地址的判断结果指示差错比特数据的差错比特数不小于预定值时，使射频系统被断电。

5.按照权利要求3的设备，其中控制器进行控制，当至少一个判断结果指示差错比特数据的差错比特数小于预定值时，使射频系统继续被供电。

6.按照权利要求1的设备，还包括全比较器，用于在对应于该数据块结束的定时上，比较每个地址的全地址数据与存储在地址存储器中的预定的地址，产生对该地址的全地址判断结果；

其中当全判断结果指示该预定地址包括在该地址中时，控制器这样进行控制，使得射频系统被供电，接收该交错地址数据的数据块之前的一个数据块。

7.按照权利要求6的设备，其中全比校器包括：

第二比特比较器，用于逐比特地比较每个地址的全地址数据与预定地址，产生对于每个地址的差错比特数据；和

第二差错比较器，用于比较差错比特数据的差错比特数与预定值，产生对每个地址的全判断结果。

8.一种在无线选呼接收机中接收交错的选呼信号的方法，该交错的选呼信号包括多个地址的交错地址数据的数据块，每个地址具有预定的比特长度，

该无线选呼接收机包括，

存储已经被分配给该无线选呼接收机的预定地址的存储器，和

接收交错的选呼信号产生交错的接收数据的射频系统；

该方法包括以下步骤：

a)变换交错的地址数据为每个地址的地址数据；

b)基于交错的地址数据检测预定的判断定时，其中预定的判断定时被设置在交错的地址数据的数据块中的期望的预定位置；

c)在预定的判断定时上，比较每个地址的部分地址数据与存储在地址存储器中的预定地址的对应值，产生对每个地址的判断结果；和

d)基于对地址的判断结果，在预定的判断定时上，选择性地对射频系统通电和断电。

9.按照权利要求8的方法，其中步骤b)包括以下步骤：

当比特计数器达到对应于在该数据块中的所期望的位置时，计数交错的地址数据各个比特，提供预定的判断定时。

10.按照权利要求8的方法，其中步骤c)包括以下步骤：

逐比特地比较每个地址的部分地址数据与预定地址的对应值，产生对每个地址的差错比特数据；和

比较差错比特数据的差错比特数，产生每个地址的判断结果。

11.按照权利要求10的方法，其中步骤d)包括以下步骤：

当对该地址的所有判断结果指示差错比特数据的差错比特数不小于预定值时，关断射频系统的电源。

12.按照权利要求10的方法，其中步骤d)包括以下步骤：

当至少一个判断结果指示差错比特数据的差错比特数小于预定值时，继续对射频系统供电。

13.按照权利要求8的方法，还包括以下步骤：

e)当在步骤d)中，射频系统已经被供电时，在对应于该数据块的结束的定时，比较对每个地址的全地址数据与存储在地址存储器中的预定的地址，产生对每个地址的全判断结果；

其中当全判断结果指示，该预定地址包括在各地址中时，射频系统被供电，接收该交错的地址数据的数据块之前的一个数据块。

14.按照权利要求13的方法，其中步骤e)包括以下步骤：

每个逐比特地比较对该地址的地址数据与预定地址，产生每个地址的差错比特数据；和

比较差错比特数据的差错比特数与一个预定值，产生对于每个地址的全判断结果。

Images