CN1240114C - 在同一蚀刻室进行介层窗蚀刻的方法 - Google Patents
在同一蚀刻室进行介层窗蚀刻的方法 Download PDFInfo
- Publication number
- CN1240114C CN1240114C CN 02103189 CN02103189A CN1240114C CN 1240114 C CN1240114 C CN 1240114C CN 02103189 CN02103189 CN 02103189 CN 02103189 A CN02103189 A CN 02103189A CN 1240114 C CN1240114 C CN 1240114C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- etching chamber
- carry out
- patterned mask
- interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种在同一蚀刻室进行介层窗蚀刻的方法,是提供一具有一介电层的基底,并于介电层上形成具有一开口的图案化罩幕。然后于一蚀刻室中,以图案化罩幕作为蚀刻罩幕,对介电层施行一蚀刻工艺,以于介电层中形成一介层窗洞。随后,于同一蚀刻室中进行氧处理工艺,以去除接近介层窗洞的部分图案化罩幕,而介层窗洞仍保持其轮廓。接着,于同一蚀刻室中,以剩余的图案化罩幕作为蚀刻罩幕,对介电层施行一蚀刻工艺,以扩大介层窗洞的上部。因此可于同一蚀刻室中完成介层窗蚀刻工艺,以节省工艺时间。
Description
技术领域
本发明是有关于一种形成介层窗的蚀刻工艺,且特别是有关于一种在同一蚀刻室(Chamber)进行介层窗蚀刻的方法。
背景技术
目前半导体工艺的多重内联机的制造方法中,为了要加强填入介层窗洞中的导体层的阶梯覆盖(Step Coverage)能力,通常是以图1A~图1C所示的方法制造介层窗洞。
图1A~图1C所示为公知一种介层窗洞的制造流程示意图。
请参照图1A,于一衬底100上沉积一层介电层102。然后,于介电层102上形成一图案化光阻层104,且于图案化光阻层104中有一开口106。
然后,请参照图1B,于一湿式蚀刻(Wet Etching)室中,利用图案化光阻层104为蚀刻掩膜,对介电层102进行等向性蚀刻工艺(Isotropic Etch Process)108,以于介电层102中形成一个凹槽110。
最后,请参照图1C,于一干式蚀刻(Dry Etching)室中,以图案化光阻层104为蚀刻掩膜,对介电层102进行非等向性蚀刻工艺(Anisotropic Etch Process)112,以于介电层102中形成一介层窗洞114。
然而,上述公知的制造方法因为要进行两种截然不同的蚀刻工艺,所以势必需要利用两个以上的蚀刻室才能完成介层窗洞。因此公知技术需花费较多的工艺时间,而且也增加了芯片从一个蚀刻室转移至另一蚀刻室时受损的机率。
发明内容
因此,本发明的目的就是提出一种在同一蚀刻室进行介层窗蚀刻的方法,以节省工艺时间。
本发明的另一目的为提出一种在同一蚀刻室进行介层窗蚀刻的方法,以降低芯片因为在不同蚀刻室之间传输而受损的机率。
根据上述与其它目的,本发明提供一种在同一蚀刻室进行介层窗蚀刻的方法,此方法包括提供一具有一介电层的衬底,并于介电层上形成具有一开口的图案化掩膜。然后于一蚀刻室中,以图案化掩膜作为蚀刻掩膜,对介电层施行一非等向性蚀刻工艺,以于介电层中形成一介层窗洞。随后,于同一蚀刻室中例如进行一氧处理工艺(O2Treatment),以去除接近介层窗洞的部分图案化掩膜,使图案化掩膜的开口变大,其中介层窗洞仍保持其轮廓(Profile)。接着,以剩余的图案化掩膜作为蚀刻掩膜,对介电层施行另一非等向性蚀刻工艺,以去除介层窗洞上部的部分介电层。
因为本发明利用功率低的氧处理工艺,将作为蚀刻掩膜的图案化掩膜开口变大,所以只会使譬如光阻的部分图案化掩膜被去掉,而保持介电层的轮廓,因此能够在同一蚀刻室中,进行介层窗蚀刻,以节省整体工艺时间。
再者,本发明是于同一蚀刻室中完成介层窗的蚀刻工艺,故可降低公知芯片因为在不同蚀刻室之间传输而受损的机率。
附图说明
图1A~图1C为公知一种介层窗洞的制造流程示意图;以及
图2A~图2D是依照本发明一实施例一种在同一蚀刻室进行介层窗蚀刻方法的流程剖面示意图。
附图标记说明:
100、200:衬底
102、202:介电层
104:光阻层
106、206、206a:开口
108:等向性蚀刻工艺
110:凹槽
112、208、214:非等向性蚀刻工艺
114、210:介层窗洞
204、204a:图案化掩膜
212:氧处理工艺
216:开口
具体实施方式
本发明的方法可应用于多重内联机的工艺,譬如介层窗或是接触窗的蚀刻工艺等。而于本实施例是以介层窗为例,其制造流程如图2A~图2D所示。
图2A~图2D是依照本发明一实施例一种在同一蚀刻室进行介层窗蚀刻方法的流程剖面示意图。
请参照图2A,于一衬底200上形成一介电层202。然后,于介电层202上形成一图案化掩膜204,且于图案化掩膜204中有一开口206。
然后,请参照图2B,于一蚀刻室(未绘示)中,以图案化掩膜204为蚀刻掩膜,对介电层202进行第一非等向性蚀刻工艺(AnisotropicEtch Process)208,以于介电层202中形成一介层窗洞210,其中蚀刻室可以是清洁式的蚀刻室(Clean Mode Chamber),而非等向性蚀刻工艺208所使用的反应气体例如是碳氢氟化物(CxHyFz),并可再包含一氧化碳(CO)、氧气(O2)或氩气(Ar)等。
接着,请参照图2C,于同一蚀刻室(未绘示)中,进行氧处理工艺(O2 Treatment)212,以将接近介层窗洞210的部分图案化掩膜204撤移(Pullback),使图案化掩膜204的开口206变大(204→204a、206→206a),达到等向性蚀刻的效果,其中氧处理工艺212的低频功率(Bottom Power)例如在0.1W~50W之间,而其高频功率(Top Power)例如在500W~2000W之间。
因为氧处理工艺212的功率低,只会使譬如光阻的部分图案化掩膜204被去掉,所以处理后的介层窗洞210仍能保持其轮廓,其中为了确保介层窗洞210的轮廓维持不变,介电层202的材质种类最好选择无机氧化物(Inorganic Oxide)如氧化硅,相对来说,为了使图案化掩膜204能更快被去除,其材质则可以选择如光阻(PR)、旋涂式聚合物(SOP)或是低介电系数的有机材料。
随后,请参照图2D,于同一蚀刻室(未绘示)中,以剩余的图案化掩膜204a为蚀刻掩膜,对介电层202进行第二非等向性蚀刻工艺214,以扩大介层窗洞210,使其上部形成一个较大的开口216。
然后,在去除图案化掩膜204a后,只要于衬底200上覆盖一层导体层,以填满介层窗洞210与开口216,再进行如化学机械研磨的平坦化工艺,即可形成介层窗插塞。
综上所述,本发明的特征包括下列各点:
1.本发明是利用氧处理工艺将作为蚀刻掩膜的图案化掩膜开口变大,因为氧处理工艺的功率低,只会使部分图案化掩膜被去掉,并保持介层窗洞的轮廓,达到等向性蚀刻的效果。所以能够在同一蚀刻室中,进行介层窗蚀刻,以节省整体工艺时间。
2.本发明因为利用氧处理工艺将作为蚀刻掩膜的图案化掩膜开口变大,作为第二次蚀刻工艺的蚀刻掩膜,所以可以在同一蚀刻室中完成介层窗的蚀刻工艺,因而降低公知工艺过程中,芯片因为在不同蚀刻室之间传输而受损的机率。
虽然本发明已以一实施例说明如上,然其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当以权利要求书为准。
Claims (10)
1.一种在同一蚀刻室进行介层窗蚀刻的方法,其特征为:包括:
提供一衬底,于该衬底上已依序形成有一介电层与一图案化掩膜;
以该图案化掩膜为掩膜,于一蚀刻室中对该介电层进行一第一非等向性蚀刻工艺,以于该介电层中形成一介层窗洞;
于该蚀刻室中进行一氧处理工艺,以撤移部分该图案化掩膜中紧邻该介层窗洞的部分,且该介层窗洞的轮廓仍维持不变;以及
以剩余的该图案化掩膜为掩膜,于该蚀刻室中对该介电层进行一第二非等向性蚀刻工艺,以移除该介层窗洞上部的该介电层。
2.如权利要求1所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:该氧处理工艺的一低频功率在0.1W~50W之间。
3.如权利要求1所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:该氧处理工艺的一高频功率在500W~2000W之间。
4.如权利要求1所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:蚀刻该介电层的该步骤所使用的一反应气体包括碳氢氟化物。
5.如权利要求4所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:该反应气体中还包括氩气。
6.如权利要求4所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:该反应气体中还包括一氧化碳。
7.如权利要求4所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:该反应气体中还包括氧气。
8.如权利要求1所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:该图案化掩膜的材质包括光阻与旋涂式聚合物其中之一。
9.如权利要求1所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:该图案化掩膜的材质包括低介电系数的有机材料。
10.如权利要求1所述的在同一蚀刻室进行介层窗蚀刻的方法,其特征为:该介电层的材质包括无机氧化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02103189 CN1240114C (zh) | 2002-02-04 | 2002-02-04 | 在同一蚀刻室进行介层窗蚀刻的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02103189 CN1240114C (zh) | 2002-02-04 | 2002-02-04 | 在同一蚀刻室进行介层窗蚀刻的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1437227A CN1437227A (zh) | 2003-08-20 |
CN1240114C true CN1240114C (zh) | 2006-02-01 |
Family
ID=27627769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02103189 Expired - Fee Related CN1240114C (zh) | 2002-02-04 | 2002-02-04 | 在同一蚀刻室进行介层窗蚀刻的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1240114C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060286792A1 (en) * | 2005-06-20 | 2006-12-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual damascene process |
CN105950923A (zh) * | 2016-07-15 | 2016-09-21 | 东北轻合金有限责任公司 | 一种含Sc的高Mg铝合金扁铸锭的制造方法 |
-
2002
- 2002-02-04 CN CN 02103189 patent/CN1240114C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1437227A (zh) | 2003-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1139971C (zh) | 具有多层布线的半导体器件的制造方法 | |
US20050260856A1 (en) | Methods of fabricating a semiconductor device using an organic compound and fluoride-based buffered solution | |
CN1828845A (zh) | 镶嵌结构与其形成方法 | |
CN1801474A (zh) | 制作双镶嵌结构以及清除其残余聚合物的方法 | |
CN1614764A (zh) | 半导体器件的制造方法 | |
WO2003073498A1 (fr) | Procede de production d'un dispositif semiconducteur | |
CN101055421A (zh) | 双镶嵌结构的形成方法 | |
KR100503814B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
CN1240114C (zh) | 在同一蚀刻室进行介层窗蚀刻的方法 | |
KR100606532B1 (ko) | 반도체 소자의 제조 방법 | |
CN1526161A (zh) | 清除由形成通孔的处理所产生的蚀刻残余物的方法 | |
CN1761040A (zh) | 在表面上形成接触窗开口的方法 | |
CN1959931A (zh) | 干式蚀刻工艺后的清洗工艺 | |
CN1892992A (zh) | 用于制造半导体器件的方法 | |
CN1610079A (zh) | 在金属层蚀刻后移除光阻的方法 | |
CN1249785C (zh) | 阶梯式开口的制造方法 | |
CN1674250A (zh) | 半导体装置的制造方法 | |
CN1610090A (zh) | 可简化制程的双镶嵌制程 | |
CN1855419A (zh) | 一种大马士革工艺制造方法 | |
US6887788B2 (en) | Method of manufacturing semiconductor device | |
CN100341136C (zh) | 内联机结构的形成方法及铜制程整合方法 | |
CN1367531A (zh) | 一种层间介电层平坦化的方法 | |
CN1217383C (zh) | 在半导体装置中形成无边界接触窗的方法 | |
TWI305945B (en) | Method of fabricating dual damascene structure | |
KR100641485B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060201 Termination date: 20210204 |