CN1239379A - 用于视频图形信号的模拟/数字转换电路 - Google Patents
用于视频图形信号的模拟/数字转换电路 Download PDFInfo
- Publication number
- CN1239379A CN1239379A CN98114745A CN98114745A CN1239379A CN 1239379 A CN1239379 A CN 1239379A CN 98114745 A CN98114745 A CN 98114745A CN 98114745 A CN98114745 A CN 98114745A CN 1239379 A CN1239379 A CN 1239379A
- Authority
- CN
- China
- Prior art keywords
- signal
- digital
- output
- analog
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
一种用于视频图形信号的模拟/数字转换电路，包括：时计信号合成器；影像信号处理器，将影像信号与一固定的电位信号比较得到输出信号；一个D型触发器，其连接影像信号处理器及时计信号合成器；一数字/模拟转换器，将相位指示信号转换成模拟信号；一CPU，连接D型触发器、时计信号合成器与数字/模拟转换器；一相位延迟电路，用于延迟水平同步信号的相位；一模拟/数字转换器，接收待转换的模拟影像信号与时计信号，输出一数字影像信号。
Description
本发明有关一种用于视频图形信号的模拟/数字转换电路，其为一种将影像图形阵列(Video Graphics Array，以下称VGA)卡输出的模拟影像信号精确地转换成数字信号的电路，特别是一种用以将VGA卡输出的模拟影像信号转换为适合于液晶显示器(Liquid CrystalDisplay，以下称LCD)显示的数字影像信号的电路。
由于现行阴极射线管(Cathode Ray Tube，以下称CRT)彩色监视器一般是采用模拟信号，为了配合其使用，市面上的VGA卡均是依模拟方式而设计。此外，市面上的VGA卡具有多种不同的解析度，因而有多种不同的频率输出。就CRT彩色多频监视器而言，有各式各样不同的设计应用。
由于LCD面板(或称LCD监视器)的体积远小于传统的CRT监视器，伴随着LCD技术的发展，未来LCD监视器会逐渐取代传统的CRT监视器。因此，如何将现有的VGA卡输出的模拟影像信号显示在LCD监视器上，有其重要的意义。
欲将VGA卡输出的模拟影像信号显示于LCD监视器上，有许多问题必须解决。首先，市面上的LCD监视器并不具备多频及多种解析度的功能，例如，以1024×768解析度的LCD监视器而言，其无法显示800×600或其他解析度的信号。因此，当使用LCD监视器来显示时，若欲适应不同的解析度，必须先处理影像信号，使其转换成适合LCD监视器的信号。
再者，由于LCD监视器的操作方式为数字式，因此VGA卡输出的模拟影像信号必须藉由模拟/数字转换器(以下称A/D转换器)转换成数字信号，才能将经转换的信号显示于LCD监视器上。由于影像是由像素(pixel)构成的，欲将每一个影像像素精确地转换成数字信号，又牵涉到同步及相位对准的问题。其次，如何将影像信号显示在LCD监视器上的正确位置的问题亦必须解决。
目前市面上常见的模拟式LCD多频彩色监视器存在以下问题：(1)需处理多频及不同解析度的方式，有的为自动检测，有的则为人工手调；(2)画面的显示位置需要藉助人工手调；(3)画面稳定度亦需要藉助人工手调，然而，大多数使用者均不会调整。
另一方面，少数产品虽可自动进行调整，但其精确度均不够，且需要特别的画面内容(pattern)，经自动调整才能有效进行。在实际电脑的使用上，人们无法期待有此特别的画面。
如图1，2所示，图1表示传统的模拟式LCD多频彩色监视器用以将模拟影像信号转换成数字影像信号的电路方块图。图2表示在理想状况下，模拟信号转换成数字信号的信号处理的时序(timing)，其中时计信号A/D CLOCK的有效缘(下降缘)刚好落在每一个像素的中间。如此可以确保每一个像素能够精确地被转换成数字信号的型式。
欲达此目的，必须满足以下条件：(1)时计信号A/D CLOCK的频率必须与原来影像信号的像素频率完全一致，不能有任何误差。而此频率是由VGA卡上的锁相回路产生，对使用者或对监视器而言，此频率无法预先得知；(2)当频率为正确的情况，相位亦需精确对准，才能获得正确无误的数字信号。
图3表示当A/D CLOCK的频率与原来影像信号的像素频率不完全一致的情况下，由于A/D CLOCK的有效缘无法保证落在每一个像素的中间，因此造成取样错误及不良情形，结果会在LCD监视器上，看到不良的影像及杂讯。
为了能自动寻找可靠的像素频率，有人采用数字信号处理器，这种做法的缺点在于：由于像素的频率约在10MHz—100MHz以上的高频段，即使采用一般数字信号处理器或是离散电路亦难以准确显示，而且价格相当昂贵。
本发明的目的在于提供一种成本低的转换电路，其利用廉价的CPU(如型号为8051或6805等)及一些简单的电路元件，将VGA卡输出的模拟影像信号转换成数字影像信号，这样不但可以降低成本，且模拟/数字信号的转换也十分精确。
为达到上述目的，本发明采取如下措施：
本发明的用于视频图形信号的模拟/数字转换电路，包括：
一时计信号合成器，用于接收一个同步信号与一数字式频率指示信号，根据同步信号与频率指示信号，输出一个频率同于像素频率的时计信号；
一影像信号处理器，接收一VGA卡输出的模拟影像信号与一固定的电位信号，将两信号作比较而得到输出信号；
一个D型触发器，其CLK端子接收影像信号处理器的输出信号，其D端子接收时计信号合成器输出的时计信号；
一数字/模拟转换器，接收一个数字式相位指示信号，将其转换成模拟信号输出；
一CPU，连接于D型触发器的Q端子，根据Q端子的信号而输出频率指示信号与相位指示信号，分别送至所述时计信号合成器与数字/模拟转换器；
一相位延迟电路，接收VGA卡输出的水平同步信号与数字/模拟转换器的输出信号，根据输出信号而延迟所述水平同步信号的相位，此经过延迟相位的水平同步信号再输入至时计信号合成器，作为同步信号；及
一模拟/数字转换器，接收VGA卡输出的模拟影像信号与所述时计信号合成器所输出的时计信号，输出一数字影像信号，此数字影像信号为整个电路的输出信号。
所述的转换电路，其特征在于，还包括一前级放大器，用以将所述VGA卡输出的模拟影像信号作前级放大，然后再进入模拟/数字转换器。
所述的转换电路，其特征在于，所述影像信号处理器为一放大器。
所述的转换电路，其特征在于，所述影像信号处理器为比较器。
所述的转换电路，其特征在于，还包括第一缓冲器与第二缓冲器，第一缓冲器用以在所述VGA卡输出的水平同步信号进入所述相位延迟电路之前，提供一暂时存放的位置；第二缓冲器用以在相位延迟电路输出的同步信号进入所述时计信号合成器之前，提供一暂时存放的位置。
所述的转换电路，其特征在于，所述相位延迟电路为RC电路。
结合附图及实施例对本发明的电路说明如下：
附图简单说明：
图1：传统的模拟式LCD多频彩色监视器中，用以将模拟影像信号转换成数字影像信号的电路方框图；
图2：理想状况下，模拟信号转成数字信号的信号处理的时序示意图；
图3：当时计信号的频率与原来影像信号的像素频率不完全一致的情况下，所造成取样错误的示意图；
图4：为图1的电路方框图的更详细的电路方框图；
图5：利用一高速比较器与一D型触发器，检测影像信号的像素频率与相位是否与时计信号A/D CLOCK的频率与相位一致的电路示意图；
图6：利用一简单的RC相位延迟电路，来调整A/D CLOCK的相位的示意图；
图7：本发明的将VGA卡输出的模拟影像信号精确地转换成数字影像信号的电路方框图；
图8：本发明的流程示意图。
如图4所示，其表示本实用新型的较佳实施例，其与图1不同处仅在于将图1中的时计信号合成器部份更精确地以锁相回路与分频器来表示的电路方框图。图中，时计信号合成器1所输出的时计信号A/D CLOCK的频率由输入锁相回路的水平同步信号与来自分频器的回授信号N来决定，不过由于影像的像素频率取决于影像信号产生器或VGA卡，因此N值无法预先得知。
如图2所示，为了将VGA卡输出的模拟影像信号精确地转换成数字影像信号，影像信号的像素频率与相位必须与A/D CLOCK的频率与相位一致。欲达此目的，请参考图5，可利用一高速比较器(或放大器)将VGA卡输出的模拟影像信号转换成逻辑信号，再利用一个D型触发器来检测影像信号的像素频率与相位是否与时计信号A/DCLOCK的频率与相位一致，说明如下：该高速比较器的输出信号接至D型触发器的CLK端子；A/D CLOCK接至D型触发器的D端子。藉此，若A/D CLOCK的频率及相位与影像信号的频率及相位完全一致，则Q端的信号会保持固定；反之，若二者频率不同，则O值会有高低变化。只需利用一般的CPU来观察Q端的信号即可。
必须注意的是，像素的频率与A/D CLOCK的频率一致的情况下，仍然有可能存在不当的相位差。此相位的偏差来自于电路本身的传播延迟或是影像信号本身，无法精确加以估算，因此必须对A/DCLOCK的相位加以调整。以下说明如何调整其相位：如前所述，像素频率范围可能由100MHz到超过100MHz，欲对此种信号采取精密的信号延迟处理(约1—200ns)，极难用控制极电路或是其他集成电路IC制程来实现，一般是藉由模拟电路来完成，但由于其频率非常高，因此电路成本亦相对提高。
本发明是利用另一种方式来调整A/D CLOCK的相位：
由于A/D CLOCK是由锁相回路所产生，而锁相回路是根据水平同步信号的相位动作，且水平同步信号可视为与影像信号的相位相同。因此，可藉由延迟水平同步信号的相位来进行延迟A/D CLOCK的相位。这种作法的好处在于：因为水平同步信号的频率只有数十KHz，故藉由例如RC电路等简单电路即可达到延迟其相位的目的，如图6所示。
将图5与图6的电路加入图4所示的电路中，即可得图7的结果，此即本发明的将VGA卡输出的模拟影像信号精确地转换成数字影像信号的模拟/数字转换电路。
参考图7，根据本发明的将VGA卡输出的模拟影像信号精确地转换成数字影像信号的电路包括：一时计信号合成器1，其接收一个同步信号与来自CPU的频率指示信号，根据同步信号与频率指示信号，输出一个频率同于像素频率的时计信号A/CLOCK；影像信号处理器2，接收VGA卡输出的模拟影像信号与一固定的电位信号，将两信号作比较而得到输出信号；一D型触发器，其CLK端子接收影像信号处理器2的输出信号，D端子接收时计信号合成器1输出的时计信号A/D CLOCK；数字/模拟转换器，接收来自CPU的相位指示信号，将其转换成模拟信号输出；CPU连接于D型触发的Q端子，根据Q端子的信号而输出频率指示信号与相位指示信号，分别送至时计信号合成器1与数字/模拟转换器；相位延迟电路6，接收VGA卡输出的水平同步信号与数字/模拟转换器的输出信号，根据输出信号而延迟水平同步信号的相位，此经过延迟相位的水平同步信号再输入至时计信号合成器1，作为其同步信号；及模拟/数字转换器，接收VGA卡输出的模拟影像信号与时计信号合成器1所输出的时计信号A/D CLOCK，输出一数字影像信号，此数字影像信号为整个电路的输出信号。
参考图8，上述电路的动作方式分成两部份，第一部份(图8的上半部)先调整输出的数字影像信号的频率，使其同于像素频率；第二部份(图8的下半部)固定该数字影像信号的频率而调整该数字影像信号的相位，
第一部份依如下方式进行：
(1—1)检查D型触发器的输出信号Q，当Q值固定，表示模拟/数字转换器所输出的数字影像信号的频率已同于像素频率，第一部份结束，否则进行步骤(1—2)；
(1—2)CPU发出相位指示信号至数字/模拟转换器，数字/模拟转换器因此输出一模拟信号，通知相位延迟电路6延迟输入的水平同步信号的相位，进一步造成时计信号合成器1所输出的时计信号的相位被延迟，接着进行(1—3)；
(1—3)检查时计信号的相位延迟是否已超过一个周期，若未超过则进行(1—1)，否则进行(1—4)；
(1—4)CPU发出该频率指示信号，通知时计信号合成器1改变输出的时计信号的频率，回到(1—1)。
第二部份依如下方式进行：
(2—1)CPU发出相位指示信号至数字/模拟转换器，这会造成时计信号合成器1所输出的时计信号的相位被延迟，接着进行(2—2)；
(2—2)检查Q值，当Q值非为固定，表示模拟/数字转换器所输出的数字影像信号具有所需的相位，第二部份结束，否则回到(2—1)。
在较佳实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，在不超出本发明的构思的情况下，可作种种变化。
Claims (6)
1、一种用于视频图形信号的模拟/数字转换电路，包括：
一时计信号合成器，用于接收一个同步信号与一数字式频率指示信号，根据同步信号与频率指示信号，输出一个频率同于像素频率的时计信号；
一影像信号处理器，接收一VGA卡输出的模拟影像信号与一固定的电位信号，将两信号作比较而得到输出信号；
一个D型触发器，其CLK端子接收影像信号处理器的输出信号，其D端子接收时计信号合成器输出的时计信号；
一数字/模拟转换器，接收一个数字式相位指示信号，将其转换成模拟信号输出；
一CPU，连接于D型触发器的Q端子，根据Q端子的信号而输出频率指示信号与相位指示信号，分别送至所述时计信号合成器与数字/模拟转换器；
一相位延迟电路，接收VGA卡输出的水平同步信号与数字/模拟转换器的输出信号，根据输出信号而延迟所述水平同步信号的相位，此经过延迟相位的水平同步信号再输入至时计信号合成器，作为同步信号；及
一模拟/数字转换器，接收VGA卡输出的模拟影像信号与所述时计信号合成器所输出的时计信号，输出一数字影像信号，此数字影像信号为整个电路的输出信号；
动作方式分成两部份，第一部份先调整输出的数字影像信号的频率，使其同于像素频率；第二部份固定数字影像信号的频率而调整数字影像信号的相位；
第一部分依如下方式进行：
(1—1)检查D型触发器的输出信号Q，当Q值固定，表示此模拟/数字转换器所输出的数字影像信号的频率已同于像素频率，第一部份结束，否则进行(1—2)；
(1—2)CPU发出相位指示信号至数字/模拟转换器，数字/模拟转换器输出一模拟信号，通知相位延迟电路延迟输入的水平同步信号的相位，进一步延迟时计信号合成器所输出的时计信号的相位，接着进行(1—3)；
(1—3)检查时计信号相位延迟是否已超过一个周期，若未超过则进行(1—1)，否则进行(1—4)；
(1—4)CPU发生频率指示信号，通知时计信号合成器改变输出的时计信号的频率，回到(1—1)，
第二部份依如下方式进行：
(2—1)由CPU发出相位指示信号至数字/模拟转换器，这会造成时计信号合成器所输出的时计信号的相位被延迟，接着进行(2—2)；
(2—2)检查Q值，当Q值为固定，表示模拟/数字转换器所输出的数字影像信号具有所需的相位，第二部份结束，否则回到(2—1)。
2、根据权利要求1所述的转换电路，其特征在于，还包括一前级放大器，用以将所述VGA卡输出的模拟影像信号作前级放大，然后再进入模拟/数字转换器。
3、根据权利要求1所述的转换电路，其特征在于，所述影像信号处理器为一放大器。
4、根据权利要求1所述的转换电路，其特征在于，所述影像信号处理器为比较器。
5、根据权利要求1所述的转换电路，其特征在于，还包括第一缓冲器与第二缓冲器，第一缓冲器用以在所述VGA卡输出的水平同步信号进入所述相位延迟电路之前，提供一暂时存放的位置；第二缓冲器用以在相位延迟电路输出的同步信号进入所述时计信号合成器之前，提供一暂时存放的位置。
6、根据权利要求1所述的转换电路，其特征在于，所述相位延迟电路为RC申路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN98114745A CN1068167C (zh) | 1998-06-12 | 1998-06-12 | 用于视频图形信号的模拟/数字转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN98114745A CN1068167C (zh) | 1998-06-12 | 1998-06-12 | 用于视频图形信号的模拟/数字转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1239379A true CN1239379A (zh) | 1999-12-22 |
| CN1068167C CN1068167C (zh) | 2001-07-04 |
Family
ID=5224309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98114745A Expired - Fee Related CN1068167C (zh) | 1998-06-12 | 1998-06-12 | 用于视频图形信号的模拟/数字转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1068167C (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3143493B2 (ja) * | 1991-06-21 | 2001-03-07 | キヤノン株式会社 | 表示制御装置 |
| AU6713696A (en) * | 1995-08-01 | 1997-02-26 | Auravision Corporation | Transition aligned video synchronization system |
| US5663767A (en) * | 1995-10-25 | 1997-09-02 | Thomson Consumer Electronics, Inc. | Clock re-timing apparatus with cascaded delay stages |
| US5767916A (en) * | 1996-03-13 | 1998-06-16 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
-
1998
- 1998-06-12 CN CN98114745A patent/CN1068167C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1068167C (zh) | 2001-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3220023B2 (ja) | 液晶表示装置 | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| CN1324454C (zh) | 用于图像帧同步的装置及相关方法 | |
| US20040075622A1 (en) | Continuous graphics display for dual display devices during the processor non-responding period | |
| US6924796B1 (en) | Dot-clock adjustment method and apparatus for a display device, determining correctness of dot-clock frequency from variations in an image characteristic with respect to dot-clock phase | |
| JP3622270B2 (ja) | 映像信号処理装置、情報処理システム及び映像信号処理方法 | |
| FR2818416A1 (fr) | Procede de commande d'un affichage a cristaux liquides | |
| US6768385B2 (en) | Intelligent phase lock loop | |
| US6538648B1 (en) | Display device | |
| CN1068167C (zh) | 用于视频图形信号的模拟/数字转换电路 | |
| US6201535B1 (en) | Flat panel display apparatus with automatic tracking control | |
| CN1916699A (zh) | 液晶显示器画面检测系统及方法 | |
| JPH11161220A (ja) | デジタル表示装置 | |
| US7019764B2 (en) | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display | |
| US8130321B2 (en) | Method and a system for calibrating an analogue video interface | |
| CN2872468Y (zh) | 一种数据采集接口 | |
| Mo et al. | Consecutive PWM driving video LED display system | |
| US7421600B2 (en) | Power saving method | |
| TW452731B (en) | Circuit that correctly transfers the analog image signal from VGA card to the digital image signal | |
| WO2020259080A1 (zh) | 多位数据跨时钟域的处理方法及装置 | |
| KR100339459B1 (ko) | 액정표시장치 | |
| JP3326627B2 (ja) | ドットクロック位相調整装置，その方法および液晶表示装置 | |
| CN100414603C (zh) | 监视器时钟相位的调整方法 | |
| US6229860B1 (en) | Circuit for accurately converting digitized analog signals into digital signals | |
| JP2874672B2 (ja) | 表示装置における自動位相調整システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20010704 Termination date: 20170612 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |