CN1234169C - 无晶体管结击穿效应的电位转换电路 - Google Patents

Abstract

本发明提供一种电位转换电路，用来将一输入电压转换成一输出电压，该电位转换电路包括至少一互补金属氧化物半导体晶体管，设于一p型基底上，其包括一p型金属氧化物半导体晶体管及一n型金属氧化物半导体晶体管。该n型金属氧化物半导体晶体管包括一栅极，一漏极，以及一源极。该漏极包括一n型阱，形成于该p型基底上，以及一第一N+掺杂区域，设于该n型阱中，且是与该n型阱相邻，而该源极，其包括一第二N+掺杂区域，形成于该p型基底上。

Description

无晶体管结击穿效应 的电位转换电路

                        技术领域

本发明涉及一种电位转换电路，特别是涉及一种无栅极氧化层击穿以及无漏极结击穿的电位转换电路。

                        背景技术

金属氧化物半导体晶体管(metal oxide semiconductor transistor，MOS)元件中，栅极(gate)氧化层(oxide)的品质良否会影响整个晶体管元件的操作特性，例如氧化层中电荷的分布不但会影响该晶体管元件的临界电压(threshold voltage，Vt)，更会由于电荷的存在而使该氧化层的击穿电压((breakdown voltage)降低。请参阅图1，图1为现有技术金属氧化物半导体晶体管10的氧化层电荷分布的示意图。金属氧化物半导体晶体管10包括一金属层11(作为栅极)，一氧化层12，以及一基底(substrate)13，一般而言，氧化层中电荷的种类主要可区分为介面陷捕电荷(interface trapped charge，Qit)14，固定氧化层电荷(fixed oxide charge，Qf)16，氧化层陷捕电荷(oxidetrapped charge，Qot)18，以及可移动电荷(mobile charge，Qm)20，其中介面陷捕电荷14主要形成于氧化层12与基底13交接处，主要是基底13中的硅(silicon，Si)原子与氧化层11中的二氧化硅(SiO₂)分子因为于氧化层12与基底13交接处的晶格(lattice)不连续而产生缺陷(defect)，进一步造成硅-硅之间的键结与硅-氧之间的键结断离而产生介面陷捕电荷14，固定氧化层电荷16主要分布于氧化层11与基底13交接处附近，固定氧化层电荷16为正电荷，且固定氧化层电荷16并无法经由充放电而消失，主要由于氧化的过程中，当氧化突然终止时，氧化层12与基底13交接处所存在的过量硅离子会因为来不及与氧分子进行氧化反应而存留于氧化层12中，氧化层陷捕电荷18则分布于整个氧化层12中，主要由于氧化层12本身结构的缺陷(defect)所造成，且于电子或电洞引入该缺陷时才会带电，而可移动电荷20主要是于制造过程中所引入的金属离子等杂质，例如钠离子，钾离子等，且可以在氧化层12中自由移动。

请参阅图2，图2为图1所示的金属氧化物半导体晶体管10的结构示意图。金属氧化物半导体晶体管10包括一n型金属氧化物半导体(NMOS)晶体管22及一p型金属氧化物半导体(PMOS)晶体管24，n型金属氧化物半导体22包括一栅极26，其为金属，一源极28，其为n型掺杂区，一漏极30，其为n型掺杂区，以及一氧化层31，而p型金属氧化物半导体24包括一栅极32，其为金属，一源极34，其为p型掺杂区，一漏极36，其为p型掺杂区，以及一氧化层37。n型金属氧化物半导体22及p型金属氧化物半导体24是制作于p型基底(P-substrate)38上，此外，p型金属氧化物半导体24另包括一n型阱(N-well)40相邻于p型基底38，而源极34及漏极36是经由n型阱40与p型基底38隔离并且透过n型阱40来提供p型金属氧化物半导体24导通电流时所需的通道(channel)。对n型金属氧化物半导体22而言，当栅极26与漏极30之间的电压差大于一额定值时，半导体材料内的共价键将遭受外加电场的破坏，且由于氧化层31本身即包括多个电荷，因此受该外加电场影响，造成氧化层31中产生电子扰动而使氧化层31的电子数急遽增加，使得n型金属氧化物半导体22的特性因为氧化层31击穿被破坏而失效。同样地，对p型金属氧化物半导体24而言，当栅极32与漏极36之间的电压差大于一额定值时，半导体材料内的共价键将遭受外加电场的破坏，且由于氧化层37本身即包括多个电荷，因此受该外加电场影响，造成氧化层31中产生电子扰动而使氧化层31的电子数急遽增加，使得p型金属氧化物半导体24的特性因为氧化层37被破坏而失效。

请参阅图3，图3为现有技术电位转换(level shift)电路50的示意图。电位转换电路50包括有多个晶体管52、54、56、58，其中晶体管52、56为p型金属氧化物半导体晶体管，而晶体管54、58为n型金属氧化物半导体晶体管。晶体管54的栅极连接于一电压Vdd，晶体管52、56的源极连接于一电压Vn，而输入电压Vin的高准位电压值为Vdd，而低准位电压值为接地电压(0伏特)。举例来说，若Vn及Vdd分别等于10伏特及3.3伏特，以及晶体管52、54、56、58的击穿电压为10伏特时，则当输入电压Vin为高准位(3.3伏特)时，晶体管58为导通而晶体管54为非导通，所以端点B的电压会趋近接地电压而使晶体管52导通，同时使端点A的电压趋近10伏特，而此时晶体管56为非导通，因此输出电压Vout趋近接地电压，对晶体管52、58而言，虽然其为导通状态，但是由于漏极与栅极之间的逆向偏压趋近10伏特，如上所述，由于逆向偏压大于晶体管52、58的击穿电压，因此会造成栅极氧化层的击穿而产生大量击穿电流而破坏电位转换电路50的特性。同样地，当输入电压Vin为低准位(0伏特)时，晶体管58为非导通，而晶体管54会导通而使端点A的电压趋近0伏特，同时导通晶体管56而使端点B的电压趋近10伏特，此时晶体管52为非导通，因此，输出电压Vout会趋近10伏特，对晶体管54、56而言，虽然其为导通状态，但是由于漏极与栅极之间的偏压趋近10伏特，如上所述，由于偏压大于晶体管54、56的击穿电压，因此会造成相对应氧化层的击穿而产生大击穿电流，同时破坏电位转换电路50的特性。若电位转换电路50为了避免晶体管52、54、56、58的氧化层于高电压差的情况下击穿，因此，电位转换电路50必须控制电压Vn的准位(例如5伏特)以使晶体管52、54、56、58正常运作。如上所述，若晶体管52、54、56、58是采用一般金属氧化物半导体晶体管的制造过程，则会由于栅极氧化层本身因为电荷掺杂而具有较低的击穿电压，进一步地使电位转换电路50于高电压(Vn)操作下，受到晶体管52、54、56、58的低击穿电压影响而不稳定，所以电位转换电路50无法将一低电位的输入讯号转换为一电压差过大的高电位输出讯号。

                         发明内容

本发明的主要目的在于提供一种包括高击穿电压晶体管的电位转换电路，以解决上述问题。

为实现上述目的，本发明提供一种电位转换电路，用来将一输入电压转换成一输出电压，该电位转换电路包括：第一及第二互补金属氧化物半导体晶体管，该二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的栅极相互连接，用来提供一参考电压；第一及第二p型金属氧化物半导体晶体管，该二p型金属氧化物半导体晶体管的源极连接于一电源供应器，该第一p型金属氧化物半导体晶体管的栅极连接于该第二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极，该第二p型金属氧化物半导体晶体管的栅极连接于该第一互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极，该第一p型金属氧化物半导体晶体管的漏极连接于该第一互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极，该第二p型金属氧化物半导体晶体管的漏极连接于该第二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极。其中该第一及第二互补金属氧化物半导体晶体管设于一p型基底(p-substrate)上，并且该第一及第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管包括一栅极，一漏极，以及一源极。该漏极包括一n型阱(n-well)，形成于该p型基底上，以及一第一N+掺杂区域，设于该n型阱中，而该源极，其包括一第二N+掺杂区域，形成于该p型基底上。

                         附图说明

图1为现有技术金属氧化物半导体晶体管的氧化层电荷分布的示意图。

图2为图1所示的金属氧化物半导体晶体管的结构示意图。

图3为现有技术电位转换电路的示意图。

图4为本发明n型金属氧化物半导体晶体管的结构示意图。

图5为本发明第一种电位转换电路的电路示意图。

图6为本发明第二种电位转铁电路的电路示意图。

                        附图的符号说明

10、52、54、56、58、82、84、86、88、90、92、94、102金属氧化物半导体晶体管

11金属层

12、31、37、67氧化层

13、38、68基底

14介面陷捕电荷

16固定氧化层电荷

18氧化层陷捕电荷

20可移动电荷

22、60n型金属氧化物半导体晶体管

24p型金属氧化物半导体晶体管

26、32、62栅极

28、34、64源极

30、36、66漏极

40、70n型阱

50、80、100电位转换电路

104反向器

                       具体实施方式

请参阅图4，图4为本发明n型金属氧化物半导体晶体管60的结构示意图。n型金属氧化物半导体晶体管60包括有一栅极62，其为金属或多晶硅，一源极64，其为n型掺杂区，以及一漏极66，其为n型掺杂区，一p型基底68，一氧化层67，以及一n型阱70，而n型阱70形成于漏极66与p型基底68之间以隔离漏极66与p型基底68，避免漏极66与p型基底68直接接触而形成PN结，经由n型阱70来提高基底68与漏极66之间的击穿电压，避免漏极66与基底68的结发生击穿效应。

请参阅图5，图5为本发明第一种电位转换电路80的电路示意图。电位转换电路80包括有多个晶体管82、84、86、88、90、92、94，其中晶体管86、88、90、92为p型金属氧化物半导体晶体管，晶体管82、84、94为n型金属氧化物半导体晶体管，请注意，晶体管84、94为使用图4所示的n型金属氧化物半导体晶体管60，而晶体管82为现有技术n型金属氧化物半导体晶体管结构。晶体管88、90的源极连接于电压源Vn，而晶体管88、90是以交错耦合(cross-coupled)的方式连接，晶体管86、92的栅极连接于一参考电压Vk，而晶体管84、94的栅极连接于一电压源Vdd。输入电压Vin的高准位电压值为Vdd，而低准位电压值为接地电压(0伏特)。电位转换电路80的操作详述如下，若输入电压Vin的高准位电压值Vdd为3.3伏特，参考电压Vk为3.3伏特，电压源Vn为10伏特，以及击穿电压为10伏特，当输入电压Vin为高准位(3.3伏特)时，晶体管94非导通，而晶体管82、84为导通而使端点B的电压趋近接地电压(0伏特)，由于晶体管86、92的栅极连接于参考电压Vk(3.3伏特)，所以晶体管86为非导通，所以端点B的电压(0伏特)不会传输至端点C，而当晶体管86的源极(端点C)电压提升至大于其栅极电压(3.3伏特)与其临界电压Vt的总和时，晶体管86会被开启直到晶体管86的源极电压逐渐调整至小于其栅极电压与其临界电压的总和为止。因此晶体管90导通而使端点D的电压趋近10伏特，对晶体管90而言，栅极与漏极之间的逆向电压趋近6.6伏特，因此不会产生击穿效应，同理，晶体管86的栅极与漏极之间的逆向电压趋近6.6伏特，因此亦不会产生击穿效应，最后，由于端点D的电压趋近10伏特，因此晶体管92导通而使端点A的电压趋近10伏特，如上所述，本实施例避免端点B的0伏特传输至端点C而造成晶体管88、90发生击穿现象。当输入电压Vin为低准位(0伏特)时，晶体管82非导通，而晶体管94为导通而使端点A的电压趋近接地电压(0伏特)，由于晶体管86、92的栅极连接于参考电压Vk(3.3伏特)，所以端点A的电压(0伏特)不会传输至端点D，而当晶体管92的源极(端点D)电压提升至大于其栅极电压(3.3伏特)与其临界电压Vt的总和时，晶体管92会被开启直到晶体管92的源极电压逐渐调整至小于其栅极电压与其临界电压的总和为止。因此晶体管88导通而使端点C的电压趋近10伏特，对晶体管88而言，栅极与漏极之间的逆向电压趋近6.6伏特，因此不会产生击穿效应，同理，晶体管90的栅极与漏极之间的逆向电压趋近6.6伏特，因此亦不会产生击穿效应，最后，由于端点C的电压趋近10伏特，因此晶体管86导通而使端点B的电压趋近10伏特，如上所述，本实施例避免端点A的0伏特传输至端点D而造成晶体管88、90发生击穿现象，此外，由于晶体管84、94于运作过程中必须承受的漏极端点电压(10伏特)是大于其余其结击穿电压，因此本实施例中，晶体管84、94是利用图4所示的n型金属氧化物半导体晶体管60的结构而拥有较高的击穿电压特性。

请参阅图6，图6为本发明第二种电位转换电路100的电路示意图。电位转换电路100包括有多个晶体管82、84、86、88、90、92、94、102以及一反向器(inverter)104，其中晶体管86、88、90、92为p型金属氧化物半导体晶体管，晶体管82、84、94、102为n型金属氧化物半导体晶体管，请注意，晶体管84、94为使用图4所示的n型金属氧化物半导体晶体管60，而晶体管82、102为现有技术n型金属氧化物半导体晶体管结构。晶体管88、90的源极连接于电压源Vn，而晶体管88、90是以交错耦合的方式连接，晶体管86、92的栅极连接于一参考电压Vk，而晶体管84、94的栅极连接于一电压源Vdd。输入电压Vin的高准位电压值为Vdd，而低准位电压值为接地电压(0伏特)，而反向器104连接于晶体管82、102的栅极。电位转换电路100的操作详述如下，若输入电压Vin的高准位电压值Vdd为3.3伏特，参考电压Vk为3.3伏特，电压源Vn为10伏特，以及氧化层击穿电压及结击穿电压皆为10伏特，当输入电压Vin为低准位(0伏特)时，晶体管94、102导通，而晶体管82、84为导通而使端点B的电压趋近接地电压(0伏特)，由于晶体管86、92的栅极连接于参考电压Vk(3.3伏特)，所以端点B的电压(0伏特)不会传输至端点C，而当晶体管86的源极(端点C)电压提升至大于其栅极电压(3.3伏特)与其临界电压Vt的总和时，晶体管86会被开启直到晶体管86的源极电压逐渐调整至小于其栅极电压与其临界电压的总和为止。因此晶体管90导通而使端点D的电压趋近10伏特，对晶体管90而言，栅极与漏极之间的逆向电压趋近6.6伏特，因此不会产生击穿效应，同理，晶体管88的栅极与漏极之间的逆向电压趋近6.6伏特，因此亦不会产生击穿效应，最后，由于端点D的电压趋近10伏特，因此晶体管92导通而使端点A的电压趋近10伏特，如上所述，本实施例避免端点B的0伏特传输至端点C而造成晶体管88、90发生击穿现象。当输入电压Vin为高准位(3.3伏特)时，晶体管82非导通，而晶体管94、102为导通而使端点A的电压趋近接地电压(0伏特)，由于晶体管86、92的栅极连接于参考电压Vk(3.3伏特)，所以端点A的电压(0伏特)不会传输至端点D，而当晶体管92的源极(端点D)电压提升至大于其栅极电压(3.3伏特)与其临界电压Vt的总和时，晶体管92会被开启直到晶体管92的源极电压逐渐调整至小于其栅极电压与其临界电压的总和为止。因此晶体管88导通而使端点C的电压趋近10伏特，对晶体管88而言，栅极与漏极之间的逆向电压趋近6.6伏特，因此不会产生击穿效应，同理，晶体管90的栅极与漏极之间的逆向电压趋近6.6伏特，因此亦不会产生击穿效应，最后，由于端点C的电压趋近10伏特，因此晶体管86导通而使端点B的电压趋近10伏特，如上所述，本实施例避免端点A的0伏特传输至端点D而造成晶体管88、90发生击穿现象。此外，由于晶体管84、94于运作过程中必须承受的漏极端点电压(10伏特)是大于其结击穿电压，因此本实施例中，晶体管84、94是利用图4所示的n型金属氧化物半导体晶体管60的结构而拥有较高的击穿电压特性。

请参阅图3，图5及图6，由于现有技术电位转换电路50会因为击穿效应而无法将一低电位(Vdd)顺利转换为一高电位(Vn)，然而，可将电位转换电路50作为第一级电路，而电位转换电路80或电位转换电路100作为第二级电路，亦即将电位转换电路50的输出电压作为电位转换电路80或电位转换电路100的输入电压以执行进一步转换，举例来说，电位转换电路50的输入电压Vin的高准位为3.3伏特，而低准位为接地电压，以及电压源Vn为5伏特，所以输出电压Vout即为5伏特或0伏特，且栅极与漏极之间的压差是小于击穿电压，然后将电位转换电路50的输出电压Vout作为下一级电位转换电路80或电位转换电路100的输入电压Vin，并进行电位转换的工作，请注意，此时第二级电路的低电位(Vdd)则为5伏特，而使电位转换电路80或电位转换电路100的输出电压Vout的高准位为10伏特，而低准位为接地电压(0伏特)，亦可达到所需电位转换的目的，以及减小晶体管的栅极对漏极的跨压，均属本发明的范畴。

相比于现有技术，本发明电位转换电路80、100利用一参考电压Vk来控制晶体管86、92是否导通，以避免接地电压经由晶体管86、92传输的晶体管88、90的栅极而造成氧化层的击穿效应，并且于一般金属氧化物半导体晶体管的制造过程中，于漏极端与基底之间打入一n型阱结构来提高电位转换电路80、100中晶体管84、94的击穿电压以避免其于电位转换电路80、100中，因为承受较大漏极对基底的电压差而产生击穿效应，此外，该植入一n型阱结构的程序不需额外特殊的制造过程，而可利用一般金属氧化物半导体晶体管的制造过程来完成，不但可大幅改善金属氧化物半导体晶体管的击穿电压，而且成本低廉。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (10)

1.一种电位转换电路，用来将一输入电压转换成一输出电压，该电位转换电路包括：

第一及第二互补金属氧化物半导体晶体管，该二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的栅极相互连接，用来提供一参考电压；以及

第一及第二p型金属氧化物半导体晶体管，该二p型金属氧化物半导体晶体管的源极连接于一电源供应器，该第一p型金属氧化物半导体晶体管的栅极连接于该第二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极，该第二p型金属氧化物半导体晶体管的栅极连接于该第一互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极，该第一p型金属氧化物半导体晶体管的漏极连接于该第一互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极，该第二p型金属氧化物半导体晶体管的漏极连接于该第二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极，

其中该第一及第二互补金属氧化物半导体晶体管设于一p型基底上，并且该第一及第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管包括：

一栅极；

一漏极，其包括一n型阱，形成于该p型基底上，一第一N+掺杂区域，设于该n型阱中，且是与该n型阱相邻；以及

一源极，其包括一第二N+掺杂区域，形成于该p型基底上。

2.如权利要求1所述的电位转换电路，其还包括一第一n型金属氧化物半导体晶体管，其漏极连接于该第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的源极，其栅极连接于该第一互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的源极，该第一n型金属氧化物半导体晶体管的源极接地。

3.如权利要求2所述的电位转换电路，其另包括一输入端，连接于该第一n型金属氧化物半导体晶体管的栅极，用来输入该输入电压以控制该第一n型金属氧化物半导体晶体管是否导通。

4.如权利要求3所述的电位转换电路，其中该第一及第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的栅极连接于一控制电压，用来依据该控制电压以及该输入电压决定该二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管是否导通。

5.如权利要求4所述的电位转换电路，其中当该第一互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管导通时，该第二互补金属氧化物半导体晶体管的n型金属氧化物半导体与该第一n型金属氧化物半导体晶体管为非导通，以及当该第二互补金属氧化物半导体晶体管的n型金属氧化物半导体与该第一n型金属氧化物半导体晶体管导通时，该第一互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管为非导通。

6.如权利要求1所述的电位转换电路，其另包括第一及第二n型金属氧化物半导体晶体管，该二n型金属氧化物半导体晶体管的栅极是经由一反向器相互连接，该第一n型金属氧化物半导体晶体管的漏极连接于该第一互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的源极，该第二n型金属氧化物半导体晶体管的漏极连接于该第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的源极，该二n型金属氧化物半导体晶体管的源极为接地。

7.如权利要求6所述的电位转换电路，其另包括一输入端，连接于该第一n型金属氧化物半导体晶体管的栅极，用来输入该输入电压以控制该第一n型金属氧化物半导体晶体管或该第二n型金属氧化物半导体晶体管是否导通。

8.如权利要求7所述的电位转换电路，其中该第一及第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的栅极连接于一控制电压，用来依据该控制电压以及该输入电压决定该二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管是否导通。

9.如权利要求8所述的电位转换电路，其中当该第一互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管与该第一n型金属氧化物半导体晶体管导通时，该第二互补金属氧化物半导体晶体管的n型金属氧化物半导体与该第二n型金属氧化物半导体晶体管为非导通，以及当该第二互补金属氧化物半导体晶体管的n型金属氧化物半导体与该第二n型金属氧化物半导体晶体管导通时，该第一互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管与该第一n型金属氧化物半导体为非导通。

10.如权利要求1所述的电位转换电路，其另包括一输出端，设于该第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管及p型金属氧化物半导体晶体管之间，用来输出该输出电压。

Images