CN1233798A - 数字数据处理电路的控制写访问存储装置的方法与装置 - Google Patents

数字数据处理电路的控制写访问存储装置的方法与装置 Download PDF

Info

Publication number
CN1233798A
CN1233798A CN99103295.0A CN99103295A CN1233798A CN 1233798 A CN1233798 A CN 1233798A CN 99103295 A CN99103295 A CN 99103295A CN 1233798 A CN1233798 A CN 1233798A
Authority
CN
China
Prior art keywords
write
register
memory storage
signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99103295.0A
Other languages
English (en)
Other versions
CN1200349C (zh
Inventor
德克·阿道夫
阿若德·斯赤勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of CN1233798A publication Critical patent/CN1233798A/zh
Application granted granted Critical
Publication of CN1200349C publication Critical patent/CN1200349C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
    • G06F21/567—Computer malware detection or handling, e.g. anti-virus arrangements using dedicated hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Virology (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

AV处理ICs的典型工作包括一个初始化方式,其中寄存器是根据期望的功能性利用特定的配置软件而工作的,以及一种常规的寄存器的内容将不做任何更多的变化的解码方式。经常该初始化方式软件对这些寄存器导致未—初始化的指示字和地址。通过对寄存器写存取逻辑附加另外的小型硬件,就可避免在无效指示字或地址值的情况下写入数据。

Description

数字数据处理电路的控制写访问存储装置的方法与装置
本发明涉及到一个用于数字数据处理电路的进行控制写访问存储装置(controlling write access to storage means)的方法与装置。
对于数字音频的与/或视频数据(AV)处理的集成电路(IC)一般包含几个在它们能够工作在一种或者几种工作方式之前必须由设置软件构造的子单元。对于子单元的设置和控制，该微处理控制器即能够是一个分开的IC中的外部一个，或在一些AV ICs上，它将作为一个内CPU核心被集成。
在这样AV ICs上要运行的软件由于几种原因可能包含一些缺点：
当执行与调试还没有完成时的软件开发阶段期间。
甚至对产品软件，测试不能够扩展，即不能够覆盖所有可能情况的100％的完全的复杂性。
该AV IC能够在外部的环境被控制，即不能控制的软件被下载并且运行在该IC上。
在开发要运行在AV解码器ICs上的驱动软件中，由未初始化的指示字和地址导致很频繁的干扰。这些干扰在运行时间有几种结果。在这些缺点中最糟糕的是漫不经心地写到器件设置寄存器中(device set-upregister)，该寄存器典型的用于存储-映象该IC的普通地址空间。
用来监视未初始化指示字和地址的附加调试软件将代表性地放慢软件的执行以致某种程度上不在代表该IC的实时的状态。还有，有代表性地，这样的监视调试软件不给出谁产生违法或者未预定注册的访问。AV处理ICs的典型工作具有不同特定的阶段或方式，其中
1)在一个初始化阶段或步骤中，根据所需的功能使用不同的设置软件设置寄存器；
2)在一个正常解码阶段或模式中，这些寄存器的全部或部分内容都将没有任何的变化；它们保存的值将只控制IC中执行的解码和数据处理。
在两种模式中，可能发生通过外来的下载软件操作IC工作的情况，这个软件可以写访问此寄存器，在该软件中，无法写入原始软件，或针对此软件，原始软件处于通常的解码模式，包含某些原始值。
本发明的一个目的是公开一种方法，用来当运行应用软件时，防止万一在无效指示字或数据值的情况下数据的写入以及用来指示一个违法或者未预定地址值的来源。这个目的是通过权利要求1公开的方法达到的。
本发明另一个目的是公开使用本发明方法的一种装置。这个目的通过权利要求5所公开的装置来实现。
本发明涉及到一个附加到寄存器写访问逻辑上的硬件，通过它对于不同的时间周期，写访问可以有意地被允许(使能)或者不允许(禁止)。更有利地，这个附加的硬件可以非常小和非常便宜。CPU控制的1-位寄存器写允许寄存器的输出在AND功能中与正常的写允许信号结合以便为随后要控制的数据存储装置形成一个保护写允许信号。这可能是用于设定和复位寄存器写允许(RegisterWritedAllowed)寄存器的两个附加的CPU命令。
因为存在上述两种典型的工作阶段，所以写允许将必须很少变化，因而实时特性的不足可被忽略。
除了阻塞写处理外，本发明的一个扩展版本能够结合附加硬件以至于触发一个中断，其可发出一个发生非法写企图的信号。
在本发明的另一个实施例中，如果发生中断，当前CPU命令的地址被捕获到一个专用寄存器，其可恢复产生非法寄存访问的起源，即哪一部分申请软件。
原则上，本发明的方法，对于一个工作在正常处理方式之前的初始化方式的数字数据处理电路，适合用于控制写访问存储装置，其中便于避免无效或未预定地址数值的使用，或者在所述正常处理方式期间对所述存储装置的指示字的无效使用，至少一个写允许信号在一个相关寄存写允许寄存器输出信号的控制下有条件地传递到所述存储装置，特别是采用一个与(AND)功能。
本发明方法的有利的附加实施例分别公开在独立的权利要求中。
原则上，在用于数字数据处理电路的用于控制写访问存储装置的本发明的装置中，其能够工作在正常处理方式之前的一个初始化方式中，包括：
-为所述存储装置提供至少一个读允许信号和至少一个写允许信号的存储装置控制装置；
-结合装置，尤其是一个与门，在一个相关的寄存器写允许寄存器输出信号的控制下用于有条件地传递所述至少一个写允许信号给所述存储装置，以便避免无效的或者未预定地址数值的使用，或者在所述正常处理方式期间对所述存储装置的指示字的非法使用。
本发明装置的有利的附加实施例被公开在各自独立的权利要求中。
本发明的实施例将参照附图描述，附图如下：
图1显示公知的数据存储控制；
图2显示本发明对数据存储写允许的附加部分。
在数字AV Ics内建立的寄存器以及它们的控制逻辑典型地由图1描述的装置组成。地址比较装置ADDCM，它们经过一个m-位连接连到地址总线ADDB，只要专用寄存器地址之一出现在地址总线ADDB上就产生一个寄存器选择信号REGS。寄存器控制装置REGCM，利用来自内部或者外部微处理控制器的处理命令的REGS信号和附加信息AI，为数据存储器装置DATSM产生写允许WE和读允许RE信号。DATSM是经过n-位连接连到一个数据总线DATB以及具体地例如建立寄存器存储，其写入和读出由WE和RE信号控制。‘n’和‘m’可能是分别表示地址总线与数据总线宽度的不同的整数。
在根据图2的本发明第一实施例中，加入一个第一与门AGI和1-位寄存器写允许寄存器REGWA。REGCM和DATSM对应于图1中相同名字的方框。两个附加的CPU命令允许置位和复位寄存器REGWA。第一与门AGI将来自REGCM的允许信号WE和寄存器REGWA的1-位输出信号RWAOS相结合成为一个用来替代WE的保护写允许信号，以便控制建立寄存/数据存储装置DATSM。
随意一个第二与门AG2，或者一个相应的逻辑硬件功能，可将写允许信号和反向的寄存器写允许输出信号RWAOS结合为一个寄存器写尝试中断信号RWAIS。RWAIS指示在寄存器写已经明确地不允许阶段中一个写企图已经完成。
作为另一个实施例，不管RWAIS中断何时发生，由RWAIS信号控制的一个地址捕获检测器ADDCREG存储来自外部或者内部微处理控制器地址总线的当前CPU命令地址。该ADDCREG寄存器能够为了调试的目的而被读出。
本发明能够用在例如一个DVD播放机中或者除了AV处理之外的任何其它相关的数字处理IC中，其包括如上所述的专有的建立和通常操作阶段。
初始模式可能发生在生产包含IC的器件时或者在该器件或IC的电源由一个用户接通时，或者在该器件或IC被切换到一个不同的工作模式时。这个完整的初始方式的不同部分可以在几个时机期间执行。

Claims (8)

1．用于能够在正常工作模式之前工作于初始方式的数字数据处理电路的用来控制写访问存储装置(DATSM)的方法，其特征在于，为了避免在所述正常工作模式期间对所述存储装置的未预定地址数值或指示字的使用，在一个相关寄存器写允许寄存器输出信号(RWAOS)的控制(AG1)下至少一个写允许信号被有条件地传递给所述存储装置，尤其是使用一个与(AND)的功能(AG1)。
2．根据权利要求1所述的方法，其特征在于所述至少一个写允许信号(WE)与所述，尤其是反向的，写允许寄存器输出信号(RWAOS)结合，尤其是进一步采用一个与功能(AG2)，以便形成一个写企图中断信号(RWAIS)。
3．根据权利要求2所述的方法，其特征在于对于一个CPU的当前命令地址(ADDB)的存储装置(ADDCREG)是由所述写企图中断信号(RWAIS)控制。
4．根据权利要求1到3中任何一个所述的方法，其特征在于由1-位写允许寄存器(REGWA)产生所述写允许寄存输出信号(RWAOS)，其中所述寄存器通过特定的CPU命令置位与复位。
5．用于在正常工作模式工作之前工作于初始方式的数字数据处理电路的用来控制写访问存储装置(DATSM)的装置，包括：
-为所述储存装置(DATSM)提供至少一个读允许信号(RE)和至少一个写允许信号(WE)的存储装置控制装置；
-联合装置(AG1)，尤其是一个与门，用于在一个相关寄存器写允许寄存器输出信号的控制下有条件地传递所述至少一个写允许信号给所述存储装置，以便避免在所述正常工作模式期间使用无效的或者未预定地址数值或指示字。
6．根据权利要求5所述的装置，其特征在于所述至少一个写允许信号(WE)和一个反向写允许寄存器输出信号(RWAOS)利用一个与门(AG2)结合在一起以便形成一个写尝试中断信号(RWAIS)。
7．根据权利要求6所述的装置，其特征在于还包括用于一个CPU的当前命令地址(ADDB)的存储装置(ADDCREG)，它是由所述写企图中断信号(RWAIS)控制的。
8．根据权利要求5到7所述的任何方法，其特征在于包括一个通过使用CPU命令置位与复位并且提供所述写允许寄存器输出信号(RWAOS)的1位写允许寄存器(REGWA)。
CN99103295.0A 1998-04-30 1999-03-31 数字数据处理电路的控制写访问存储装置的方法与装置 Expired - Lifetime CN1200349C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98250147.0 1998-04-30
EP98250147A EP0953909A1 (en) 1998-04-30 1998-04-30 Method and apparatus for controlling write access to storage means for a digital data processing circuit

Publications (2)

Publication Number Publication Date
CN1233798A true CN1233798A (zh) 1999-11-03
CN1200349C CN1200349C (zh) 2005-05-04

Family

ID=8234586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99103295.0A Expired - Lifetime CN1200349C (zh) 1998-04-30 1999-03-31 数字数据处理电路的控制写访问存储装置的方法与装置

Country Status (5)

Country Link
US (1) US6397310B1 (zh)
EP (1) EP0953909A1 (zh)
JP (1) JP4574759B2 (zh)
CN (1) CN1200349C (zh)
DE (1) DE69942905D1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004013556A (ja) * 2002-06-07 2004-01-15 Matsushita Electric Ind Co Ltd プロセッサ装置、コンパイル装置及びその方法
US10430361B1 (en) 2015-12-17 2019-10-01 Cru Acquisition Group, Llc Combination write blocker
US11461490B1 (en) 2020-09-23 2022-10-04 Cru Data Security Group, Llc Systems, methods, and devices for conditionally allowing processes to alter data on a storage device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144660A (en) * 1988-08-31 1992-09-01 Rose Anthony M Securing a computer against undesired write operations to or read operations from a mass storage device
US5390333A (en) * 1990-02-06 1995-02-14 Alcatel Network Systems, Inc. Switch array power reduction apparatus
US5421006A (en) * 1992-05-07 1995-05-30 Compaq Computer Corp. Method and apparatus for assessing integrity of computer system software
US5721877A (en) * 1995-05-31 1998-02-24 Ast Research, Inc. Method and apparatus for limiting access to nonvolatile memory device
US5655105A (en) * 1995-06-30 1997-08-05 Micron Technology, Inc. Method and apparatus for multiple latency synchronous pipelined dynamic random access memory
US5737744A (en) * 1995-10-13 1998-04-07 Compaq Computer Corporation Disk array controller for performing exclusive or operations

Also Published As

Publication number Publication date
DE69942905D1 (de) 2010-12-16
CN1200349C (zh) 2005-05-04
EP0953909A1 (en) 1999-11-03
US6397310B1 (en) 2002-05-28
JP2000057055A (ja) 2000-02-25
JP4574759B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
US7185162B1 (en) Method and apparatus for programming a flash memory
JP3227542B2 (ja) 特定のコンピュータ・ハードウェア・アーキテクチャのために作成されたソフトウェアのバージョンの互換性を確保する装置および方法
US5951685A (en) Computer system with system ROM including serial-access PROM coupled to an auto-configuring memory controller and method of shadowing BIOS code from PROM
US6772276B2 (en) Flash memory command abstraction
JPS6133218B2 (zh)
KR920010975B1 (ko) 입출력 제어 시스템 및 그 방법
JPH05324951A (ja) 内部プログラムを実行することが可能なマイクロコンピュータ用ｐｃカード
US5721877A (en) Method and apparatus for limiting access to nonvolatile memory device
CN1200349C (zh) 数字数据处理电路的控制写访问存储装置的方法与装置
US20020029311A1 (en) Device and method for controlling access to computer peripherals
EP0953910B1 (en) Method and apparatus for controlling write access to storage means for a digital data processing circuit
JP4083474B2 (ja) メモリ装置の制御方法およびそのプログラムならびに記録媒体
JP4042940B2 (ja) オンチップ・プログラミング機能を持つマイクロコントローラ
CN100361105C (zh) 中断处理中恢复访问环境设置的方法及装置
CN1165001C (zh) 智能型计算机系统激活程序恢复装置及方法
CN100347689C (zh) 保护硬盘资料的电路
KR100277458B1 (ko) 피엘씨 시스템 제어장치 및 제어방법
JP2503634B2 (ja) マイクロプログラム制御装置
JP2002229856A (ja) 高セキュリティｉｃチップ
JPH0212387A (ja) Ｖｌｓｉマイクロコントローラ
JP3948303B2 (ja) プログラマブルコントローラ
JP3231864B2 (ja) タスク縮退管理装置
JPH04304532A (ja) Ｒｏｍ化プログラムのデバッグ機能付コンピュータ
JPH0315948A (ja) アドレスバス試験方式
JPH08297597A (ja) エミュレータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050504