KR100277458B1 - 피엘씨 시스템 제어장치 및 제어방법 - Google Patents
피엘씨 시스템 제어장치 및 제어방법 Download PDFInfo
- Publication number
- KR100277458B1 KR100277458B1 KR1019960048251A KR19960048251A KR100277458B1 KR 100277458 B1 KR100277458 B1 KR 100277458B1 KR 1019960048251 A KR1019960048251 A KR 1019960048251A KR 19960048251 A KR19960048251 A KR 19960048251A KR 100277458 B1 KR100277458 B1 KR 100277458B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- program
- flash memory
- address
- area
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
- Stored Programmes (AREA)
Abstract
본 발명의 피엘씨(PLC) 시스템 제어장치는 시스템 프로그램을 저장하기 위한 O/S 영역과 사용자 프로그램을 저장하는 사용자 프로그램 영역으로 분리구성된 플래시 메모리와, 상기 플래시 메모리로부터 데이터를 가져와 시스템을 동작시키기 위한 중앙처리장치와, 퍼스날 컴퓨터와 상기 플래시 메모리 사이에 연결되어 상기 퍼스날 컴퓨터에서 다운 로드된 사용자 프로그램을 일시 저장하기 위한 제1버퍼와, 중앙처리장치와 상기 플래시 메모리 사이에 연결되어 상기 플래시 메모리의 O/S영역에 저장된 시스템 프로그램을 일시 저장하기 위한 제2버퍼와, 상기 사용자 프로그램과 시스템 프로그램을 피엘씨(PLC)시스템 동작에 따라 선택하기 위한 제어논리회로부를 포함하여 구성되며, 상기 플래시 메모리를 사용하여 메모리를 집중시킴으로써 전체 시스템의 크기를 줄일 수 있는 효과가 있다.
Description
본 발명은 피엘씨(PLC) 시스템에 관한 것으로, 특히 플래시 메모리(flash memory)를 이용하여 성능을 향상시킬 수 있는 피엘씨(PLC) 시스템 제어장치 및 제어방법에 관한 것이다.
제1도는 종래의 기술에 의한 피엘씨(PLC) 시스템 제어장치를 도시한 것으로, 각 구성부를 총괄제어하기 위한 중앙처리장치(10)와, 시스템을 동작시키기 위한 데이터가 저장된 시스템 읽기 전용 메모리(20)와, 시스템의 동작에 관련된 파라미터를 저장하기 위한 시스템 읽기/쓰기 가능 메모리(30)와, 사용자가 작성한 프로그램을 저장하기 위한 사용자 프로그램 메모리(50)와, 상기 사용자 프로그램을 수행하기 위한 논리연산 전용 프로세서(70)와, 상기 논리연산 전용 프로세서(70)의 연산결과에 따라 파라미터를 저장하기 위한 데이터 메모리(60)로 구성되며, 동작은 다음과 같다.
상기 중앙저리장치(10)가 상기 시스템 읽기 전용 메모리(20)로부터 데이터를 가져와 피엘씨 시스템을 동작시키고, 시스템의 동작에 관련된 파라미터를 상기 시스템 읽기/쓰기 가능 메모리(30)에 저장하며, 상기 논리 연산 전용 프로세서(70)에 제어신호를 보내어 사용자 프로그램 메모리(50)로부터 사용자가 작성한 프로그램을 가져와서 수행 후 수행결과에 따라 상기 데이터 메모리(60)에 데이터를 저장하며, 계속하여 상기 중앙처리장치에서 상기 논리 연산 전용 프로세서(70)의 동작이 완료된 것을 확인하고 상기 데이터 메모리(60)로부터 데이터를 가져와 외부버스를 통하여 외부로 출력한다.
그러나 상기와 같은 종래의 피엘씨(PLC) 시스템의 제어장치는, 4종류의 메모리를 사용함으로써 시스템 크기가 너무 크고 복잡한 문제점이 있다.
따라서 본 발명의 목적은, 플래시 메모리를 사용하여 메모리 소자를 한 곳으로 집중함으로써 시스템 크기를 줄일 수 있는 피엘씨(PLC) 시스템 제어장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 피엘씨(PLC) 시스템 제어장치를 효율적으로 제어하기 위한 제어방법을 제공하는 것이다.
상기 목적을 달성하기 위한 피엘씨(PLC) 시스템 제어장치는, 시스템 프로그램을 저장하기 위한 O/S 영역과 사용자 프로그램을 저장하는 사용자 프로그램 영역으로 분리구성된 플래시 메모리와, 상기 플래시 메모리로부터 데이터를 가져와 시스템을 동작시키기 위한 중앙처리장치와, 퍼스날 컴퓨터와 상기 플래시 메모리 사이에 연결되어 상기 퍼스날 컴퓨터에서 다운 로드된 사용자 프로그램을 일시 저장하기 위한 제1버퍼와, 중앙처리장치와 상기 플래시 메모리 사이에 연결되어 상기 플래시 메모리의 O/S영역에 저장된 시스템 프로그램을 일시 저장하기 위한 제2버퍼와, 상기 사용자 프로그램과 시스템 프로그램을 피엘씨(PLC)시스템 동작에 따라 선택하기 위한 제어논리 회로부를 포함하여 구성된 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 피엘씨(PLC) 시스템 제어방법은, 전원이 입력되면 스위치 입력이 시스템 다운로드 모드, 프로그램 다운로드 모드 또는 동작모드인지를 검출하는 제1과정과, 상기 제1과정에서 시스템 다운로드모드이면 어드레스 코드→데이타 코드→쓰기코드 순으로 체크하되 각 코드별로 셋팅되어 있으면 다음 코드를 체크하고 셋팅되어 있지 않으면 전송완료를 검출하는 제2과정과, 상기 제1과정에서 프로그램 다운 로드이면 상기 제2과정과 동일과정을 반복하는 제3과정과, 상기 제1과정에서 동작모드이면 중앙처리장치의 홀트를 해제하고, 시스템 프로그램의 코드를 패치한 후 정지신호가 있을때까지 피엘씨 시스템을 동작시키는 제4과정으로 이루어진 것을 특징으로 한다.
제1도는 종래의 기술에 의한 피엘씨(PLC) 시스템 제어장치의 구성도.
제2도는 본 발명에 의한 피엘씨(PLC) 시스템 제어장치의 구성도.
제3도는 제2도의 제어회로부의 상세 구성도.
제4도는 본 발명에 의한 피엘씨(PLC) 시스템 제어장치의 제어코드표.
제5도는 본 발명에 의한 피엘씨(PLC) 시스템 제어방법을 도시한 순서도.
* 도면의 주요부분에 대한 부호의 설명
100 : 퍼스널 컴퓨터(PC) 110 : 입출력포트
120 : 제1버퍼 130 : 제2버퍼
140 : 중앙처리장치 150 : 제어 논리 회로부
160 : 플래시 메모리 170 : 시스템 읽기/쓰기 가능 메모리
180 : 데이터 메모리
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 피엘씨(PLC) 시스템 제어장치는, 제2도에 도시한 바와 같이 시스템 읽기/쓰기 가능 메모리(170)와 데이터 메모리(180)는 종래와 동일하게 사용되며, 사용자 프로그램 메모리와 시스템 읽기 전용 메모리 대신 플래시 메모리(160)를 사용하여 플래시 메모리(160)의 영역을 O/S를 저장하기 위한 O/S 영역(160a)과 사용자 프로그램을 저장하는 사용자 프로그램 영역(160b)으로 둘로 나누며, 외부의 퍼스날 컴퓨터(PC)(100)와 상기 플래시 메모리(160) 사이에는 데이터를 일시 저장하기 위한 제1버퍼(120)가 연결되고, 중앙처리장치(140)와 플래시 메모리 사이에는 제2버퍼(130)가 연결되도록 구성된다.
그리고 제어 논리 회로부(150)를 연결하여 상기 제어 논리 회로부(150)에서 제1버퍼(120)와 제2버퍼(130), 플래시 메모리(160) 및 일측이 접지된 스위치(S1,S2,S3)들을 제어함과 동시에 상기 중앙처리장치(140)와 제어 신호를 주고 받도록 하였다.
상기 제어 논리 회로부(150)는, 제3도에 도시한 바와 같이 버스입출력 포트(110)를 통해 상기 퍼스널 컴퓨터(100)에서 출력된 데이터(pa)가 입력되면 이중 하위 4비트를 어드레스로 저장하기 위한 어드레스 저장부(151)와, 상위 4비트를 제어로드로 하여 어드레스 영역을 선택하도록 하기 위한 제어코드 비교부(152)와, 상기 어드레스 저장부(151)의 출력을 쉬프팅하기 위한 쉬프트 레지스트(153)와, 상기 쉬프트 레지스트(153)의 출력과, 상기 제어코드 비교부(152)의 출력과. 상기 스위치(S1,S2,S3)가 온되면 인가되는 시스템 다운로드 모드신호(S1), 프로그램 다운로드 모드신호(S2), 및 동작신호(S3)을 입력으로 하여 어드레스 셋팅신호와 동작허가 여부신호를 출력하는 영역비교부(154)와, 상기 쉬프트 레지스트(153)의 출력과 어드레스 셋팅신호 및 중앙처리장치 어드레스 버스(ad)의 신호에 따라 어드레스 버스를 재생, 출력하는 어드레스 버스 저장부(155) 및, 상기 영역비교부(154)의 동작허가 신호와 중앙처리장치의 제어신호(C1)에 따라 중앙처리장치 동작 홀드 신호(C2), 데이터 버스 제어신호(C4), 플레시 메모리 제어신호(C5)를 출력하며, 또한 상기 어드레스 버스 저장부(155)에 어드레스 래치 인에이블 신호(ALE)를 출력하는 시스템 제어부(156)를 포함하여 구성된다.
본 발명의 동작을 구성블럭별로 자세히 설명하면, 최소 시스템에 동작할 수 있는 방법은 다음 두가지로서, 첫째는 시스템의 전원을 공급한 후 시스템 다운 로드 모드(S1)를 선택하고, 외부의 퍼스날 컴퓨터로부터 시스템 프로그램을 다운 로드 받아 이후 다운 로드 모드를 프로그램으로 전환하여 사용자 프로그램을 다운로드 하는 것이다.
상기 방법에서는 시스템 프로그램과 사용자 프로그램의 다운 로드가 모두 끝나면 동작 스위치(S3)를 온시켜 피엘씨를 동작시킨다.
그리고 둘째는 시스템 프로그램만을 다운 로드 한 후 동작스위치를 온하여 시스템을 동작시켜 먼저 시스템 체크를 수행한 후 이 과정이 완료되면 사용자 프로그램을 다운 로드하는 것으로, 이후 시스템이 정상 동작되는 상태에서는 시스템 프로그램 다운 로드는 사용되지 않고 프로그램 다운 로드만 사용한다.
한편 상기와 같은 최초 시스템 동작이 가능하도록 하기 위해서는, 상기 제어 논리 회로부(150)의 동작이 매우 중요한데, 제4도의 제어코드에 따른 데이터 내용 및 제5도의 순서도를 참조하여 이를 구체적으로 설명하면 다음과 같다.
상기 제어 논리 회로부(150)는, 퍼스날 컴퓨터나 외부기기로부터 최초 시스템을 다운로드하기 위해 상기 플래시 메모리의 O/S 영역(150a)에 시스템 프로그램을 다운 로드하며, 사용자 프로그램을 다운로드하며, 또한 프로그램이 동작할 때 중앙처리장치로부터 제어신호를 받아서 시스템을 제어하도록 동작한다.
즉, 상기 플래시 메모리의 O/S 영역(150a)에 시스템 프로그램을 다운로드할때는 시스템 다운로드 모드 스위치가 온되어 있는 상태에서 외부의 퍼스날 컴퓨터로부터 전송되어지는 8비트 데이터를 받아들이는데, 이 중 상위 4비트를 제어코드로 받아 들여 제어코드 비교부(152)에서 어드레스 영역을 선택하며, 하위 4비트는 데이터로 받아들여져 어드레스 저장부(151)에 저장된다.
상기 저장된 어드레스는 쉬프트 레지스트(153)로 직렬전송되며, 상기 시스템 다운 로드 모드신호(S1), 프로그램 다운로드 모드신호(S2)에 따라 상기 영역 비교부(154)에서 결정된다. 즉, 예를들어 상기 S1이 온되어 있는 상태에서 사용자 프로그램 영역의 어드레스가 전송되면 어드레스 셋팅신호를 허가하지 않으며, 그렇지 않으면 상기 영역 비교부(154)에서 어드레스 셋팅신호를 출력하여 어드레스가 플래시 메모리(160)로 전송되도록 한다.
그리고 이후 데이터가 전송되는데, 전송된 데이터는 상기 제어코드 비교부(152)에서 비교되어 그 결과에 따라 외부인터페이스 제어신호(C3)를 출력하여 이 신호에 의해 제1버퍼(120)에 래치되도록 하며, 상기 래치가 완료되면 플래시 메모리에 쓰기를 수행하며, 이때 쓰기 신호의 데이터는 항상 ‘0 1 0 1’이어야 한다.
이어서 상기 시스템 다운 로드 모드가 오프되면, 상기 제어코드 비교부(152)에서 어드레스를 비교하여 어드레스 셋팅 신호를 제어하기 때문에 시스템 영역의 쓰기 기능을 막는다.
한편 프로그램 영역 설정시에는, 프로그램 다운 로드 모드(S2)가 온되면 사용자 프로그램 다운 셋팅을 수행하는데, 이때는 제4도의 제어코드에 따라 쓰기신호(‘1 1 0 0’)의 데이터가 항상 ‘1 0 1 0’이어야 라며, 퍼스날 컴퓨터로부터 전송되는 데이터는 플래시 메모리의 영역(160b)에 저장되는데, 이러한 다운로드가 모두 끝나면 시스템을 동작시키고 이때는 상기 동작스위치(S3) 만이 온된다.
이때 중앙처리장치(140)의 홀드(C2)를 해제하여 상기 중앙처리장치(140)에서 플레시 메모리의 영역(167a)로부터 코드를 가져와 시스템을 동작시키도록 한다.
즉, 어드레스(ad)와 중앙처리장치 제어신호(C1)가 제어 논리 회로부(150)에 입력되는데, 상기 어드레스 제어코드 비교부(152)나 어드레스 저장부(151)를 거치지 않고 어드레스 버스 저장부(155)로 전송되어져 상기 어드레스 래치 인에이블 신호(ALE)에 의해 바로 플래시 메모리에 셋팅되며, 상기 중앙처리장치 제어신호(C1)으로부터 재생되어진 데이터 버스 제어신호(C4)와 플래시 메모리 제어신호(C5)의 제어코드를 만들어 플래시 메모리(160)로 전송하며, 이때 상기 플래시 메모리(160)로부터 데이터가 나와 중앙처리장치(140)에서 해석하게 된다.
상기 플래시 메모리(160)의 사용자 프로그램 영역(160b)과 O/S 영역(160a)은 상기한 모든 과정에서 읽기만 가능한 영역으로 한번 쓰여지면 다음 소거 명령이 있기 전까지는 현재 저장하고 있는 상태를 계속 유지한다.
즉, 본 발명에서는 상기 퍼스날 컴퓨터(100)에서 최초 시스템 프로그램인 O/S를 다운 로드하면 이 O/S는 플래시 메모리(160)의 O/S를 저장하기 위한 영역(160a)에 저장되고, 그다음 사용자 프로그램을 퍼스날 컴퓨터(100)에서 다운로드하고, 이 후 시스템을 동작시키면, 중앙처리장치(140)가 플래시 메모리의 O/S 영역(160a)로부터 데이터를 가져와 시스템을 동작시키며, 시스템이 동작하는 상태에서 사용자 프로그램을 수행해야할 상태가 되면 다시 플래시 메모리의 사용자 프로그램 영역(160b)로부터 사용자 프로그램을 가져와 사용자 프로그램 블록을 수행하며, 이때 수행되어진 결과는 데이터 메모리(180)에 저장한다.
이상에서와 같이 본 발명에 의하면, 플래시 메모리를 사용자 프로그램 영역과 O/S영역으로 나누어 사용함으로써 메모리를 한곳에 집중하여 시스템의 크기를 줄일 수 있는 효과가 있다.
Claims (3)
- 시스템 프로그램을 저장하기 위한 O/S 영역과 사용자 프로그램을 저장하는 사용자 프로그램 영역으로 분리구성된 플래시 메모리와, 상기 플래시 메모리로부터 데이터를 가져와 시스템을 동작시키기 위한 중앙처리장치와, 퍼스날 컴퓨터와 상기 플래시 메모리 사이에 연결되어 상기 퍼스날 컴퓨터에서 다운 로드된 사용자 프로그램을 일시 저장하기 위한 제1버퍼와, 중앙처리장치와 상기 플래시 메모리 사이에 연결되어 상기 플래시 메모리의 O/S영역에 저장된 시스템 프로그램을 일시 저장하기 위한 제2버퍼와, 상기 사용자 프로그램과 시스템 프로그램을 피엘씨(PLC)시스템 동작에 따라 선택하기 위한 제어논리 회로부를 포함하여 구성된 것을 특징으로 하는 피엘씨(PLC) 시스템 제어장치.
- 제1항에 있어서, 상기 제어논리 회로부는 상기 퍼스널 컴퓨터에서 데이터(pa)가 출력되면 이중 하위 4비트를 어드레스로 저장하기 위한 어드레스 저장부 및 상위 4비트를 제어코드로 하여 어드레스 영역을 선택하는 제어코드 비교부와, 상기 어드레스 저장부의 출력을 쉬프팅하기 위한 쉬프트 레지스트와, 상기 쉬프트 레지스트의 출력, 상기 제어코드 비교부의 출력과, 시스템 다운로드 모드신호, 프로그램 다운 로드 모드신호, 및 동작신호를 입력으로 하여 어드레스 셋팅신호와 동작허가 여부신호를 출력하는 영역비교부와, 상기 쉬프트 레지스트의 출력과 어드레스 셋팅신호 및 중앙처리장치 어드레스 버스(ad)의 신호에 따라 어드레스 버스를 재생, 출력하는 어드레스 버스 저장부와, 상기 영역비교부의 동작허가 신호와 중앙처리장치의 제어신호(C1)에 따라 중앙처리장치 동작 홀드 신호(C2), 데이터 버스 제어신호(C4), 플레시 메모리 제어신호(C5) 및 어드레스 래치 인에이블 신호(ALE)를 출력하는 시스템 제어부를 포함하여 구성된 것을 특징으로 하는 피엘씨(PLC) 시스템의 제어장치.
- 전원이 입력되면 스위치 입력이 시스템 다운로드 모드, 프로그램 다운로드 모드 또는 동작모드인지를 검출하는 제1과정과, 상기 제1과정에서 시스템 다운로드모드이면 어드레스 코드→데이타 코드→쓰기코드 순으로 체크하되 각 코드별로 셋팅되어 있으면 다음 코드를 체크하고 셋팅되어 있지 않으면 전송완료를 검출하는 제2과정과, 상기 제1과정에서 프로그램 다운 로드이면 상기 제2과정과 동일과정을 반복하는 제3과정과, 상기 제1과정에서 동작모드이면 중앙처리장치의 홀트를 해제하고, 시스템 프로그램의 코드를 패치한 후 정지신호가 있을때까지 피엘씨 시스템을 동작시키는 제4과정으로 이루어진 것을 특징으로 하는 피엘씨(PLC) 시스템의 제어방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048251A KR100277458B1 (ko) | 1996-10-25 | 1996-10-25 | 피엘씨 시스템 제어장치 및 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048251A KR100277458B1 (ko) | 1996-10-25 | 1996-10-25 | 피엘씨 시스템 제어장치 및 제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980029020A KR19980029020A (ko) | 1998-07-15 |
| KR100277458B1 true KR100277458B1 (ko) | 2001-01-15 |
Family
ID=66316248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960048251A KR100277458B1 (ko) | 1996-10-25 | 1996-10-25 | 피엘씨 시스템 제어장치 및 제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100277458B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843105B1 (ko) * | 2006-08-23 | 2008-07-02 | 주식회사 아이피에스 | 컴퓨터 기반 제어기, 제어 시스템, 및 제어 방법 |
-
1996
- 1996-10-25 KR KR1019960048251A patent/KR100277458B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980029020A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6079016A (en) | Computer with multi booting function | |
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| US6009496A (en) | Microcontroller with programmable embedded flash memory | |
| US6772276B2 (en) | Flash memory command abstraction | |
| JPS63301339A (ja) | コンピュ−タ装置 | |
| JPS635777B2 (ko) | ||
| JPH04229337A (ja) | エミュレータ | |
| US20070174680A1 (en) | Method for patching built-in code in read only memory | |
| KR100277458B1 (ko) | 피엘씨 시스템 제어장치 및 제어방법 | |
| JP2003044303A (ja) | コンピュータ装置 | |
| US5574943A (en) | Gate-A20 and CPU reset circuit for mircroprocessor-based computer system | |
| US6713778B2 (en) | Register setting method and semiconductor device | |
| JPH10161899A (ja) | シーケンス制御回路 | |
| JP3097602B2 (ja) | データ処理装置 | |
| KR100290280B1 (ko) | 프로그램 가능한 플래시 메모리를 내장하는 마이크로콘트롤러 | |
| KR20000074229A (ko) | 차량의 엔진 이씨유에서의 프로그램 다운 로딩장치 | |
| JPH11265319A (ja) | 記憶装置に記憶されたデータの読み出し、変更および書き換え方法および装置 | |
| KR19980050246U (ko) | 플래쉬 rom 퓨징장치 | |
| JP2003196999A (ja) | 半導体集積回路試験装置及び方法 | |
| KR0167307B1 (ko) | 프로그램 분기 제어회로 | |
| KR100369480B1 (ko) | Ｄｓｐ 코어를 기반으로 하는 다중 프로그램 실장 아키텍쳐 | |
| KR20020061195A (ko) | 플래시 메모리의 프로그램 업데이트 시스템 및 그 제어방법 | |
| JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| KR100542699B1 (ko) | 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치 | |
| KR20000046167A (ko) | 메모리 제어장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030929 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |