CN1232546A - 组合式半导体可靠性测试系统 - Google Patents

组合式半导体可靠性测试系统 Download PDF

Info

Publication number
CN1232546A
CN1232546A CN97198612A CN97198612A CN1232546A CN 1232546 A CN1232546 A CN 1232546A CN 97198612 A CN97198612 A CN 97198612A CN 97198612 A CN97198612 A CN 97198612A CN 1232546 A CN1232546 A CN 1232546A
Authority
CN
China
Prior art keywords
plugboard
baking oven
inner chamber
duts
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97198612A
Other languages
English (en)
Inventor
韦尼·图拉帕蒂
布瑞特·哈里
蒂莫西·麦克马伦
理查德·本杰明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aetrium Inc
Original Assignee
Aetrium Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aetrium Inc filed Critical Aetrium Inc
Publication of CN1232546A publication Critical patent/CN1232546A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817Environmental-, stress-, or burn-in tests
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

所披露的用于半导体可靠性测试的系统(10)包括烘箱(36),有开口的轴向端部,可滑动地接纳插接板(12)。插接板(12)包括烘箱区域(16),这个区域可滑动地被容纳在烘箱(36)中,并处于定位在烘箱(36)轴向的外部的连接区域和外部区域(14,18)的中间。温度传感器(30)定位在烘箱区域(16),它的标定装置(32)定位在外部区(18)。连接区域(14)的轴向自由边部的接触部分(34)可滑动地插入电插接件(72)。插接板(12)由热导率低的材料制成,因此,连接区域和外部区域(14,18)以及电插接件(72)不被供箱(36)加热,插接板(12)在轴向自由边部或外部区域(18)有一个把手(22)。供箱(36)的热传导部件(38)具有大的热质量,并紧密而均匀地靠近安置在插接板(12)上的DUTs(28)。

Description

组合式半导体可靠性测试系统
本发明一般涉及电子器件的测试系统,特别是涉及用于测试电子器件的半导体可靠性测试系统,特别是用于同时测试一块板上的多个电子器件的半导体可靠性测试系统。
在常用的老化烘箱中,多块板上的多个电子器件在单个烘箱内腔中一起同时测试。DUTs(待测试器件)和板与热源的距离不同,用内腔中的风扇使空气流动,以使热量均匀分布,向DUTs的热传导主要是依靠对流。这样就产生几个问题。首先,流动的空气在内腔中引起高压区,迫使热空气流出腔外,又在内腔中引起低压区,使环境空气被吸进,从而取代热空气,使其泄出。这就使热传导率不均匀,降低了工作效率。其次,在使用过程中,由于破损和磨耗,风扇的工作状态有所变化。因此,尽管在出厂时设计和调整到最佳工作状态,但最佳工作状态并不能持续下去,不一定能在这方面常用的烘箱使用寿命期间一直保持。另外,由于空气的不断涌进,外部环境气的温度会造成工作困难。当湿度成为一个问题时,常用的烘箱被充以干燥的氮气以取代空气,因而增加了工作成本。
还有,当多块板处于同一烘腔中时,如果要对内腔中的这些板中的一块板,进行更换或修改,内腔的门被打开,会使热空气泄出,环境空气进入内腔。这种空气交换显然会对内腔里面的条件产生影响,特别是对留着的仍在测试中的板产生影响。如果门的开关很快,这种影响可以减小,但显然绝不会减小到零。这种空气交换也会引起较高的工作成本。
进一步说,一般都是整块板和其他的板一起放进内腔,并且在内腔里的板上有电气的连接。显然,除了DUTs以外与板相连的电气连接部分在进行测试时,每次也都被加热。板上的电气连接部分受热。使电气连接部分处于热应力之下,结果使寿命缩短,这是板子失效的主要原因。这同样使工作成本较高。此外,如果要从内腔取出一块板,就常常需要用高温夹钳到内腔里面夹住其中的板子。
传统的烘箱在内腔内有一个温度传感器,温度标定装置设在内腔外面。温度传感器和标定装置一起被标定。温度传感器一般是装设在内腔的中心位置而不是靠近DUTs,所测的温度是内腔里面大量的流动空气的温度,而不是靠近DUTs的空气温度。所以,温度的测量是不准确的,这会影响测试的结果。由于温度测量不准确,两个具有相同的温度测试设置的烘箱,不一定具有同样的温度,因此,对在不同的烘箱中以相同的条件测试相同的DUTs所得的结果进行比较,会有困难。另外,在温度传感器和/或标定装置损坏或者说不能标定的情况下,不可能替换任何已损坏的零件或在现场重新标定,只能将烘箱送回工厂或类似场所重新标定。
因此,需要一种系统能同时测试一些板上的多个电子器件,这种系统能克服现有的老化和半导体可靠性测试系统的缺点。
本发明能解决这种场合的需要和其他问题,提供半导体可靠性测试系统和方法,在最优选的结构中,烘箱有一个内腔可拆卸地容纳插接板,板上的备用位置上装有可拆卸的DUTs,烘箱包括具有高热质的热传导部件和一个与插接板进入烘箱以后备用位置区域相适用的区域,热传导部件与进入烘箱以后的插接板之间有均匀的间距,并紧靠插接板上安置的DUTs。
本发明的另一个特点是,插接板的成型材料具有低的热传导率,插接板包括烘箱区域和外部区域。只有烘箱区域有备用位置以接插DUTs,并被容纳在烘箱的内腔中,而外部区域处于烘箱的外部,所以不被烘箱加热。在优选实施例中,系统的温度传感器装在插接板上的烘箱区域,温度标定装置装在插接板上的外部区域。
在本发明的另一些特点中,插接板的成形材料具有低的热传导率,插接板包括烘箱区域和连接区域,连接区域有用来与电插接件进行电连接的接触部分。只有烘箱区域有备用位置以容置DUTs,当接触部分与电插接件进行电连接时,烘箱区域被容纳在烘箱的内腔中,接触部分和电插接件处于外部,不被供箱加热。
在本发明的大多数推荐的特点中,插接板的烘箱区域处于外部和连接区域之间,插接板滑动地进入烘箱的内腔,当烘箱区域被烘箱的内腔容纳时,连接区域滑动进入并经过烘箱的内腔。
因此,本发明的一个目的是,提供新颖的半导体可靠性测试系统和方法。
本发明的又一目的是,提供新颖的半导体可靠性测试系统和方法,它们不是利用流动的空气来使热量均匀分布。
本发明的又一个目的是,提供新颖的半导体可靠性测试系统和方法,其中,所有的DUTs与热源有均等的间距。
本发明的又一个目的是,提供新颖的半导体可靠性测试系统和方法,其中,所有的DUTs都紧靠热源。
本发明的又一个目的是,提供新颖的半导体可靠性测试系统和方法,其中,每块插接板都处在它自己的内腔中。
本发明的又一个目的是,提供新颖的半导体可靠性测试系统和方法,其中,与插接板的电连接部分都不被加热。
本发明的又一个目的是,提供新颖的半导体可靠性测试系统和方法,其中,插接板有一个冷的外部,便于从烘箱内腔移出插接板并在烘箱内腔的外面进行处理。
本发明的又一个目的是,提供新颖的半导体可靠性测试系统和方法,其中,温度传感器定位于紧靠DUTs的位置。
本发明的又一个目的是,提供新颖的半导体可靠性测试系统和方法,其中,温度传感器和标定装置与同一个部件进行物理连接,并可以从烘箱拆卸。
本发明的又一个目的是,提供一种新颖的半导体可靠性测试系统和方法,其中,传感器和标定装置装设在DUTs所在的插接板上。
本发明的这些目的和其他的目的和优点,从下面结合附图对本发明的示例性的实施例所作的详细描述中,将变得更为清晰。
参看附图可以最好地说明示例性的实施例,其中:
图1表示根据本发明的最加实施例的组合式半导体可靠性测试系统的剖开的透视图,在部分剖视图中,表示其结构的细节。
图2表示图1半导体可靠性测试系统烘箱的局部剖开的透视图,在部分剖视图中表示其结构的细节。
图3表示图1半导体可靠性测试系统烘箱的局部放大的截面面。
所有这些附图仅是为了容易说明本发明的基本示例,在读完并了解说明之后,有关组成优选实施例的部件的数量,位置,相对关系和轮廓尺寸上的变化,都在本发明的技术范围之内。另外,在了解了本发明之后,与具体的受力,重量,强度和类似的要求相符合的精确尺寸和尺寸比例,同样是在技术范围之内。
在不同附图中,使用相同的数码表示相同的部件或类似的部件。另外,当“顶部”,“底部”,“第一”,“第二”,“前面”,“上面”,“下面”,“宽度”,“长度”,“端部”,“侧面”和类似的术语使用在这里的时候,必须了解,这些术语仅仅涉及给人阅看的附图中所表示的结构利用这些词,仅是为了更容易说明所示的实施例。
组合式半导体可靠性测试系统被表示在附图中,一般标志为10。在最优选的结构中,为了市场的需要,将单个组件组合在一起构成多个系统10,如图1所示的最优选的结构中,用单个组件组合在一起构成四个系统10。在最优选的结构中,这些组件被设计为相互邻近和/或叠加而组合起来。
每一系统10包括一块通常是矩形的平面结构的DUT(待测试器件)的插接板12。插件板12包括冷的连接区域14,烘箱区域16和冷的外部区域18,烘箱区域1 6在连接区域14和外部区域18的中间。接头20通过任意合适的方法,适配地固定到插接板12上,把区域16和18互连起来。把手22适当地固定到区域18的自由端。环形热封圈24可滑动地安装在插件板12上,与把手22反面上的接头20紧密相接。
为了可拆卸地安置多个待测试电子器件(DUT)28,多个备用位置阵列26被配置在插件板12的第一面上,独占地处于区域16中。备用位置阵列26包括四行和四列,因此区域16能够安置多至16个DUTs 28。安置在备用位置26中的DUTs 28在插接板12的第一面上向外延伸到相同的边界。在最优选的结构中,DUTs 28仅是可拆卸地安置在插接板12的第一面上,更明确地说,不是安置在与第一面相对的插接板12的第二面上。
区域16还包括一般位于备用位置阵列26中心的温度传感器30,优选结构中的传感器30是电阻性的温度器件(RTD)。温度标定装置32固定在区域18内的板12上,具体地说是在接头20和手把22之间,在优选结构中,装置32是可电擦除的可编程只读存储器(EEPROM)。应当注意,传感器30和器件32实际上被连接到同一部件,即优选结构中的插接板12。区域14的自由边部包括多个连接点34。从备用位置26的每个引脚位置,从传感器30以及装置32,到区域14中相应的各个触点34,进行适当的电气连接。
每个系统10进一步包括烘箱36,用来滑动地容纳单个插件板12。烘箱36是一般的距形结构,其轴向长度小于插件板12的长度,一般等于区域16的长度。烘箱36一般包括热传导部件38,它是用高导热材料例如铝制成的,并且有相对大的热质量。在优选结构中,部件38一般包括一块平板40,它有平行的第一和第二侧边42,并从相对侧面的边沿垂直伸展。第一和第二平面肋条44从平面40成一体地互相平行延伸,其位置相向,对应于插接板12上的备用位置26的每一行,在优选结构中,提供四对肋条44。肋条44和侧边42与板40之间的延伸距离和均匀度相同。
烘箱36进一步包括平行于板40的平面档板46,夹住第一和第二定位件48,使其对着侧边42的自由边。定位件48在平行于板40的方向上的尺寸,大于侧边42在平行于板40的方向上的尺寸。每个定位件48的靠近侧边42的表面上,有一个槽50,从那里的内侧边缘延伸。槽50的深度一般等于插接板12的厚度。可以理解,烘箱形成一个内腔,这个内腔在轴向上有端部开口,内腔的范围由热传导部件38,定位件48和板46界定。插接板12可移动地安置,在最优选的结构中,是可滑动地放进烘箱36的内腔,插接板12有第二表面(邻近板46),其上下边缘紧靠近槽50中的定位件48,还有它的第一表面(邻近部件38),紧靠备用位置26的行中央的肋条44的边缘。具体地说,肋条44的自由边缘和槽50内的定位件的表面紧靠插件板12的表面。
适当的供应件例如加热元件52向热传导部件38传输热量。在最优选的结构中,加热元件52被夹在板54和板40的外表面之间。适当的绝缘部件56被提供用来包围板46和54,侧边42和定位件48。适当的绝热部件58进一步被提供用来覆盖烘箱36的内部轴向端,并且有一个狭缝,其高度和厚度与插接板12的特定区域14相适应,以便较紧密地可滑动地容纳插接板12的特定区域14。适当的绝热部件60也被提供用来覆盖烘箱36的外部轴向端,并且有一个狭缝,用来可滑动地容纳插接板12和固定在其上的DUTs 28,以及特定区域14和16。绝热部件56,58和60应能充分地保持烘箱36内部的热量。最希望的是所采用的特定的绝热部件56,58和60厚度最小,以减小总体尺寸和系统10的尺度。
每个系统10还包括驱动插接板62,它包括连接区域62和硬件区域66。在插接板62的对着区域64的一端,装配有在审美和外观上与把手22相同的把手68。在区域66设有适当的硬件,用来测试烘箱36中的插接板12上的需要作可靠性测试的DUTs,包括对DUTs 28加力和进行全部试验测量。另外,这类硬件包括与传感器30和装置32相连的烘箱控制器。插接板62可滑动地被容纳在系统10中,可以理解,可提供多个插接板62,它们所具有的硬件用于不同的可靠性测试。在最优选的结构中,所提供的多个驱动插接板62,每块插接板的硬件用于一种类型的可靠性测试,特别是不用来进行所有类型的可靠性测试,这样,对各类可靠性测试,可实现硬性最佳化。因此,带有配置一种类型硬件的插接板62的系统10,可用来完成一种类型的可靠性测试,以后,系统10还可用来完成另一种类型的可靠性测试,只要简单地用具有完成那种可靠性测试的必要硬件的另一块插接板62,替换现在的插接板62。
每个系统10进一步包括后板70。后板70包括第一组凹形连接器72,用于每个系统10与插接板12的接触部分34之间的可拆卸的电连接。连接器72定位在插接板12的滑动方向,对着被绝热部件58覆盖的烘箱36的轴向端面。后板70进一步包括第二组凹形连接器74,用于每个系统10与插接板62的接触部分之间的可拆卸的电连接。连接器72和74适当地电连接在一起,因而插接板12上的DUTs 28,传感器30和装置32电连接至插接板62上的硬件。后板70进一步包括第三组凹形连接器76,用于每个系统10与插接板62的接触部分之间的可拆卸的电连接。连接器76适当地电连接至未示的PC控制器的用户接口,如优选结构中的Windows NT-based Pentium,和测试控制单元,如嵌入式DOS-based Pentium。测试控制单元的功能是监管测试和存储数据。
应该理解,热传导部件38是被传感器30和温度标定装置32控制的。具体说,传感器30监测紧靠DUTs 28的烘箱36的内部温度,插接板62上的硬件读取传感器30的温度数据。并结合温度标定装置32的标定数据,精确地调节烘箱36的内部温度,使其与温度设定值的差异在1°以内。
根据本发明优选示例的系统10的基本结构已经被提出,其描述了系统10的操作,并突出了其优点。为了描述的目的,假定为了进行所需要的可靠性测试,包括硬件的插接板62是在系统10中,并与连接器74和76电气连接。又假定插接板12从系统10被拆卸,需要经受可靠性测试的DUTs 28被固定到备用位置26。应当了解,在插接板12上DUTs 28的个数可以是从1到备用位置26的总数的范围,在优选结构中,插接板12的备用座26的总数为16。这时,插接板12中区域14的自由边可对准烘箱36的绝热部件60上的狭缝,一旦这样对准,插接板12能够在平行于备用位置26阵列的行方向上滑动,热传导部件38的肋条44插进烘箱36,由此,区域14的自由边通过绝热部件60上的狭缝,在定位件48的凹槽50的表面和肋条44自由边之间,通过绝缘部分58中的狭缝插进连接器72。利用插接件12的区域14的自由边,完成接触部分34和连接器72之间的电气连接,插接板12进入它的测试位置。应当注意,区域14的自由边安插在连接器72中,并对着绝板部件60夹入热封圈24,防止插接板12进一步滑动进入烘箱36,特别是防止区域18滑动进入烘箱36的内腔。当插接板12被容纳在烘箱36的内腔中时,肋条44在平行于备用位置26阵列的行的中间延伸到紧靠安置在插板12上的DUTs 28引腿边沿的地方。
由于插接板12是在它的测试位置,热封圈24应当被夹在接头20和绝热部件60之间。应当了解,可提供适当的保障措施,例如通过把手22携带的螺钉旋进系统10的框架,以便拖拉插接板12并保持它进入测试位置。除此之外,在测试位置时,绝热部件58应当紧紧与插接板12接触。因此,区域16与烘箱36的内腔严格绝热。
当插接板12是在测试位置时,烘箱36的内腔内部能够加热到所需要的温度,DUTs 28在插接板62的硬件控制下,长时间地保持进行所需要的可靠性测试。应当了解,构成插接板12的材料具有低的热传导率。由于绝热部件56,58和60,虽然位于烘箱36中的区域16经受着很高的温度,但是位于烘箱36外部环境温度的区域14和18,不经受来自烘箱36的加热。另外,由于插接板12的低热传导率,插接板区域16的加热不引起插接板12的区域14和18的温度显著增加。这得到许多的优点。第一,接触部分34和连接器72被定位在环境温度上,明确地说不是被定位在烘箱36的里面经受加热。现有技术的板12电气连接部分受热是它失败的主要原因。另外,由于电气连接部分不在受热状态,所以测量精度得到改善。
第二,因为区域18定位在烘箱36的外面,不被烘箱36加热,温度不易显著增加,所提供的插接板12能够配置保持冷的把手22。因此,把手22能够被抓住,在烘箱36运转且区域16已被加热时,插接板12能够容易而安全地被卸出。
由于区域18不会有温度的显著增加,所以,不希望经受高温度的装置32,可以和传感器30一起装设在插接板12上,而不是作为烘箱36的一部分。虽然传感器30和装置32的标定一般不能在现场进行,但在传感器30和装置32中的一个或另一个损坏,即不能标定的情况下,也没有必要将烘箱36送到工厂或类似场所返修。另外,由于测试板12将要求周期性地更换,每当插接板12被更换时,传感器30和装置32也总是被更换,就不容易因老化而损坏。应当了解,每一对传感器30和装置32,不同于其他的一对,所以,即使被标定为相同,烘箱36还是会有微小的温度偏差。微小的温度偏差在那些例如实验室测试场合是有意义的,同一块插接板12可被用于不同时间和/或不同的烘箱36,由于这种插接板12有同一传感器30和装置32,在每次测试时,烘箱36的温度将会是相同的。应当理解,将现有技术的烘箱改变为不同的物理配置,使其能够承担以同一对传感器30和装置32进行DUTs 28的测试工作,是不现实的。
应当注意,由于插接板12和62被连接到同一后板70,所以插接板12上的DUTs 28到插接板62上的硬件的距离是极短的,这进一步提高了测试的精确度。
根据本发明的优选示例的烘箱36,可拆卸地并滑动地容纳插接板,而且仅仅对单一的插接板12加热,这与传统的烘箱容纳多块板是不同的。在优选的结构中,多个系统10组合在一起成为一个组合件,与系统10的数量相应的若干插接板12可以被同时测试,这些插接板12经受相同的或不同的测试。可以理解,一块插接板12能从它的相应的烘箱36中被移出和/或更换,而绝不会影响剩留的插接板12和它们的相应烘箱36。同样,只有与待测试的插接板12的数量相应的烘箱36才需要工作,而组合件中组合在一起的其余烘箱36并不需要工作。因此,根据本发明的示例的系统10提供了很大的灵活性和剩余度。
除此以外,由于在每个烘箱36中只有单一的插接板12被加热,而在优选的结构中,热传导部件36有一个区域与区域16中的备用位置26是对应的,所以插接板12上所有的DUTs 28与热源之间的距离是均等的。由于热传导部件36具有高的热传导率和相对大的热质量,对所有的DUTs 28来说,热传导的速率是均等的,而不管它们在插拉板12上的位置如何。另外,热传导部件38紧靠DUTs 28,并且在优选的结结中,在DUTs 28的三个侧面方向上的距离为十分之一英寸(2.5mm),因此,在最优选的结构中,DUTs 28大体上是被辐射加热。关于这一点,板40紧靠DUTs 28的项面,可保证热的传导,肋条44紧靠DUTs 28的引脚边沿,可保持烘箱36中的热通道,减少烘箱36内部的热流动。应该了解,根据本发明的示例的系统10,用在DUTs 28方面有专门的应用,包括专门的具有工业标准尺寸的测试部件用作热传导部件38,特定的肋条48也可以根据工业标准尺寸作标准设计。
应该了解,根据本发明的优选示例的烘箱36,不是依靠流动的空气使到达DUTs 28的热量均匀分布。因此,不需要利用风扇或类似的运动部件使空气流动。因为烘箱36的腔内的空气大体上是静止的,烘箱36的内腔不会形成高压区或低压区,因此,烘箱36不易发生空气的进出泄漏。事实上,由于热传关部件38紧密均匀地靠近DUTs 28和插接板12,只有相对小量的空气在烘箱36的内腔中存在,对热传导的影响极小。事实上,由于热传导件38和DUTs和板12的紧密和均匀的靠近,杂一烘箱36的腔体内只存在很小量的空气,对热传导的影响较小。因此,根据本发明的优选示例的烘箱36设计相对简单,要求制造时不用风扇,电子电路或移动部件。这样,根据本发明的烘箱36比传统的多板单腔型的烘箱有明显的成本优点。所以,尽管系统10已具有更大的灵活性,剩余度,并使生产成本降低,系统10采用根据本发明的示例的烘箱36,比起采用一般的老化烘箱来说更有成本竞争性。
对本发明的基本内容已作了解释,对本领域的技术人来说,显然可以有许多扩充和变化。例如,虽然系统10在最优选的结构中包含几个独特的特点,并被认为能产生结合的效果,但半导体可靠性测试系统10,可以根据本发明单独地或以其他方法联合地利用这些特点来构成。作为一个例子,根据本发明的示例,插接板12有一个冷的连接区域14,它是处于烘箱36的内腔外部,可以根据本发明的示例,按照常规作法来构成。
因为这里所披露的发明,在不偏离其精神或一般特征的情况下,可以用其他结构来配置实现,其中有些结构已被表示出来,这里所描述实施例是被认为在所有方面都是说明性的而不是限制性的。发明的范围是由所附权利要求来表示的,而不是以上面的叙述表示,在权利要求的等效意义和范围内的所有变化,都包含在权利要求之中。

Claims (14)

1.用于测试多个DUTs(待测试器件)的半导体可靠性测试系统,其特征在于包括:一般为平面结构的插接板,板有第一表面,插接板有多个用于可拆卸地安置DUTs的备用位置,DUTs从表面向外延伸到边界,那些备用位置处于插接板表面的一个区域之内;和具有内腔的烘箱,用于可拆卸地容纳装有DUTs的插接板,烘箱包括具有大的热质量的热传导部件,当插接板被容纳在内腔中时,烘箱有一个区域与那些备用位置的区域相对应,当插接板被容纳在内腔中时,热传导部件与那些备用位置之间的距离是均等的,并紧密而均匀地靠近装在插板上的DUTs的边界。
2.根据权利要求1的半导体可靠性测试系统,其特征在于,其中那些备用位置排列成有行和列的阵列,当插接板被容纳在内腔中时,热传导部件所包括的肋条平行地延伸到备用位置的各行中间,当插接板被容纳在内腔中时,热传导部件紧密而均匀地靠近装在插接板上的DUTs,肋条具有自由边缘,邻近插接板的表面。
3.根据权利要求2的半导体可靠性测试系统,其特征在于,其中内腔在平行于备用位置的行的滑动方向上,可滑动地容纳插接板。
4.根据权利要求3的半导体可靠性测试系统,其特征在于,其中内腔只滑动地容纳单个插接板。
5.根据权利要求4的半导体可靠性测试系统,其特征在于,其中插接板有与第一表面相对的第二表面,DUTs只在第一表面可拆卸地安置。
6.根据权利要求3的半导体可靠性测试系统,其特征在于,其中烘箱包括第一轴向端部,这个端部有一个狭缝,用于滑动地接纳装有DUTs的插接板;其中,插接板包括一个烘箱区域和一个外部区域,备用位置独占地处于烘箱区域,只有烘箱区域可以纳入内腔,外部区域侧被阻止滑动进入内腔,插接板的成形材料具有低的传导率,所以外部区域不被烘箱加热。
7.根据权利要求6的半导体可靠性测试系统,其特征在于包含:装设在插接板烘箱区域中的温度传感器;和用于传感器并装设在插接板外部区域中的温度标定装置,热传导部件被传感器和温度标定装置控制。
8.根据权利要求7的半导体可靠性测试系统,其特征在于,其中烘箱包括第二轴向端部,这个端部有一个狭缝,用于滑动地接纳插接板;其中,插接板进一步包括一个连接区域,烘箱区域处于外部区域和连接区域的中间;其中,老化系统(burn-in)进一步包括:在连接区域形成的接触部分,使温度传感器,温度标定装置和装在插板上的DUTs连接起来;和设置在烘箱外部并在从第二轴向端部滑动方向上的电插接件,当烘箱区域被容纳于内腔中时,可滑动地容纳插接板的连接区域,并与可拆卸的接触部分电连接;当烘箱区域被容纳于内腔中时,连接区域和电插接件不被烘箱加热。
9.用于测试多个DUTs的半导体可靠性测试系统,其特征在于包括:一般为平面结构的插接板,这个插接板包括一个烘箱区域和一个外部区域,烘箱区域有多个备用位置,用于可拆卸地安置DUTs,备用位置独占地处于烘箱区域;烘箱有一个内腔,用于可拆卸地容纳装有DUTs的插接板,而插接板的外部区域处于内腔的外部,插接板的成形材料具有低的热传导率,所以外部区域不被烘箱加热。
10.根据权利要求9的半导体可靠性测试系统,其特征在于,其中内腔在滑动方向上可滑动地容纳插接板;其中,烘箱包括第一轴向端部,这个端部有一个狭缝,可滑动地接纳装有DUTs的插接板;其中,插接板的外部区域被阻止滑动进入内腔。
11.根据权利要求10的半导体可靠性测试系统,其特征在于进一步包括:装设在插接板烘区域中的温度传感器;和用于传感器并装设在插接板外部区域中的温度标定装置,热传导部件被传感器和温度标定装置控制。
12.根据权利要求11的半导体可靠性测试系统,其特征在于,其中烘箱包括第二轴向端部,这个端部有一个狭缝,用于滑动地接纳插接板;其中,插接板进一步包括一个连接区域,烘箱区域处于外部区域和连接区域的中间;其中,半导体可靠性测试系统进一步包括:在连接区域形成的接触部分,使温度传感器,温度标定装置和装在插板上的DUTs连接起来;和设置在烘箱外部并当烘箱区域被容纳于内腔中时在滑动方向上从第二轴向端滑动的容纳板的连接区域的电连接器,并与可拆卸的接触部分电连接;当烘箱区域被容纳于内腔中时,连接区域和电连接器不被烘箱加热。
13.用于测试多个DUTs的半导体可靠性测试系统包括:一般为平面结构的插接板,这个插接板包括一个烘箱区域和一个外部区域,烘箱区域有多个备用位置,用于可拆卸地安置DUTs,备用位置独占地处于烘箱区域;烘箱有一个内腔,用于可拆卸地容纳装有DUTs的插接板,而插接板的连接区域处于内腔的外部;在连接区域形成的接触部分,与插接板上安置的DUTs电连接;和设置在烘箱外部的电连接器,当烘箱区域被容纳于腔中时,电插接件与可插卸的接触部分电连接,插接板的成形材料具有低的热传导率,所以,当烘箱区域被容纳于内腔中时,连接区域和电连接器不被烘箱加热。
14.根据权利要求13的半导体可靠性测试系统,其特征在于,其中内腔可滑动地在滑动方向上容纳插接板;其中,烘箱包括第一个轴向端部,这个端部有一个狭缝,可滑动地接纳插接板;其中电连接器位于轴向端的滑动方向上,当烘箱区域被容纳在内腔中时,可滑动地容纳连接区域。
CN97198612A 1996-10-07 1997-10-06 组合式半导体可靠性测试系统 Pending CN1232546A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/725,935 US6097200A (en) 1996-10-07 1996-10-07 Modular, semiconductor reliability test system
US08/725,935 1996-10-07

Publications (1)

Publication Number Publication Date
CN1232546A true CN1232546A (zh) 1999-10-20

Family

ID=24916534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97198612A Pending CN1232546A (zh) 1996-10-07 1997-10-06 组合式半导体可靠性测试系统

Country Status (8)

Country Link
US (1) US6097200A (zh)
EP (1) EP0929820A1 (zh)
JP (1) JP2001525923A (zh)
KR (1) KR100505193B1 (zh)
CN (1) CN1232546A (zh)
AU (1) AU4607597A (zh)
IL (1) IL129321A (zh)
WO (1) WO1998015843A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101858957A (zh) * 2010-05-27 2010-10-13 北京新润泰思特测控技术有限公司 老化测试箱
CN101762893B (zh) * 2008-12-24 2016-01-06 京东方科技集团股份有限公司 液晶显示模块测试装置
CN106019114A (zh) * 2016-06-23 2016-10-12 上海战旗电子有限公司 测试温箱
CN108414911A (zh) * 2018-03-01 2018-08-17 上海华岭集成电路技术股份有限公司 半导体宽温测试方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013072A2 (en) * 1998-08-31 2000-03-09 Bios Group Lp A method for optimal search on a technology landscape
JP3621608B2 (ja) * 1999-07-28 2005-02-16 ケル株式会社 マザーボード
US6742144B2 (en) 2000-09-13 2004-05-25 Kingston Technology Co. Local heating of memory modules tested on a multi-motherboard tester
US6720784B2 (en) * 2001-06-20 2004-04-13 Heatron, Inc. Device for testing electronic devices
JP2005181222A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 半導体装置の製造方法
US20060290366A1 (en) * 2005-06-28 2006-12-28 Intel Corporation Monitoring multiple electronic devices under test
KR100706138B1 (ko) * 2006-02-21 2007-04-12 우 옵트로닉스 코포레이션 번인 장비
JP4814051B2 (ja) * 2006-11-01 2011-11-09 株式会社シスウェーブ 半導体試験装置
US7683649B2 (en) * 2006-11-20 2010-03-23 Analog Devices, Inc. Testing system contactor
JP2008218738A (ja) * 2007-03-05 2008-09-18 Espec Corp サーマルプレート、及び試験装置
US7731524B2 (en) * 2008-04-21 2010-06-08 International Business Machines Corporation Blind docking electrical connector
US7888951B2 (en) 2009-02-10 2011-02-15 Qualitau, Inc. Integrated unit for electrical/reliability testing with improved thermal control
US8907686B2 (en) 2012-02-02 2014-12-09 The United States Of America As Represented By The Secretary Of The Army Method and apparatus for accelerating device degradation and diagnosing the physical changes of the device during the degradation process
JP5864382B2 (ja) * 2012-08-21 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置のテスト方法
US10060963B2 (en) * 2016-04-01 2018-08-28 Formfactor Beaverton, Inc. Probe systems, storage media, and methods for wafer-level testing over extended temperature ranges

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656058A (en) * 1969-07-02 1972-04-11 Claude L Leathers Environmental test bed assembly for miniature electronic components
US4374317A (en) * 1979-07-05 1983-02-15 Reliability, Inc. Burn-in chamber
US4777434A (en) * 1985-10-03 1988-10-11 Amp Incorporated Microelectronic burn-in system
US5103168A (en) * 1988-10-27 1992-04-07 Grumman Aerospace Corporation Stress testing equipment with an integral cooling plenum
US5003156A (en) * 1989-03-14 1991-03-26 Time Temperature, Inc. Dual configuration connector port for burn-in systems
EP0413542A3 (en) * 1989-08-15 1991-12-04 Texas Instruments Incorporated Direct mount semiconductor package
US5126656A (en) * 1991-05-31 1992-06-30 Ej Systems, Inc. Burn-in tower
JP2863352B2 (ja) * 1991-08-29 1999-03-03 シャープ株式会社 半導体集積回路試験装置
US5515910A (en) * 1993-05-03 1996-05-14 Micro Control System Apparatus for burn-in of high power semiconductor devices
US5385487A (en) * 1993-08-30 1995-01-31 At&T Corp. Apparatus for electrically operating devices in a controlled environment
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101762893B (zh) * 2008-12-24 2016-01-06 京东方科技集团股份有限公司 液晶显示模块测试装置
CN101858957A (zh) * 2010-05-27 2010-10-13 北京新润泰思特测控技术有限公司 老化测试箱
CN101858957B (zh) * 2010-05-27 2013-04-17 北京新润泰思特测控技术有限公司 老化测试箱
CN106019114A (zh) * 2016-06-23 2016-10-12 上海战旗电子有限公司 测试温箱
CN108414911A (zh) * 2018-03-01 2018-08-17 上海华岭集成电路技术股份有限公司 半导体宽温测试方法
CN108414911B (zh) * 2018-03-01 2020-04-14 上海华岭集成电路技术股份有限公司 半导体宽温测试方法

Also Published As

Publication number Publication date
IL129321A0 (en) 2000-02-17
US6097200A (en) 2000-08-01
KR100505193B1 (ko) 2005-08-03
KR20000048926A (ko) 2000-07-25
AU4607597A (en) 1998-05-05
JP2001525923A (ja) 2001-12-11
WO1998015843A1 (en) 1998-04-16
EP0929820A1 (en) 1999-07-21
IL129321A (en) 2002-07-25

Similar Documents

Publication Publication Date Title
CN1232546A (zh) 组合式半导体可靠性测试系统
US4230985A (en) Fixturing system
US6091062A (en) Method and apparatus for temperature control of a semiconductor electrical-test contractor assembly
KR100963128B1 (ko) 엘이디 광원 모듈의 고온 점등 검사장비
US9740033B2 (en) Test apparatus of a direct-light-type backlight module
US10802063B2 (en) Detection device and detection method
PT75344B (fr) Controle du profil d'une feuille cintree notamment du galbe de vitrages bombes
CN108918976B (zh) 一种多通道高温介电温谱测试装置
CN207675913U (zh) 一种灯条测试装置
WO2021068343A1 (zh) 一种瓷砖平面度检测装置
CN218331072U (zh) 一种冷热冲击测试箱
CN219266159U (zh) 一种建筑外墙保温板导热性检测装置
CN204228850U (zh) 一种lcd产品电性能测试装置
CN105911099A (zh) 一种砂浆饱满度检测仪及砂浆饱满度的检测方法
CN214537735U (zh) 一种支架的检验治具
US10564449B1 (en) Detection support
CN102749354A (zh) 复合材料结构热激励系统及其热激励方法
CN109507562B (zh) 一种用于灯珠老化实验的电路板及方法
CN110887862A (zh) 一种快速导热性能测试装置及其测试方法
CN219104583U (zh) 一种基于压力传感器的承载力检测系统
CN215728283U (zh) 一种测试夹具
CN211528572U (zh) 一种电子元器件老炼测试夹具
CN202266981U (zh) 棱镜结构及应用其的棱镜膜、背光模组与液晶显示装置
CN108279391B (zh) 磁电阻传感器的短路条在掩模板上的取向方法及取向装置
CN216082570U (zh) 绝热材料稳态热阻测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication