CN1231955C - 连结垫结构及其制造方法 - Google Patents

连结垫结构及其制造方法 Download PDF

Info

Publication number
CN1231955C
CN1231955C CNB031568173A CN03156817A CN1231955C CN 1231955 C CN1231955 C CN 1231955C CN B031568173 A CNB031568173 A CN B031568173A CN 03156817 A CN03156817 A CN 03156817A CN 1231955 C CN1231955 C CN 1231955C
Authority
CN
China
Prior art keywords
layer
bond pad
insulating barrier
barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031568173A
Other languages
English (en)
Other versions
CN1499592A (zh
Inventor
林明裕
何濂泽
丁茂益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/065,630 external-priority patent/US20030166334A1/en
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1499592A publication Critical patent/CN1499592A/zh
Application granted granted Critical
Publication of CN1231955C publication Critical patent/CN1231955C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种连结垫结构及其制造方法，是由一沉积于上层导体层上具有多个独立介电质岛的内层介电层、沉积于独立介电质岛上的势垒层、配置于势垒层上与独立介电质岛间的导体材质以及定义成多个连结垫的金属层所组成。其中，独立介电质岛可以是一格栅状结构，且导体材质配置于格栅状结构的沟槽中，以及金属层配置于格栅状结构上。

Description

连结垫结构及其制造方法
技术领域
本发明是有关一种制造半导体组件的方法，且特别是有关于一种连结垫(bond pad)的形成，借以使半导体组件通过连结点(bond site)连接至外部导线(external conductive wire)。
背景技术
公知制作连结垫的方法是在衬底上提供一上层导体层。然后，在上层导体层上涂布一内层介电层(interlayer dielectric，简称ILD)。随后，在内层介电层中形成一或多个接触窗结构(contact structure)，以电性连结连结垫与上层导体层。
然而，在连结垫的接线过程中，由于连结垫可能因为打线压力的冲击，而使连结垫破裂或与介电层脱离，进而导致产品与导接不良。
发明内容
因此，本发明的目的在提供一种连结垫结构及其制造方法，以防止连结垫发生应力破断的情形。
本发明的再一目的在提供一种连结垫结构及其制造方法，当连结垫与结合导线相粘结时，将可通过本发明的结构达到连结垫所受应力的衰减(attenuation)。
本发明的另一目的在提供一种连结垫结构及其制造方法，可减少电移(electromigration)发生。
本发明的又一目的在提供一种连结垫结构及其制造方法，以增加各层间的粘性强度(adhesive strength)。
本发明的又一目的在提供一种连结垫结构及其制造方法，以减少分层化(delamination)与拔起情形(lifting)的发生。
本发明的又一目的在提供一种连结垫结构及其制造方法，可缩减结合导线或球的大小，进而增加单一组件上连结垫的密度。
根据上述与其它目的，本发明提出一种连结垫结构，是由沉积于上层导体层上具有多个独立介电质岛的内层介电层、沉积于独立介电质岛上的势垒层、配置于势垒层上与独立介电质岛间的导体材质以及定义成多个连结垫的金属层所组成。其中，独立介电质岛可以是一格栅状结构，且导体材质配置于格栅状结构的沟槽中，以及金属层配置于格栅状结构上。
本发明亦可有其它相关的变型，比如将独立介电质岛作变形，除了上述的格栅状结构之外，还可以是旋涡型等。
本发明又提出一种半导体装置的连结垫结构，且半导体装置具有至少一半导体组件，且其上覆盖有一第一绝缘层，而连结垫是载置于第一绝缘层上，其特征在于连结垫包含层叠于第一绝缘层上的一半导体基层、层叠于半导体基层与第一绝缘层上的一第二绝缘层，且其在半导体基层上方的部分被图案化而界定出一相互连续但间隔分布的多个沟槽段、形成于沟槽段中且整片式完全覆盖沟槽段的一连结垫层以及覆盖第二绝缘层与部分连结垫层的一第三绝缘层。
本发明另外再提出一种连结垫结构的制造方法，沉积一内层介电层于一上层导体层上，然后于内层介电层中定义在上层导体层上方具有多个独立介电质岛的结构，并且沉积一势垒层于独立介电质岛上。之后，形成一导体材质于独立介电质岛之间，再沉积一金属层，并在金属层中定义出多个连结垫。
本发明由于以一势垒层作为粘着层(glue layer)，故可帮助将来的导体层对现存层的附着，而且，势垒层亦可防止电移发生。另外，本发明以沟槽与覆盖内层介电层的势垒层独立介电质岛(protuberance)形成的格栅状轮廓可以增加各层间的粘性强度，并减少因制造程序而发生的分层化与拔起情形发生，这将降低后续结合导线或球从连结垫分开的可能性。这样的结构将可增加单一组件上连结垫的密度。
附图说明
图1是依照本发明的工艺步骤剖面图；
图2是依照图1的平面图，在蚀刻一介电层成为一格栅状图案(grid pattern)的下导体层；
图3是依照本发明的图2半导体组件在沉积一势垒层以及进一步加工之后的剖面图；
图4是图3所绘示的半导体组件的透视图；
图5是依照本发明的图3在沉积一铝制层之后的剖面图；
图6所示为一导线连接至图5的连结垫结构的透视图；以及
图7是一半导体晶方连接至数条导线的平面图。
8：场氧化层
10：上层导体层
12：内层介电层
14：沟槽
15：格栅状图案
17：势垒层
19：钨层
21：金属层
22：凸起表面
24：凹陷
26：结合导线
28：晶方
30：连结垫
具体实施方式
参考范例将详细于本发明的较佳实施例中提出，并且举例于所附图标中。无论是在何处只要是可行的，用于图标与描述中相同或类似的参考标记都是指相同或相似的部分。而且，图标是以简图的形式呈现而非精确的尺寸。有关图标中使用方向性的用辞，如顶部、底部、左、右、上、下、在...之上、在...之下、低于、背部与前面，于此所揭露的参考范例只是为了方便与清晰的目的。这样方向性的用辞不应被理解为是在任何方法中限定本发明的范围。
虽然于此揭露的内容是关于图标的实施例，但是可知这些实施例是由范例的方式呈现而非限定的方法。接下来的详细描述的意义是去包含在本发明的精神与范围内被定义为附属项的所有变化形式、可供选择的办法以及相等物。举例来说，熟悉此技术者在施行本发明时可知，依照本发明制造的连结垫可直接连接导线，或是用于自动带接合(tape-automated bonding)可形成焊锡(solder)或金凸块(gold bump)在结合部位(bond site)。不同的势垒层(barrier)材质、不同的介电质、不同的导体与金属层以及不同的结合体(combination)可因此被用于施行本发明。
已知且了解于此描述的工艺步骤与结构并不包含连结垫结构的全部制造流程。本发明可被施行于传统使用的各种集成电路制造技术，以及甚至只有包含于此的一般制造技术需要提供一本发明的理解。
请详尽参照图1，显示在一中间工艺阶段的半导体组件剖面图。于图标的实施例中，半导体组件已经经过了一些制造步骤，其中之一是在可能包括场氧化层8的数层前形成层上提供一上层导体层10。而场氧化层8可以包括例如是使用任何如热氧化法或化学气相沉积法(chemical vapor deposition，简称CVD)所形成的二氧化硅(SiO2)。
此一组件存在于一衬底(未绘示)上，而其典型包括晶圆形式为p型或n型掺杂硅。虽然衬底最好是包括硅衬底，但是在可选择的实施例中，衬底可以包括如氮化镓(GaN)、砷化镓(GaAs)或是其它一般公知技术中认定为适当的半导体材质。然后，在上层导体层10上利用公知方法涂布一内层介电层(interlayer dielectric，简称ILD)12，其中上层导体层的材质可包括多晶硅、铜或铝。而内层介电层12的材质可包括选自于公知技术的标准譬如旋涂式玻璃(spin on glass，简称SOG)、硼磷硅玻璃(borophosphosilicate glass，简称BPSG)或二氧化硅(SiO2)。
然后，在图1的衬底上使用旋涂器(spinner)沉积一层光刻胶。接着，使用步进机(stepper)或掩模对准器(mask aligner)结合适当的光刻板来施行一曝光工艺，其中在晶圆的预定曝光的区域是用紫外光(ultraviolet light)照射。随后将晶圆置于一显影剂(developer bath)中，以于光刻胶中显露一图案，而显影剂会溶解已被解聚合的(depolymerized)光刻胶(对正光刻胶而言)，或是将没有被紫外光聚合的光刻胶溶解(对负光刻胶而言)。
随后，利用如反应离子蚀刻(reactive ion etching，简称RIE)的工艺非等向性蚀刻内层介电层12，以使光刻胶的图案转移至内层介电层12。于本实施例中，蚀刻工艺还是会完全蚀刻掉内层介电层12被光刻胶暴露出的区域，以及停在上层导体层10。在蚀刻工艺之后，利用标准灰化(ashing)与清洁步骤将光刻胶去除。图2显示于内层介电层12中被蚀刻形成的格栅状图案(grid pattern)15的俯视图。以图解来说，在内层介电层12中被蚀刻形成的沟槽(channel)14画出一相互连续但间隔分布的多个沟槽段形状，以形成如独立介电质岛结构的格栅状图案15。
于另一实施例中，内层介电层12中被蚀刻形成的图案可以是旋涡型等，并不局限于图2中所绘示的格栅状图案15。
在公知范例中，一般的步骤是提供多个通孔结构(via structure)以电性连结连结垫与上层导体层10。而结合工艺可能会因为特性的影响而导致热与结构上的应变(strain)的增加，这种特性譬如是内层介电层12与其它层之间的热膨胀系数(coefficient of thermal expansion)的差异，而致使内层介电层12中的应力破断(stress fracture)形成。
而依照本发明形成的格栅状图案15将可缩小内层介电层12的最终存在(net presence)。举例来说，随着在部分内层介电层12之间的势垒层(barrier layer)17与钨层(tungsten)19的内部分散(inter-dispersion)，更能容忍在内层介电层12与钨层19间不同的膨胀与收缩。例如当连结垫与结合导线相粘结时，将可通过本发明的结构达到内层介电层12所受应力的衰减(attenuation)。
如图3所示，在内层介电层12与上层导体层10上沉积势垒层17。而势垒层17可包括钛(Ti)、氮化钛(TiN)、钛/氮化钛(Ti/TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化硅(SiN)或氮氧化硅(SiON)。于此所使用的钛/氮化钛不是在氮气氛中回火一钛层以转变至少部分钛层成为氮化钛，就是利用个别的程序步骤在一薄钛层上沉积一层薄氮化钛层。
于本实施例中，势垒层17包括通过溅射或是化学气相沉积去沉积一氮化钛层，以获得在内层介电层12表面与上层导体层10的表面上大致均匀的厚度。氮化钛是一种硬且密集的耐火材质，故可提供相当高的电传导率(electrical conductivity)。依照本发明，势垒层17作为粘着层(glue layer)，以帮助将来的导体层对现存层的附着。势垒层17亦用作为防止钨层19刺穿上层导体层10或内层介电层12，以及减少电移(electromigration)发生。一旦沉积势垒层17，将包括类似沟槽14与无连接矩形内层介电层12的格栅状图案15的结构。
然后，利用如物理气相沉积(physical vapor deposition，简称PVD)或溅射(sputtering)，抑或是化学气相沉积，用具有适当阶梯覆盖性(stepcoverage)的一导体材质覆盖势垒层17，而导体材质譬如钨层19。最好沉积足够的钨层19以填入格栅状结构的沟槽14至近乎60％～90％的容积(capacity)。目前较佳的情形是只填部分沟槽14，以使最终晶圆的表面是非平面的，且在钨层19与势垒层17之间显露高度上的差异以及界定表面的特征。然而，在另一实施例中钨也可完全填满沟槽14。
在沉积钨层19之后，利用化学机械抛光(CMP)工艺去除内层介电层12上的钨层19，只留下沟槽14中的钨层19。熟悉半导体工艺者应知化学机械抛光是用于氧化物与金属，可去除不平坦材质与研磨晶圆平面的一种有研磨作用的工艺。而化学研浆(chemical slurry)可与圆的磨光(sanding)动作一起产生一平坦的表面并且，于目前是例子中，去除钨层19已决定的部分。
在更改的实施例中的沟槽14是被完全填满钨层19，故省略化学机械抛光工艺，并且使用对钨层19来说比势垒层17有相当高选择比的蚀刻剂，以蚀刻内层介电层12上的钨层19。因此，势垒层17可作为一蚀刻中止层，以帮助蚀刻到填满钨的沟槽14内。根据还有的另一实施例中的沟槽14最初是被完全填满的，然后利用化学机械抛光或是蚀刻去除内层介电层12上的钨层19，借以产生一延伸于内层介电层12与沟槽14上的平坦表面。较佳的最终结构如图4所示，包括一格栅状钨层19分布于内层介电层12块之间内。于本实施例中，内层介电层12包括一相同系列的隔离块突出于填钨沟槽14上以及形成一格栅状物。
于图5中，在晶圆上沉积一金属层21，其材质包括高传导性金属譬如铝、铜、金或上述与其它微量元素的组合的合金。依照本发明，由沟槽14与覆盖内层介电层12的势垒层突起(protuberance)形成的格栅状轮廓可以促进钨层19、势垒层17与金属层21之间增加的粘性强度(adhesive strength)。而且，根据本发明的另一特征，在金属层21的沉积期间至少部分上层格栅状轮廓系转换为金属层21的上表面，借以形成包括凸起表面22与凹陷24的连结垫结构。
各种工艺，特别是结合层到结合导线的结合，可以给予连结垫机械能与热能。本发明的格栅状结构可将除了金属层21与势垒层17间以外，因制造程序而发生的分层化(delamination)与拔起情形(lifting)减到最少。已知连结垫的分层问题是存在于包括铝导线结合(aluminum wire bond)、金凸块结合(gold bump bonding)与金球结合(gold ball bonding)的所有类型的结合技术中。
依照本发明图5中显示，由于下层所存在的地形将使凹陷24存在于金属层21中。而图6是说明相同结构的透视图。凹陷24可被认为是反映金属层21所配置于其上的势垒层17与钨层19的图案所形成的格栅状结构。
金属层21充当一连结垫结构，以连接半导体组件到引线(pin)，然后可贴到一印刷电路板(printed circuit board)。为了定义半导体组件的每一连结垫的范围，施行另一曝光工艺。在金属层21上旋涂光刻胶，并且随后在一步进机或掩模对准器中曝光至紫外照射(UVradiation)。然后将被解聚合的光刻胶溶解，在利用如反应离子蚀刻法蚀刻金属层21，以使光刻胶图案转移至金属层21。接着去除光刻胶，以及最终结构定义成组件的连结垫。然后可以供应且图案化一层钝化层(passivation layer)如硼磷硅玻璃(未绘示)的最高层(topmost layer)，只留下欲电性连接的连结点(bond site)开口。
电性连接到晶方(die)的方法有很多种，且均可应用于本发明。在自动带结合(tape automated bonding，简称TAB)封装工艺中，芯片封装(chip package)包括具有多个导体引脚(conductive lead)的引脚架(lead frame)，且其提供金或铅锡凸块。引脚架包含一晶方放置区(diereceiving area)，安置以使在导体引脚端的铅锡或金凸块均对准晶方上的连结垫。在另一种封装形式中，封装包括一含有多个导体引脚的晶方放置区。导体引脚是按几何图形配置，通常是呈现放射形式，以对准晶方上的每一连结垫。然后，使用薄的铝或金结合导线(bond wire)以一对一的方式(one-to-one basis)连接每个连结垫与导体引脚。图7显示一具有多个连结垫30的半导体晶方28平面图。每个连结垫30机械上与电性连接到一导体结合导线26(譬如是铝制或金制的)，且结合导线26在半导体晶方28周围呈放射状地配置，故无任两条导线是互相接触的。
请继续参照图6，连结垫的轮廓表面可提供较公知更佳的结合特性。当导线26或球粘着接触到连结垫时，轮廓表面可提供一较佳的结合表面区域，而导致较强的附着力(cohesion)。这将降低后续结合导线26或球从连结垫分开的可能性。较强的附着力的结果将可缩减结合导线26或球的大小，而不会减弱结合力。这样的建造物将使增加一单一组件上连结垫的密度成为可行。

Claims (13)

1.一种形成连结垫结构的方法，其特征是，其步骤包括：
沉积一内层介电层于一上层导体层上；
于该内层介电层中定义一在该上层导体层上方具有多个独立介电质岛的结构；
沉积一势垒层于这些独立介电质岛上；
形成一导体材质于这些独立介电质岛之间；
沉积一金属层；以及
在该金属层中定义多个连结垫。
2.如权利要求1所述的方法，其特征是，
这些独立介电质岛为一格栅状结构；
该导体材质配置于该格栅状结构的多个沟槽中；以及
该金属层配置于该格栅状结构上。
3.如权利要求2所述的方法，其特征是，这些沟槽被填入至60％～90％的容积。
4.如权利要求1所述的方法，其特征是，该上层导体层的材质包括多晶硅。
5.如权利要求1所述的方法，其特征是，该导体材质包括钨。
6.如权利要求1所述的方法，其特征是，该金属层包括铝。
7.如权利要求1所述的方法，其特征是，
于这些连结垫的结构上沉积一钝化层；以及
于该钝化层上定义开口，以暴露这些连结垫上的连结点。
8.如权利要求7所述的方法，其特征是，该钝化层包括硼磷硅玻璃。
9.一种半导体装置的连结垫结构，该半导体装置具有至少一半导体组件，且其上覆盖有一第一绝缘层，该连结垫载置于该第一绝缘层上，其特征是，该连结垫包含：
一半导体基层，层叠于该第一绝缘层上；
一第二绝缘层，层叠于该半导体基层与该第一绝缘层上，且在该半导体基层上方的部分被图案化而界定出一相互连续但间隔分布的多个沟槽段；
一连结垫层，形成于这些沟槽段中，且整片式完全覆盖这些沟槽段；以及
一第三绝缘层，用以覆盖该第二绝缘层与部分该连结垫层。
10.如权利要求9所述的半导体装置的连结垫结构，其特征是，该钝化层包括硼磷硅玻璃。
11.如权利要求9所述的半导体装置的连结垫结构，其特征是，该连结垫层还包括：
一势垒层，共形地形成于这些沟槽段壁面和该第二绝缘层表面上；以及
一导体层，叠层于该势垒层上并填满这些沟槽段。
12.如权利要求11所述的半导体装置的连结垫结构，其特征是，该导体层包括一填入这些沟槽段中的钨，以及一覆盖这些沟槽段与该第二绝缘层表面的选自一高传导性金属群族其中之一的金属。
13.如权利要求12所述的半导体装置的连结垫结构，其特征是，该高传导性金属为铝。
CNB031568173A 2002-11-05 2003-09-08 连结垫结构及其制造方法 Expired - Fee Related CN1231955C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/065,630 US20030166334A1 (en) 2002-02-14 2002-11-05 Bond pad and process for fabricating the same
US10/065,630 2002-11-05

Publications (2)

Publication Number Publication Date
CN1499592A CN1499592A (zh) 2004-05-26
CN1231955C true CN1231955C (zh) 2005-12-14

Family

ID=34271736

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031568173A Expired - Fee Related CN1231955C (zh) 2002-11-05 2003-09-08 连结垫结构及其制造方法

Country Status (2)

Country Link
CN (1) CN1231955C (zh)
TW (1) TWI222726B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321137A (zh) * 2017-01-17 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN107104106B (zh) * 2017-04-10 2019-10-11 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板

Also Published As

Publication number Publication date
TWI222726B (en) 2004-10-21
CN1499592A (zh) 2004-05-26
TW200408085A (en) 2004-05-16

Similar Documents

Publication Publication Date Title
KR20210144931A (ko) 기판의 직접 접합의 준비에서 프로브 패드의 표면 손상을 경감시키는 방법
US5703408A (en) Bonding pad structure and method thereof
JP3954974B2 (ja) 半導体デバイス
EP1842233B1 (en) Method of forming bump sites on bond-pads
US8669179B2 (en) Through-wafer interconnects for photoimager and memory wafers
CN100383938C (zh) 半导体装置及其制造方法
US7323406B2 (en) Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures
US9786601B2 (en) Semiconductor device having wires
US6984895B2 (en) Bonding pad structure of a semiconductor device
EP1022776B1 (en) Wire bonding to copper
JP2011009645A (ja) 半導体装置及びその製造方法
CN101355044A (zh) 系统级封装及其制造方法
KR20110050957A (ko) 반도체 소자의 관통 비아 콘택 및 그 형성 방법
JP2001267323A (ja) 半導体装置及びその製造方法
US7642649B2 (en) Support structure for low-k dielectrics
KR100370238B1 (ko) 반도체 소자의 본드패드 및 그 형성방법
TW201133738A (en) Integrated circuit chip
US7777340B2 (en) Semiconductor device
CN117276232A (zh) 一种芯片封装结构及制作方法
CN1231955C (zh) 连结垫结构及其制造方法
US20190287936A1 (en) Integrated circuit (ic) device including a force mitigation system for reducing under-pad damage caused by wire bond
US20030166334A1 (en) Bond pad and process for fabricating the same
JP2004247522A (ja) 半導体装置及びその製造方法
KR20020060452A (ko) 반도체 집적 회로 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051214

Termination date: 20190908