CN1225018C - 在晶片上监控重叠对准的方法 - Google Patents
在晶片上监控重叠对准的方法 Download PDFInfo
- Publication number
- CN1225018C CN1225018C CN03145404.6A CN03145404A CN1225018C CN 1225018 C CN1225018 C CN 1225018C CN 03145404 A CN03145404 A CN 03145404A CN 1225018 C CN1225018 C CN 1225018C
- Authority
- CN
- China
- Prior art keywords
- wafer
- data
- overlapping alignment
- overlapped data
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Abstract
一种在晶片上监控重叠对准的方法，此方法包括下列步骤：辨识目标机器；辨识目标程序；辨识多个关键层；从晶片上至少一指定定位图案中，获得多个重叠数据当成基准数据；提供多个参考重叠数据；将多个参考重叠数据与基准数据建立关联，以获得重叠误差；将重叠误差与目标机器的规格互相比较；当重叠误差在目标机器的规格容许范围内时，接受基准数据，并且以基准数据监控重叠对准。
Description
技术领域
本发明是有关于一种半导体制造程序，且较特别的是有关于一种在光刻(photolithographic)步骤期间，监控重叠对准(overlay alignment)精确度的方法。
背景技术
在半导体制造程序中，可以在一个硅晶片上制造多集成电路，且具有不同图案电路布局的若干个半导体材料层会在预定位置上一层覆盖另一层。在制造程序的各个不同阶段中，使用一种称为步进机(stepper)的机器，以紫外线通过光罩(mask)或光栅(reticle)照射至光致抗蚀剂(photoresist)上而使其曝光，并将电路布局图案转移到光致抗蚀剂层上。电路布局图案是利用步进及反复的方式经由光栅而转移到光致抗蚀剂上。光栅一次会移动一个预定的距离，而使图案曝光至光致抗蚀剂中并显影出来。光栅会持续地移动以在晶片上形成所有的集成电路。
重叠(overlay)精确度会大大地影响集成电路的关键尺寸、特性、性能以及晶片(wafer)的生产合格率(production yield)。因此在半导体制造程序中，已经使用若干种重叠对准技术，例如是单机重叠(singlemachine overlay)、配对机器重叠(matched machine overlay)和工艺感应重叠(process-induced overlay)。除了工艺感应重叠之外，单机重叠和配对机器重叠都是结合一种主要利用定位图案(registration patterns)来决定重叠精确度的“图案对准”(pattern alignment)技术。定位图案一般都是具有不同大小的正方形。一般而言，在光栅上会设置有多个定位图案。标记(mark)也会在光刻步骤中随着电路布局而一起转移到一个指定层上。在后续层(subsequent layer)的光栅图案的光刻工艺期间，步进机会定位或重组前层的标记，并且将上层的标记对准下层。
定位图案也可以架构成“框中框”(box-in-box)或“带中带”(bar-in-bar)的目标类型，在其中可以使用一种度量工具(metrology tool)决定第一层到第二层(first-to-second layer)重叠的位置。另外，也可以得到第一层到第二层重叠的重叠数据或系统参数。重叠数据包括第一层和第二层之间的平移(translation)(也就是X方向和/或Y方向的移动)、转动和缩放比例(scaling或magnification)。重叠数据是用于确定重叠精确度，所以又被称为晶片对准数据。重叠数据测量值和基准(baseline)或理想重叠参数之间的偏差(deviations)称为重叠误差。
为了确保重叠对准的精确度，步进机制造商提供各种方法来评估其光刻曝光工具。举例来说，美国内华达州的ASM国际公司提供一种“机器配对测试”供其出售的部分步进机使用。在机器配对测试中，先提供一个包括已蚀刻的第一层标记的控制晶片，并在控制晶片上形成第二层光致抗蚀剂。在第二层光致抗蚀剂以紫外线曝光并经过显影之后，在相同的步进机中，对控制晶片执行第一层和第二层之间的测量。第一层和第二层之间的重叠系统参数就会被测量出来，并且当成数据模型使用。这个测量程序会在控制晶片上，大约以每201个标记为单位重复执行。整个处理程序通常需要大约30到90分钟完成，而且在这段期间内，步进机必须从半导体生产制造程序中离线(off-line)。另外，因为用来做测试的机器本身也被用来制造晶片，所以测试的相对精确度并不确定。
发明内容
本发明的目的是提供一种快速有效并且精确的方法来评估重叠对准。
有鉴于此，本发明提供一种在晶片上监控重叠对准的方法，该方法包括下列步骤：辨识目标机器；辨识目标程序；辨识多个关键层(critical layers)；从晶片上至少一指定定位图案中，获得多个重叠数据当成基准数据；提供多个参考重叠数据；将多个参考重叠数据与基准数据建立关联，以获得重叠误差；将重叠误差与目标机器的规格互相比较；当重叠误差在目标机器的规格容许范围内时，接受基准数据，并且以基准数据执行监控重叠对准。
本发明另外提供一种在晶片上监控重叠对准的方法，该方法包括下列步骤：辨识目标机器；辨识目标程序；辨识多个关键层；从晶片上多个指定定位图案中，获得多个重叠数据当成基准数据；将多个参考重叠数据与基准数据建立关联，以获得重叠误差；当重叠误差在目标机器规格容许范围内时，接受基准数据，并且以基准数据执行监控重叠对准。
在此要声明的是上述的基本说明和以下的详细说明，都只是用来说明本发明的范例，本发明并不以此为限。
附图说明
图1为本发明方法的实施例的流程图。
10、12、14、16、18、20、22、24、26：步骤
具体实施方式
以下将搭配所附图式，详细说明本发明的较佳实施例。如果可能的话，当在图式中参考相同或是类似组件时，将尽量使用相同的参考号码。
本发明提供一种监控系统，可以改进和取代公知的方法(例如机器配对测试)，并用来监控重叠对准。本发明的监控系统只需要使用五个定位图案，就可以监控重叠对准。因为只需要使用少数定位图案来测量重叠数据，所以可以大量减少步进机的停工时间(down-time)。另外，本发明的监控系统也会改进公知的对准监控方法的精确度和可靠度，这是因为用来监控重叠对准的重叠数据并不需要来自相同的步进机。
图1为本发明监控系统实施例的流程图。请参照图1，在步骤10中首先辨识目标机器。目标机器可以是选自制造程序中用来执行相同功能的多个步进机的其中一个。目标机器较佳是选自所有步进机中最精确的一个。步进机的精确度可以用具有最佳4合格率或是最严谨的工厂规格来定义。从目标机器所收集的数据作为本发明的方法的基准重叠数据。
在步骤12中会辨识目标程序。目标程序可以是选自半导体制造厂中所有可用的制造程序。目标程序可以是选自具有最严谨产品规格的产品线之程序，在大部分的情况下，可以选自最小关键尺寸的最先进程序。
在步骤12辨识目标程序之后，在步骤14中会辨识关键层，以获得本发明监控系统的重叠数据。关键层可以选自关键尺寸中，具有最大影响或是最难做重叠对准的一层。举例来说，关键层可以选自浅沟渠隔离结构(shallow trench isolations)、场氧化层隔离结构(field oxideisolations)、或金属和内连线(metal and interconnect)、多晶硅层(polysilicon)所成形(formation)的多层中。在辨识关键层之后，在步骤16中所获得重叠数据可以当成本发明所用方法的基准重叠数据。为了获得重叠数据，在步骤14所辨识的关键层之上再加上第一层光致抗蚀剂。在第一层光致抗蚀剂经过紫外线曝光、显影和蚀刻之后，接下来会执行一个第二光刻程序。并且测量第一关键层上的第一定位图案，与第二关键层上的第二定位图案之间的重叠数据。这些重叠数据被指定为“重叠数据A”。在步骤18中，会重复执行所有指定定位图案的测量程序。定位图案较佳是选自晶片上不同的位置。本实施例指定五个定位图案，其中一个在晶片的中心，另外四个则在晶片的四个角落互相保持相等距离的位置。
请再参考步骤10，利用目标机器制造商所提供的公知的监控重叠对准方法，例如是机器匹配测试之类的方法，在步骤20中执行以获得重叠数据。这些数据被指定为“重叠数据B”。在机器匹配测试的实例中，先提供一个包括已蚀刻定位图案的控制晶片。然后，在控制晶片上形成第一层光致抗蚀剂。在第一层光致抗蚀剂的以紫外线、显影和蚀刻之后，接下来会在同一个步进机中执行第二光刻程序。并且测量第一定位图案与第二定位图案之间的重叠数据。并在控制晶片的所有定位图案上重复执行测量程序。
在步骤22中，将重叠数据B与重叠数据A建立关联。这两组数据之间的关联性代表本发明监控系统的重叠误差或基本偏差(basicoffset)。在步骤24中，将重叠误差与目标机器的规格互相比较，以确认重叠误差。如果重叠误差是在规格容许范围之内，则重叠数据A可当成本发明所用方法的基准数据。在步骤26中，可以用本发明的监控系统来监控重叠对准，而不需要参考、获得或关联到由步进机制造商所提供的例如是机器匹配测试方法的公知重叠对准监控方法。
然而，如果在步骤24中所确认的重叠误差是在目标机器规格的容许范围之外，就会重复执行步骤16、18、22和24，直到重叠误差落在规格之内为止。因此所得到的对应重叠数据A，可以被用来当成本发明所用监控重叠对准方法的基准数据。
Claims (16)
1.一种在晶片上监控重叠对准的方法，其特征是，该方法包括：
辨识一目标机器；
辨识一目标程序；
辨识多个关键层；
从一晶片上至少一指定定位图案中，获得多个重叠数据当成一基准数据；其中获得重叠数据的步骤包括：
提供一第一层光致抗蚀剂，放置在所述关键层的一第一层上；
在该第一层光致抗蚀剂上执行一第一光刻处理；
在关键层的一第二层上执行一第二光刻处理；以及
获得所述重叠数据；
提供参考重叠数据，其中提供所述参考重叠数据包括：
提供一包括第一层已蚀刻定位图案的一控制晶片；
在该控制晶片上形成一第二层光致抗蚀剂；
在该第二层光致抗蚀剂上执行一第三光刻处理；
执行一第四光刻程序；
获得第三光刻程序和第四光刻程序之间的所述参考重叠数据；以及
重复执行获得该控制晶片所提供的所有定位图案的参考重叠数据的步骤；
将该些参考重叠数据与该基准数据建立关联，以获得一重叠误差；
将该重叠误差与该目标机器的多个规格互相比较；
当该重叠误差在该些规格容许范围内时，接受该基准数据；以及
以该基准数据执行监控重叠对准。
2.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，该方法还包括：
当该重叠误差超过该些规格容许范围时，拒绝使用该基准数据；
重复执行从该晶片上至少一指定定位图案中，获得该些重叠数据的该步骤，以获得一组不同的基准数据；
将该组不同的基准数据与该参考重叠数据建立关联，以获得一不同的重叠误差；以及
将该不同的重叠误差与该目标机器的该些规格互相比较。
3.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，该目标机器是从多个机器中挑选出来的一具有最佳合格率的机器。
4.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，该目标程序是从多具有最小关键尺寸的程序中挑选出来。
5.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，该些关键层包括浅沟渠隔离结构所成形的多层。
6.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，该些关键层包括场氧化层隔离结构所成形的多层。
7.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，该些关键层包括金属和内连线所成形的多层。
8.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，该些关键层包括一多晶硅层。
9.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，更加包括从当成该基准数据的所有指定定位图案中，获得该些重叠数据。
10.如权利要求1所述的在晶片上监控重叠对准的方法，其特征是，至少有五个指定定位图案。
11.如权利要求9所述的在晶片上监控重叠对准的方法，其特征是，一指定定位图案放置在该晶片的一中心位置，而其它指定定位图案则放置在该晶片的四角落，互相保持相等距离的位置。
12.一种在晶片上监控重叠对准的方法，其特征是，该方法包括：
辨识一目标机器；
辨识一目标程序；
辨识多个关键层；
从该晶片上多个指定定位图案中，获得多个重叠数据当成一基准数据，其中获得重叠数据的步骤包括：
提供一第一层光致抗蚀剂，放置在所述关键层的一第一层上；
在该第一层光致抗蚀剂上执行一第一光刻处理；
在关键层的一第二层上执行一第二光刻处理；以及
获得所述重叠数据；
将所提供的参考重叠数据与该基准数据建立关联，以获得一重叠误差，其中所述参考重叠数据的提供方法包括：
提供一包括第一层已蚀刻定位图案的一控制晶片；
在该控制晶片上形成一第二层光致抗蚀剂；
在该第二层光致抗蚀剂上执行一第三光刻处理；
执行一第四光刻程序；
获得该第三光刻程序和该第四光刻程序之间的该参考重叠数据；以及
重复执行获得该控制晶片所提供的所有定位图案的该参考重叠数据的该步骤；
当该重叠误差在该目标机器的该些规格容许范围内时，接受该基准数据；以及
以该基准数据执行监控重叠对准。
13.如权利要求12所述的在晶片上监控重叠对准的方法，其特征是，更加包括：
当该重叠误差超过该些规格容许范围时，拒绝使用该基准数据；以及
重复执行从该晶片上该些指定定位图案中，获得该些重叠数据的该步骤，以获得一组不同的基准数据，直到获得落在该目标机器的该些规格容许范围之内的一不同的重叠数据为止。
14.如权利要求12所述的在晶片上监控重叠对准的方法，其特征是，该目标机器是从多个机器中挑选出来的一具有最佳合格率的机器。
15.如权利要求12所述的在晶片上监控重叠对准的方法，其特征是，该目标程序是从多个具有最小关键尺寸的程序中挑选出来。
16.如权利要求12所述的在晶片上监控重叠对准的方法，其特征是，一指定定位图案放置在该晶片的一中心位置，而其它四个指定定位图案则放置在该晶片的四角落，与该中心保持相等距离的位置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/237,082 | 2002-09-09 | ||
| US10/237,082 US6957119B2 (en) | 2002-09-09 | 2002-09-09 | Method for monitoring matched machine overlay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1482663A CN1482663A (zh) | 2004-03-17 |
| CN1225018C true CN1225018C (zh) | 2005-10-26 |
Family
ID=31990738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03145404.6A Expired - Fee Related CN1225018C (zh) | 2002-09-09 | 2003-06-12 | 在晶片上监控重叠对准的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6957119B2 (zh) |
| CN (1) | CN1225018C (zh) |
| TW (1) | TWI246734B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7606403B2 (en) * | 2002-10-17 | 2009-10-20 | Intel Corporation | Model-based fusion of scanning probe microscopic images for detection and identification of molecular structures |
| US20050095515A1 (en) * | 2003-08-29 | 2005-05-05 | Inficon Lt, Inc. | Methods and systems for processing overlay data |
| TWI403854B (zh) * | 2005-05-25 | 2013-08-01 | 尼康股份有限公司 | Exposure method and lithography system |
| US7415319B2 (en) * | 2006-04-04 | 2008-08-19 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US20080036984A1 (en) * | 2006-08-08 | 2008-02-14 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
| US9201310B2 (en) * | 2008-08-19 | 2015-12-01 | Asml Netherlands B.V. | Method of measuring overlay error and a device manufacturing method |
| US9177219B2 (en) | 2010-07-09 | 2015-11-03 | Asml Netherlands B.V. | Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product |
| CN102929111B (zh) * | 2011-08-10 | 2016-01-20 | 无锡华润上华科技有限公司 | 一种显影后的光刻胶层的对准检测方法 |
| US9390492B2 (en) * | 2013-03-14 | 2016-07-12 | Kla-Tencor Corporation | Method and system for reference-based overlay measurement |
| CN103646898B (zh) * | 2013-11-29 | 2016-03-02 | 上海华力微电子有限公司 | 电子束检测晶圆缺陷的方法 |
| US10444639B2 (en) * | 2017-03-01 | 2019-10-15 | Kla-Tencor Corporation | Layer-to-layer feedforward overlay control with alignment corrections |
| CN110103134A (zh) * | 2019-05-14 | 2019-08-09 | 应达利电子股份有限公司 | 晶片加工方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500199B1 (ko) | 1995-05-29 | 2005-11-01 | 가부시키가이샤 니콘 | 마스크패턴을겹쳐서노광하는노광방법 |
| JP2842362B2 (ja) * | 1996-02-29 | 1999-01-06 | 日本電気株式会社 | 重ね合わせ測定方法 |
| JPH09244222A (ja) | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク |
| US6077756A (en) * | 1998-04-24 | 2000-06-20 | Vanguard International Semiconductor | Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing |
| IL125337A0 (en) * | 1998-07-14 | 1999-03-12 | Nova Measuring Instr Ltd | Method and apparatus for lithography monitoring and process control |
| TW408420B (en) * | 1998-08-14 | 2000-10-11 | Mosel Vitelic Inc | A method to measure if the connecting via in the metal wiring layer is aligned correctly |
| US6163049A (en) * | 1998-10-13 | 2000-12-19 | Advanced Micro Devices, Inc. | Method of forming a composite interpoly gate dielectric |
| KR20010004263A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 스택게이트 플래쉬 이이피롬 셀의 게이트 형성 방법 |
| US6535774B1 (en) * | 1999-08-12 | 2003-03-18 | Advanced Micro Devices, Inc. | Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller |
| US6248628B1 (en) * | 1999-10-25 | 2001-06-19 | Advanced Micro Devices | Method of fabricating an ONO dielectric by nitridation for MNOS memory cells |
| US6684122B1 (en) * | 2000-01-03 | 2004-01-27 | Advanced Micro Devices, Inc. | Control mechanism for matching process parameters in a multi-chamber process tool |
| US6309944B1 (en) * | 2000-05-26 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Overlay matching method which eliminates alignment induced errors and optimizes lens matching |
| US6741903B1 (en) * | 2000-06-01 | 2004-05-25 | Adavanced Micro Devices, Inc. | Method for relating photolithography overlay target damage and chemical mechanical planarization (CMP) fault detection to CMP tool indentification |
| US6833221B2 (en) * | 2001-01-05 | 2004-12-21 | Litel Instruments | Method and apparatus for proper ordering of registration data |
| JP2003031477A (ja) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | 半導体装置の製造方法およびシステム |
| US6735492B2 (en) * | 2002-07-19 | 2004-05-11 | International Business Machines Corporation | Feedback method utilizing lithographic exposure field dimensions to predict process tool overlay settings |
-
2002
- 2002-09-09 US US10/237,082 patent/US6957119B2/en not_active Expired - Lifetime
-
2003
- 2003-05-15 TW TW092113185A patent/TWI246734B/zh not_active IP Right Cessation
- 2003-06-12 CN CN03145404.6A patent/CN1225018C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI246734B (en) | 2006-01-01 |
| US20040049762A1 (en) | 2004-03-11 |
| TW200404346A (en) | 2004-03-16 |
| CN1482663A (zh) | 2004-03-17 |
| US6957119B2 (en) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8107079B2 (en) | Multi layer alignment and overlay target and measurement method | |
| TWI668518B (zh) | 獲得量測的方法、用於執行處理步驟的設備、度量衡設備、器件製造方法 | |
| CN1225018C (zh) | 在晶片上监控重叠对准的方法 | |
| US7187429B2 (en) | Alignment method, exposure apparatus and device fabrication method | |
| US4849313A (en) | Method for making a reticle mask | |
| US6897075B2 (en) | Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information | |
| US7879515B2 (en) | Method to control semiconductor device overlay using post etch image metrology | |
| US7763403B2 (en) | Method and system for overlay control using dual metrology sampling | |
| KR20110120909A (ko) | 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 | |
| US6128070A (en) | Monitor method and apparatus for overlay alignment of a stepper | |
| KR20110016824A (ko) | 얼라인먼트 실행 방법 | |
| EP1660948A2 (en) | Pattern recognition and metrology structure for an x-initiative layout design | |
| US6948149B2 (en) | Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer | |
| WO2008118780A1 (en) | Temperature effects on overlay accuracy | |
| JP2002334826A (ja) | 露光方法、面位置合わせ方法、露光装置及びデバイス製造方法 | |
| US7333173B2 (en) | Method to simplify twin stage scanner OVL machine matching | |
| TW200521631A (en) | Photolithographic parameter feed back system and control method | |
| JP2003017386A (ja) | 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法 | |
| US6724096B2 (en) | Die corner alignment structure | |
| US6200708B1 (en) | Method for automatically determining adjustments for stepping photolithography exposures | |
| JPH1197342A (ja) | 位置合わせ方法 | |
| CN105446090A (zh) | 对准测量方法 | |
| KR20060133220A (ko) | 오버레이 마크 및 그의 위치 검출방법 계측방법 | |
| JPH104049A (ja) | アライメントマークの形成方法及びアライメント方法及び半導体装置の製造方法 | |
| Yazdani et al. | Extending the life of ttl-alignment steppers to 65-nm technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051026 Termination date: 20210612 |