CN1221302A - Ds－cdma蜂窝系统的信号接收装置 - Google Patents

Abstract

本发明中,多组扩散代码序列被存储于寄存器中,并有选择地提供给多个匹配滤波器。软切换、多代码处理以及长延时路径都能由一小电路处理。

Description

DS-CDMA蜂窝系统的信号接收装置

本发明涉及DS-CDMA蜂窝系统所用的信号接收装置，该装置设有一个取样保持电路用于持续保持模拟输入信号；还设有多个匹配滤波器，每个滤波器用于计算输入信号和扩散代码序列之间的相关性；还设有多个计算寄存器，每个寄存器与匹配滤波器之一相对应，用于存储要提供给相应匹配滤波器的扩散代码序列。

码分多址(CDMA)蜂窝系统对于基站间的异步系统而言有许多优点，它能识别基站和移动站，而且不必去管理多个蜂窝的定时。异步系统不需要外部同步系统如全球定位系统(GPS)，所以它的基站能以低成本建成。同步系统中是根据信号从各基站到达移动站的时间差而不是一个唯一的长码来识别基站的，由于没有定义任何扩散代码来标识基站，所以基站很可能被错误识别。然而，异步蜂窝系统所用移动站信号接收装置有许多性能，即短代码和长代码的合成代码的逆扩散，多径信号的衰减补偿，前角(rake)合成，对初始的和外围的蜂窝查寻进行多个基站的识别和评价，利用可变的扩散率来改变传输速度，以及用于高速通信的多代码通信。当一移动站在多个蜂窝上移动时，应通过软切换(soft-handover)一个接一个地改变基站。

所以，CDMA蜂窝系统的信号接收装置会变得复杂而且电路规模变大。对于一个移动站，该信号接收装置并不合人意。如果要处理一个长延迟路径，则对一个代码序列必须在一个通信信道中有多个匹配滤波器，所以电路变得更加复杂。再有，为进行多代码处理和软切换处理，也必须多个匹配滤波器。

本发明的目的是提供一个用于DS-CDMA蜂窝系统的小尺寸信号接收装置，它能用于以多个扩散代码序列进行处理。

根据本发明，一个或多个匹配滤波器通过多路转换器与多个寄存器相连，这些寄存器用于存储多个扩散代码序列。

图1是DS-CDMA蜂窝系统所用信号接收装置中的一个匹配滤波器的方框图；

图2是用于存储多个扩散代码序列的寄存器的方框图；

图3是图2中的一个相位多路调制器的方框图；

图4是匹配滤波器从多个基站接收信号的时序图；

图5是另一个匹配滤波器的方框图；

图6是该匹配滤波器后续电路的电路图；

图7是匹配滤波器进行的另一处理的时序图；

图8是匹配滤波器进行的又一种处理的时序图；

图9是图8所示处理的流程图；

图10是匹配滤波器进行多代码处理的时序图；

图11是图10所示处理的流程图；

图12是图11中确定时间的流程图；

图13是图10中的接收的流程图；

图14是匹配滤波器进行另一多代码处理的时序图；

图15是当没发生长延迟时匹配滤波器进行长延迟处理的时序图；

图16是存储长延迟扩散代码的寄存器的方框图；

图17是当发生长延迟时匹配滤波器进行长延迟处理的时序图；

图18是存储长延迟扩散代码的另一寄存器的方框图；

图19是存储延迟扩散代码的又一个寄存器的方框图；

图20是图1中的多路转换器的电路图；

图21是图1中的另一多路转换器的电路图；

图22是图1中的取样保持电路的电路图；

图23是图1中的一个开关的电路图；

图24是图1中的一个加法器的电路图。

下面将参考附图描述根据本发明的DS-CDMA蜂窝系统信号接收装置的最佳实施图例。

图1中，信号接收装置中的一个匹配滤波器包括多个取样保持电路SH1至SHn。它们平行地连接于一个输入信号Vin。各取样保持电路由一系统时钟控制，从而能响应系统时钟持续地保持信号Vin。由于被一个取样保持电路保持的信号不传送给另一个取样保持电路，从而防止了传送失真。

各取样保持电路的输出被输入到相应的多种转换器MUX1至MUXn，这些多种转换器各有一个输入端和两个输出端。每个多路转换器根据一位扩散码交替地把输入输出到两个输出端之一。每个多路调制器的两个输出端的输出被输入到一个加法器ADD的加端子“p”和减端子“m”。端子“p”和“m”是根据扩散码的“1”和“0”来选择的，而加法器中设有进行加运算和减运算的电路。加法器的一个输出被输入到一个标度调整电路SCALER，以把加法器的输出调整到一个合适的电平。在标度调整之后产生一输出信号Vout。

取样保持电路SH1至SHn分别持续地和循环地保持输入信号，即SH1,SH2,…,SHn，然后再从SH1至SHn。包括多路转换器MUX1至MUXn的扩散码的扩散码序列是循环的，从而使输入信号从最老的到最新的各输入信号的顺序是不变的。多路调制器MUX1至MUXn响应循环的扩散代码而迅速切换。

如图6所示，提供了多个匹配滤波器MF10、FF02、MF11、MF12、MF21、MF22、MF23及MF24。与这些匹配滤波器相连的其他电路也示于图6。在图6中匹配滤波器的个数是8，然而这个数是可以改变的。在这8个匹配滤波器当中，MF01和MF02被分配给栖息(perch)信道组Pch,MF21至MF24被分配给业务信道组Tch,MF11和MF12被分配给公共组Cch。

Pch组和Cch组的4个匹配滤波器连接于四输入一输出多路转换器MUXP1至MUXpS，每个多路转换器有选择地输出这4个匹配滤波器的输出之一。多路转换器MUXP1至MUXpS分别与多路径信号取样保持电路SHp1至SHpS相连接。每个取样保持电路保持信道Pch和Cch中的峰值之一。

Tch和Cch组的匹配滤波器被连接于“六输入一输出”多路转换器MUXt1至MUXtR，每个多路转换器有选择地输出这6个匹配滤波器的输出之一。多路转换器MUXt1至MUXtR分别与多径信号取样和保持电路SHt1至SHtR相连。每个取样保持电路保持着信道Tch和Cch中的峰值之

Pch组、Tch组及Cch组的匹配滤波器的输出被输入到峰值检测电路PDp和PDt。峰值检测电路PDp检测与PDp电路相连的栖息信道和/或公共信道的相关性峰值，并在多个周期上对每个峰值取平均，然后在对各峰值功率进行搜索之后把较高峰值的相位寄存下来。峰值检测电路PDt检测与电路PDt相连的通信业务信道和/或公共信道的相关性峰值，并在多个周期上对每个峰值取平均，然后在对各峰值功率进行搜索之后把较高峰值的相位寄存下来。电路PDp和PDt为取样保持电路SHp1至SHpS以及SHt1至SHtR输出控制信号。来自PDp和PDt的控制信号分别由解码器DECp和DECt解码成分别用于取样保持电路SHp1至SHpS以及SHt1至SHtR的取样信号。峰值检测可对各匹配滤波器全部或部分来进行。

公共组Cch的匹配滤波器能被用于栖息信道或通信业务信道，于是通信业务信道的匹配滤波器个数为四个至六个。栖息信道的匹配滤波器个数能从二个变为四个。借助可变的信道个数可以使通信方式高度灵活。

取样保持电路SHp1至SHpS以及SHt1至SHtR分别在其输出端连接于模数(A/D)转换器ADp1至ADpS以及ADt1至ADtR。A/D转换器把取样保持电路的输出转换成数字信号。ADp1至ADpS把数字信号输出到多路径信号多路转换器MUX31，ADt1至ADtR把数字信号输出到多路径信号多路转换器MUX32。这些多路转换器以分时方式输出来自所连接的A/D转换器的输出之一，用于后续电路中的衰减补偿和前角合成。由于分时的结果，用于衰减补偿和前角合成的电路规模很小。能以一个A/D转换器替代A/D转换器ADp1至ADpS，这一个A/D转换器以分时方式把取样保持电路SHp1至SHpS的输出转换成数字信号。A/D转换器ADt1至ADtR能以类似方式由一个A/D转换器替代。

MUX31把相关性输出作为来自栖息信道的A/D转换器的转换后输出输出给存储器MEM31以寄存相关性输出。相关性输出的同样分量(I-分量)和正交分量(Q-分量)被衰减补偿电路PC31补偿并输入到前角(ralk)合成器PCM31。前角合成器RCM31产生一个前角合成输出Sout1。MUX32把通信业务信道的相关性峰值输出给存储器MEM32以寄存这相关性输出。这些相关性输出的同相分量(I-分量)和正交分量(Q-分量)补衰减补偿电路PC32补偿并输入到前角合成器RCM32前角合成器产生一个前角合成输出Sout2。

图4是图6中电路的时序图。为便于理解，只显示了由MF01对栖息信道的处理以及由MF21对通信业务信道的处理。当在符号周期中由栖息信道的MF01收到来自基站“a”的三个峰值的多路径信号”Peak01”时，三个取样保持电路SHp1至SHpS被用于保持信号。这里，来自另一个基站“b”的两个峰值的多路径信号发生了。通信业务通道的匹配滤波器MF21收到五个峰值的信号“Peak21”，这五个峰值是上述两个基站的全部峰值。五个取样保持电路SHt1至SHtR被用于保持该信号。在栖息信道的取样数据被寄存在存储器MEM31中，如MEM01所示，而在通信业务信道中的取样数据被寄存在存储器MEM32中，如MEM21所示。对这被寄存的数据完成了衰减补偿和前角合成。

由于所收到信号的延时剖面(profile)不会变化得那样快，所以一个符号周期的延时剖面被假定为下一个符号周期的延时剖面。在通信业务信道中的多路径的相位能被预测。

为了进行软切换，来自当前基站和其他外围基站的信号被同时收到并被处理，直至确定了下一个基站为止。在图4中，来至基站“a”和“b”的信号被通信业务信道的匹配滤波器MF21同时收到。对基站“a”和“b”使用了不同的扩散代码序列，所以扩散代码序列被切换以便改变成接收来自不同基站的信号。

如图2所示，扩散代码序列通过两个计算寄存器CAL-REG1和CAL-REG2提供给匹配滤波器。输入寄存器INP-REG1和INP-REG2分别连接到寄存CAL-REG1和CAL-REG2。不同的扩散代码序列Pa和Pb被分别输入到输入寄存器INP-REG1和INP-REG2，并分别传送到计算寄存器CAL-REG1和CAL-REG2。CAL-REG1和CAL-REG2是移位寄存器。它们的最后一级分别与第一级相连。在寄存器CAL-REG1和CAL-REG2的所有级中的数据被分别并行输入到相位多路转换器PMUX1和PMUX2。PMUX1和PMUX2分别把CAL-REG1和CAL-REG2的当前数据或在CAL-REG1和CAL-REG2的当前数据之前一个芯片时间(chiptime)的数据输出到寄存器多路转换器RMUX。寄存器多路转换器交替地输出来自PMUX1或PMUX2的数据作为数据MUXCNT。

如图3中所示，相位多路转换器PMUX1包括数据多路转换器DMUX1接收来自第一级的数据D1和来自第二级的数据D2，数据多路转换器DMUX2接收数据D2和来自第二级的数据D3,…，数据多路转换器DMUXn-1接收来自第(n-1)级的数据Dn-1和来自最后的第n级的数据Dn，数据多路转换器DMUXn接收CAL-REG1的数据Dn和D1。来自不同基站的信号可能在同时有峰值。这些峰值得要彼此分离开。当没有峰值重叠(正常状态)时，PMUX1按D1至Dn的本来样子输出D1至Dn。当在同时有峰值重叠(重叠状态)时，两个信号之一被移动一个时间片。在重叠状态时，PMUX1分别输出D2至Dn及D1。这是DMUX1至DMUXn在一个时间片之前的数据。PMUX2与PMUX1相似，所以对它的描述在此就省略了。如果使用多于两个输入的多路转换器，则多于两个信号的重叠能被分离开。然后，不只是多于两个的被重叠信号，而且两个或更多个连续峰值重叠也能被分离开。

如图1所示，除了取样保持电路SH1至SHn，还提供了额外的取样保持电路SHEX接收输入信号Vin。多路转换器MUXEX连接于取样保持电路SHEX的一个输出端。多路转换器MUXEX的一个输出被输入到相加器ADD的“p”和“m”端。在刚好于SH1对Vin取样之后发生峰值重叠的情况中，这种重叠在一个符号周期之前被预测，而且在重叠时的信号被SHEX和SH2两者保持。当SH1中数据和CAL-REG1中扩散代码序列的计算结束时，接下来同样数据和扩散代码序列CAL-REG2的计算是使用SHEX中的数据而不是SH2中的数据来完成的，因为在这时在SH2中的数据是新输入的数据。

如果不提供取样保持电路SHEX，则由于SH2中的更新数据，使由CAL-REG2中扩散代码序列进行的相关计算包括一个误差。然而，象在通常的DS-CDMA系统中那样，当有大量抽头tap(相乘次数)时，这个误差能被忽略。所以在实践中不带有SHEX的系统能被使用。

在发生重叠时能完成对输入信号Vin的取样。在取样保持电路SH1至SHn中的数据在重叠停止之前不被重新。在本系统中，不需要在一个符号时间之前预测重叠。

参考图4来描述上述过程。perch信道的匹配滤波器MF01依次为基站“a”和“b”应用扩散代码序列p01,a和p01,b。来自基站“a”和“b”的信号的相关性峰值被检测到。如Peak01所示。在通信业务信道，匹配滤波器MF21对每个符号周期依次应用扩散代码序列Pa和Pb。在第k和第(k+1)周期，基站“a”和“b”的信号被收到。由于在第K和第(K+1)周期没有发生重叠，全部相关峰值被取样保持电路SHtl至SHtR取样，如图4中S/H所示。在第(K+1)周期之后，来自基站“a”和“b”的信号峰值重叠在由“pp”所示时刻发生了。“b”的峰值被延时一个时间片，从而产生一个新峰值“PD”，于是重叠被避免了。取样保持电路对如前所示产生的相关性峰值取样，来自MF01的相关性输出被存储在存储器MEM01中，来自MF02的相关性输出被存储在存储器MEM21中。然后完成衰减补偿(PEC01和PHC02)及前角合成。额外的取样保持电路越多，则有越多的连续重叠峰值能被处理，计算变得更精确。当连续重叠峰值个数为“d”时，(1符号周期)-(1时间片)之前的数据、(1符号周期)-(2时间片)之前的数据、…、(1符号周期)-(d-1时间片)之前的数据被持续存储，从而使用持续的数据产生相关性峰值。

如前面提到，当连续重叠峰值个数相对于总时间片数而言较少时，额外的取样保持电路可被取消。通过对每个时间片交替寄存器CAL-REG1和CAL-REG2，其计算误差最大为一个输入数据的量级。

图5中的匹配滤波器也可以被使用。取样保持电路SHA1至SHAn串联连接以便持续转换来自SHA1、SHA2、…、SHAn的数据。输入信号Vin被输入到SHA1，而额外的取样保持电路SHAEX与SHn的一个输出端相连。多路转换器SMUX1至SMUXn的每一个有两个输入端和一个输出端，用于接收相邻的两个取样保持电路SHA1和SHA2、SHA2和SHA3、…、SHAn-2和SHAn-1以及SHAn-1和SHAn的输出。第一多路转换器SMUX1输出SHA1和SHA2的输出之一，第K个多路转换器SMUXk输出SHAk和SHAk+1的输出之一。多路转换器SMUX1至SMUXn的输出分别为多践转换器MUX1至MUXn的输入，这与图1中的MUX1至MUXn相似。多路转换器MUX1至MUXn的每一个的输出被输入到加法器ADD的加端“p”和减端“m”。加法器ADD的一个输出被输入到一个标度调整电路SCALER以把加法器的输出调整到一个合适的电平。在标度调整后产生输出Vout。多路转换器MUX1至MUXn分别被扩散代码m1至mn切换。

通过分别把SHA1至SHAn与MUX1至MUXn连接，计算出在CAL-REG1中的扩散代码序列的相关性峰值。然后，这种连接移到SHA1至SHAEX分别与MUX1至MUXn连接，计算出在CAL-REG2中的扩散代码序列的相关峰值。然后这种连接返回到第一种连接。

与上述类似，如果抽头数大则可取消额外的取样保持电路SHAEX，而且能提供多个额外的取样保持电路用于连续重叠峰值。

图7示出了第二个实施例。这里，在第一实施例中匹配滤波器MF01的处理由匹配滤波器MF21完成，而在第一实施例中匹配滤波器MF21的处理由通信业务信道中的匹配滤波器MF22完成。MF21在每个符号周期中交替应用基站“a”和“b”的扩散代码序列Pa和Pb,MF22应用Pa和Pb供产生相关性峰值。其后的处理与第实施例中的处理类似，故其后的描述略掉。如在第二实施例中，软切换能只用通信业务信道的匹配滤波器完成。

图8显示第二实施例。软切换只由通信业务信道中的一个匹配滤波器MF21来完成。MF21在第K个符号周期应用扩散代码序列Pa。在第(K+1)和(K+2)符号周期，在由扩散代码Pa分开的峰值之间的间隔上利用扩散代码Pb来查寻Pb的峰值。于是，两个基站的相关性峰值能被检测到。在第(K+3)周期，扩散代码序列Pa和Pb都被应用。

图9是图8中处理过程的流程图。在步骤S1，完成对外围峰窝的查寻。当在步骤S2根据外围峰窝查寻判定必须软切换时，在步骤S3确定候选基站BNC1至BNCn。在步骤S4对一循环计数器“i”进行初始化。在步骤S5，在当前基站的相邻峰值之间的间隔处计算BNCi的相关性。这里，峰值假定为Pc1至Pcm。当检测到一个峰值时(步骤6)，在步骤S8寄存该峰值的位置(相位)。即使当不存在峰值时，也有发生峰值重叠的可能性。Pc1至Pcm的相关时间在步骤S7被延迟，检测到的第一个峰值被作为基站BNCi的一个相关性峰值来寄存。然后，通过持续改变“i”(步骤S12)，在步骤5查寻其他基站的峰值。当对全部基站的峰值查寻结束(步骤S10)时，在步骤14确定新的基站BN1至BNp。在分集式(dirersity)移交、递归式积分和电动率计算(步骤S15)之后，在步骤S16选择一个基站。

如图20中所示，多路转换器MUX1包括一对多路转换器MUX91和MUX92。多路转换器MUX91包括一对CMOS开关T911和T912，它们分别连于输入电压Vin9和参考电压Vref。多路转换器MUX92包括一对CMOS开关T921和T922。它们分别连于输入电压Vin9和参考电压Vref。MUX91和MUX92由控制信号Pct控制，该控制信号Pct被输入到T911的nMOS、T912的pMOS、T921的nMOS以及T922的pMOS各门。当Pct为高电平时，MUX91的输出Vout20是Vin9而MUX92的输出Vout202是Vref。当Pct为低电平时，输出Vout201是Vref，而输出Vout202是Vin9。其他多路转换器MUX2至MUXn与MUX1类似，故略去对它们的描述。

图21显示多路变换器MUX1的一个变型。在图21中，与图20中类似的部分用相同参考符号来表示。这里有两个控制信号Pct1和Pct2，前者控制开关T911和T922，后者控制开关T912和T921。控制信号Pct1和Pct2由一预先控制信号Pct产生。Pct被两级缓存器B91和B92延迟，并输入到一个异或门G91从而产生Pct1。缓存器的输出也被输入到一个与门G92，于是产生Pct2。在从Pct1的后缘到Pct2的前缘的时间段中及在Pct2的后缘到Pct1的前缘的时间段中，控制信号Pct1和Pct2为低电平而不失效。这意味着Vin9和Vref绝不会同时输出。即使当扩散代码被迅速切换时，多路转换器的输出也是稳定的。参考电压Vref不受多路转换器不稳定输出的影响。

在图22中，取样保持电路SH1包括一个与输入信号Vi4(对应于图1中的Vin)连接的开关SW43，一个与开关SW42相连的输入电容C42，一个与输入电容C42相连的由CMOS构成的反相放大器INV4以及一个反馈电容C41，该反馈电容用于把反相放大器INV4的一个输出端与它的输入端相连。当开关SW43从关闭变为打开时，Vi4(Vin)被保持。恢复开关SW42与INV4和C41并联，恢复开关SW44与C42相关用于把参考电压与SW44的一个输入端相连。参考电压等于INV4的阈值电压，而INV4的输入基本上是恒定的阈值电压。当SW42是关闭时，C42的相反一端变为相等电压，而且C42的电荷被清除，与地相连的开关SW41与INV4的输入端相连。当SW41闭合时，INV4在其输入端接地，于是包括在INV4中的一个CMOS变为饱和状态。功耗停止了，其他取样保持电路与SH1类似，故描述被省略。

然而，在图22中取样保持电路SHA1由两个取样保持电路构成，它们通过开关串联。所以描述被省略。

如图23中所示，开关SW43包括一个晶体管电路T5，它有pMOS和nMOS并联于一个输入电压Vin5。一个“哑”晶体管电路DT5连于晶体管电路T5的一个输出。该“哑”晶体管电路DT5包括并联连接在晶体管电路T5的输出端的pMOS和nMOS，而pMOS和nMOS的输入端和输出端被短路。时钟CLKO的反转被输入到T5的pMOS和DT5的nMOS的门。这个反转是由反向器15产生的。其他开关与SW43类似，故描述被略去。

如图24所示，加法器ADD包括电容Cp1至Cpn及Cm1至Cmm，分别用于图1中的加端“p”和减端“m”。Cp1至Cpn的输出端共同与反向放大器INV71的一个输入端相连。Cm1至Cmm的输出端共同与反向放大器INV72的一个输入端相连。INV71的输出端通过反馈电容CF71与它的输入端相连。INV72的一个输出端通过反馈电容CF72与它的输入端相连。INV71的输出端通过一个中间电容CC7与INV72的输入端相连。该加法器能完成加法和减法。当Cp1至Cpn、Cm1至Cmm、CC7、CF71及CF72的电容比率如公式(1)中那样时，输出电压Vout6如公式(2)那样给出。 $\mathrm{Cm}1=\mathrm{Cm}2=...=\mathrm{Cmn}=\mathrm{Cp}1=\mathrm{Cp}2=...=\mathrm{Cpn}=\frac{\mathrm{CF}71}{n}=\frac{\mathrm{CC}7}{n}=\frac{\mathrm{CF}72}{n}......\left(1\right)$ $\mathrm{Vout}4-\mathrm{Vb}=\mathrm{Vdd}-\frac{\underset{i=1}{\overset{n}{\mathrm{\Σ}}}\mathrm{Volip}-\underset{i=1}{\overset{n}{\mathrm{\Σ}}}\mathrm{Volim}}{n}......\left(2\right)$

图10显示出用于多代码处理的本发明第二实施例。在栖息信道中，所收到的信号(控制信号)被匹配滤波器MF01以扩散代码序列PNP进行逆扩散，而在通信业务信道中，完成由匹配滤波器MF21以扩散代码序列PNT1和PNT2进行多代码的逆扩散。匹配滤波器MF01和MF02完成路径查寻和信号接收。当栖息信道和通信业务信道的扩散比率彼此相等时，这两个信道的路径图象相等，如图4中的Peak01和Peak02所示。Peak01显示栖息信道中的路径图象，Peak02显示通信业务信道中的路径图象。由于通信业务信道的路径图象是根据栖息信道的路径图象确定的，故在通信业务信道中的路径查寻能被省略。从通信业务信道中选出的峰值中选出较高的峰值。当在一个符号周期中由MF21以PNT1进行逆扩散，从而选出三个峰值(由多路径信号的Peak21中的实线表示)时，由PNT2选出的多路径峰值由Peak21中的虚线表示。通过延迟逆扩散的时间使PNT2的各峰值分离，于是产生了六个峰值。这些峰值被取样保持电路SHt1至SHtR中的六个进行取样和保持，如图4中的S/H中所示。然后被取样的峰值存储于存储器MEM01中。对所存储的数据完成衰减补偿和前角合成。在栖息信道中由MF01进行的处理与上述类似，故描述就省略了。

图14显示多代码处理的另一实施例。只有一个匹配滤波器MF21被用于处理两个扩散代码序列PNt1和PNt2。匹配滤波器的输出在存储预定时间之后被用作为一个信息信号，这如前面提到的那样。能够由该输出计算出电功率，并能根据电功率完成路径查寻。还有可能根据路径图象中的变化来改变处理过程。与前面类似，相关性峰值被取样保持电路SHt1至SHtR中的一些电路所保持并被存储在存储器MEM21中。

图11至13是图14中处理的流程图。如图11中所示，在步骤S71根据路径选择确定路径图象，然后在步骤S72确定接收计划。在步骤S73根据这一计划接收信号。按照时间表，判断额外的取样保持电路的个数、扩散代码序列的个数以及一个符号周期的时间长度。这里，额外取样保持电路的个数是SSH，扩散代码序列的个数是CN，一个符号周期的时间长度是Symbol，峰值的个数是Pmax，相邻峰值间的时间距离是Dj。确定了多组峰值，每组由距离Dj＜(CN-1)的峰值构成。每组由数PG确定，而每组中的峰值个数定义为PNG(PG)。

如图12中所示，在步骤S801中对计时数“i”、每组的接收循环计算器“j”、PG以及Pmax进行初始化。在时刻“i”(步骤S802)由扩散代码PNS1计算出一相关性值。相关结果定义为CR(i)。当CR(i)等于或大于一个预定阈值Q时，则判定在此时发生一个相关性峰值(在步骤S804)。当该峰值是第一个被检测到的峰值时(在步骤S806),Pmax增加1(步骤S805)。计时数“1”也被增加1(步骤803)。

当检测到两个或更多个峰值时，在每个峰值和下一个峰值开头之间的时间距离Dj被评估(步骤S807)。当Dj等于或大于(CN-1)而且计时不在该符号周期末尾时(步骤S810)，则判定该峰值被分类到另一组，而不是在与峰值前的那些峰值构成的组(步骤S811)。当Dj小于(CN-1)时，则判定额外的取样保持电路个数是否足够用于把这些峰值作为一组进行处理(步骤S808)。如果可能，则计数器“j”和该组中峰值PNG(PG)个数被加1。当额外的取样保持电路的个数足够时，计时“i”被加1(步骤S803)而且计算下一个相关性(步骤S802)。通过把信号保持在额外的取样保持电路中，便对一组中的相关性峰值进行处理，从而同一信号被不同的扩散代码序列所处理。

完成对公式(3)的求值(步骤S808)。如果SSH大于公式(3)中的右侧，则峰值被处理。然而，如果SSH不大于公式(3)中的右侧，则有TP个不大于SSH的峰值被处理而其余峰值被忽略。 $\mathrm{SSH}\≥(\mathrm{CN}-1)\·j-\underset{j=1}{\overset{\mathrm{PGN}\left(\mathrm{PG}\right)-1}{\mathrm{\Σ}}}{D}_j......\left(3\right)$

如图13中所示，数PG和TP在信号接收步骤S73处被初始化(步骤S91)。计数器“j”、扩散代码的一个数“k”以及延迟时间“d”被初始化(步骤S92)。在延迟时间“d”处由扩散代码序列PNSk计算出一相关值(步骤S93)，这一过程继续到“j”到达PGN(PG)为止(步骤S94)。当j小于PGN(PG)时，d、j及k增加1并重复相关性计算。当j变成等于PGN(PG),TP增加PGN(PG)(步骤S96)。如果TP未达到Pmax，则PG增加1，从而开始一组新峰值(步骤S98和S92)。

图15是用于长延时信号处理的第三实施例的时序图。在一个符号周期中，在perch信道中的匹配滤波器MF01、MF02、MF11、MF12接收信号。当在匹配滤波器之一中发生五个多路径信号峰值(如图15中Peak(峰值)所示)时，取样保持电路SHp1至SHPS中的五个被用于取样，由S/H表示。被取样的数据存储在存储器MEM31中，由“memory(存储器)”表示。然后完成衰减补偿和前角合成。

当在通信业务信道中发生长延时信号时，即当一个多路径信号中包括一个信号其延时大于一个符号周期时，这个延时信号通常能在栖息信道中被检测到，因为栖息信道的符号周期长于通信业务信道的符号周期，例如是它的二倍。如果栖息信道的符号周期是通信业务信道符号周期的二倍长，则在栖息信道符号周期后半段中的峰值便是在通信业务信道中的长延时路径。延时剖面变化不急剧，延时剖面被应用于下一个符号周期。所以，在通信业务信道中的多路径相位能被预测。

如图16中所示，扩散代码序列从两套计算寄存器CAL-REG和LPD-REG提供给匹配滤波器。当前的扩散代码序列被存于CAL-REG中，而在当前序列之前一个符号周期的一个扩散代码序列被存于IDD-REG中。CAL-REG和LPD-REG的并行输出被输入到一个寄存器多路转换器RMUX，用于交替输出这并行输出之一作为控制信号MUCCNT。控制信号MUXCNT被输入到图1中的多路转换器MUX1至MUXn，以控制这些多路转换器。由于必须恰在一个符号周期结束后即时把一新的扩散代码序列加载到CAL-REG中，所以最好在这最后一个符号周期中把这新序列加载到一个输入寄存器INP-REG中。在INP-REG中的序列被并行传送到CAL-REG。恰在从INP-REG到CAL-REG的并行传送之前，在CAL-REG中的序列被传送到LDP-REG中。从而把一个符号周期之前的序列存于LDP-REG中。对于非长延时信号，多路转换器RMUX把CAL-REG中的当前扩散代码序列提供给匹配滤波器，而对于长延时信号，则把LDP-REG中的一个周期之前的扩散代码序列提供给匹配滤波器。所以，长延时路径能被一个匹配滤波器检测到。信号接收装置的电路是小的。当两个或更多的长延时寄存器LDP-REG被使用时，延时两个符号周期或延时更长的信号能被检测到。

在一个匹配滤波器中同时发生多路径和长延时路径是可能的。长延时寄存器通过多路转换器CMUX在它的时钟输入端接收时钟CK1、CK2以及地电压GND。CK1与取样保持电路的取样计时同步，而CK2是一个快得多的钟，例如为CK1的四倍。当相关性峰值同时发生时，此时在CAL-REG中的当前扩散代码序列通过RMUX被提供给匹配滤波器，而在LDP-REG中的扩散代码序列不被使用。此时，CMUX改变到GND，从而使LDP-REG的循环移位停止。在下一个时刻，LDP-REG被选中，从而由一个符号周期之后LDP-REG中的序列计算相关性。重叠峰值被分开并被检测到。

如图17所示，在栖息信道中的匹配滤波器MF01已结束K次相关性计算，与此同时，在通信业务信道中的匹配滤波器MF21已结束第K次和第(K+1)次相关性计算。扩散代码序列PN01和PN21分别提供给匹配滤波器MF01和MF21。在第K个周期中，PN01的扩散代码P01,K被提供给栖息信道中的MF01。在第K和第(K+1)周期，PN21的扩散代码Pk和Pk+1被提供给通信业务信道中的MF21。

当在第K周期发生相关性峰值时(如Peak01中所示)，在这第K周期后半段中的峰值是长延时路径。与栖息信道的这些长延时路径相对应的在通信业务信道中的峰值由Peaks21中第K周期中的虚线表示。在第K周期中没有峰值重叠，于是全部峰值被跟随匹配滤波器的取样保持电路SHt1至SHtR保持，如S/H中所示。长延时路径能被这一处理过程检测到。在MF21的第(K+3)周期中，在由Peaks21中的PP所示时刻由当前扩散代码和长延时扩散代码造成峰值重叠。如前所述，长延时相关性被延迟。长延的峰值在一个被延迟的时刻(如PD所示)产生，于是重叠被防止。取样保持电路保持上述峰值。MF01和MF21的相关性输出被分别存储在存储器MEM01和MEM21中。与图15中的处理过程类似，衰减补偿(PHC01和PHC21)及前角合成被执行。

额外的取样保持电路越多，则能被处理的连续重叠峰值个数便越多。计算变得更精确。当连续重叠峰值个数为“d”，在{(1符号周期)-(2个时间片)}之前的数据、…、在{(1符号周期)-(d-1个时间片)}之前的数据被持续存储，于是使用这些数据产生长延时路径相关性峰值。然后在一个时间片内对LDP-REG快速(D+1)次循环移位，从而使LDP-REG返回到如果移位未增被停止的该所处的状态。

图18中显示了用于长延时路径的另一电路。在该图中，与图16中相似的部分由相同参考符号表示。提供了一个次长延时寄存器SUB-LDP-REG，用于存储与LDP-REG中相同的扩散代码序列，但其移位比LDP-REG中的序列延迟一次。与图16的电路中的停止移位不同，RMUX被切换到SUB-LDP-REG供输出延迟一个时间片的扩散代码。这等效于停止移位处理。然后RMUX返回到LDP-REG，从而使处理返回到没有峰值重叠的状态。时钟CK通过门G输入到SUB-LDP-REG。该时钟能在一个时间片周期被G门停止。于是循环移位被延迟一个时间片。这个电路不需要图6电路中使用的高速时钟。这个电路的优点在于它是相当低速的电路而且电路的尺寸也小。

当同时发生多个峰值重叠时，则使用相续延迟一个时间片的多个次长延迟(sub-long delay)寄存器SUB-LDP-REG。SUB-LDP-REG的个数等于峰值重叠数。与图16的电路类似，通过交替使用CAL-REG和LDP-REG，只需要一个SUB-LDP-REG和一个SHEX。

图19显示又一个用于长延时路径的电路。在图中，与图16中相似的部分用相同的参考符号指定。一个时钟CK被公用于输入到INP-REG、CAL-REG和LDP-REG、CAL-REG和LDP-REG的各级被反馈到它们的第一级。LDP-REG中的数据被输入到相位多路转换器PMUX1，在CAL-REG中的数据被输入到相位多路转换器PMUX2。PMUX1和PMUX2按其原样输出LDP-REG和CAL-REG中数据或者使其延迟一个时间片。PMUX1和PMUX2的输出被输入到一个寄存器多路转换器RMUX，它交替地输出CAL-REG或LDP-REG的输出。

Claims (17)

1．一种用于直接序列码分多址(DS-CDMA)蜂窝系统的信号接收装置，包括：

一组多个取样保持电路，用于保持和输入持续输入的信号；

多个匹配滤波器，每个用于在每个预定周期(符号周期)计算由所述取样保持电路保持的所述输入信号与一扩散代码序列之间的相关性，所述扩散代码序列是指示基站的长代码与指示移动站的短代码的组合代码序列；

多个计算寄存器，用于向所述匹配滤波器提供所述扩散代码序列，所述计算寄存器被分类成与所述匹配滤波器对应的多个组，每个组包括一个或多个所述计算寄存器；以及

多路转换装置，提供给所述包括多个计算寄存器的各组，用于有选择地把每个所述组中的所述计算寄存器连接于所述对应的匹配滤波器。

2．如权利要求1中所述的信号接收装置，其中所述一组取样保持电路被并行连接到所述输入信号并受到控制，从而使所述输入信号在每个时间片上被所述取样保持电路逐个保持，所述扩散代码序列在所述计算寄存器中与所述取样计时同步地循环移位。

3．如权利要求2中所述的信号接收装置，其中所述一组取样保持电路包含从第一级到最后一级串联起来的各取样保持电路，所述扩散代码序列沿着从所述第一级到所述最后一级的方向传送。

4．如权利要求2中所述的信号接收装置，还包含连在所述计算寄存器和所述多路转换器装置之间的相位多路转换器，用于有选择的输出处于那个时刻的移位状态的所述扩散代码序列或者在所述状态之前的一个移位状态的所述扩散代码序列，于是在同一时刻不同计算寄存器中的所述扩散代码序列被相继提供给所述匹配滤波器，从而能彼此分离地产生由不同扩散代码序列在同一时刻造成的相关性峰值。

5．如权利要求2中所述的信号接收装置，还包含一个或多个额外的取样保持电路，用于保持在发生不同扩散代码序列相关性峰值的时刻之前{(1个符号周期)-(1个时间片)}的时刻的和从所述时刻之前{(1个符号周期)-(1个时间片)}的时刻开始在此之前以1个时间片为间隔的各时刻的所述输入信号。

6．如权利要求2中所述的信号接收装置，还包含一个或多个额外的取样保持电路，用于保持在发生不同扩散代码序列相关性峰值的时刻的和从所述时刻开始在其后的以1个时间片为间隔的各时刻的所述输入信号。

7．如权利要求1中所述的信号接收装置，其中所述匹配滤波器之一被分配给栖息信道，另一个被分配给通信业务信道，而分配给所述栖息信道的所述匹配滤波器完成路径查寻以找出分配给所述通信业务信道的所述匹配滤波器需要进行相关性计算的时刻。

8．如权利要求1中所述的信号接收装置，其中所述匹配滤波器之一被分配给一个通信业务信道，该匹配滤波器完成路径查寻以找出要进行相关性计算的时刻，其作法是每个所述符号周期改变所述扩散代码序列，然后再由该匹配滤波器本身完成相关性计算。

9．如权利要求1中所述的信号接收装置，还包含连在所述取样保持电路与所述计算寄存器之间的选择器装置，用于使所述取样保持电路与所述计算寄存器中的所述扩散代码序列之间的关系保持不变，通过使所述取样保持电路与所述计算寄存器中的所述扩散代码序列之间的关系保持不变，用所述取样保持电路中的输入信号对所述多路转换器装置进行切换以便由不同的扩散代码序列进行相关性计算，然后所述选择器装置返回到保持所述关系不变之前的状态，从而使所述各峰值能分开地产生。

10．如权利要求9中所述的信号接收装置，其中，当在多个时刻连续发生由不同扩散代码序列造成的峰值时，在所述多个时刻由所述选择器装置使所述取样保持电路与所述计算寄存器中的所述扩散代码序列之间的关系保持不变，从而使所述多个峰值分开地产生。

11．如权利要求5中所述的信号接收装置，其中，当在一个符号周期中一个相关性峰值之后又发生一个相关性峰值而且所述相继峰值之间的时间距离等于或大于CN·Tt(这里CN是扩散代码序列的个数，Ti是时间片长度)，则在所述时间距离期间持续地计算由所述全部扩散代码序列产生的所述相关性；而当在一个符号周期中一个相关性峰值之后又发生一个相关性峰值而且所述相继的相关性峰值之间的时间距离小于CN×Tt，则在所述时间距离期间计算由所述扩散代码序列之一产生的所述相关性，而在此之后再计算由其他扩散代码产生的相关性。

12．如权利要求11中所述的信号接收装置，其中，当在一个符号周期中发生多个相关性峰值而且公式(C1)成立时，这里SSH是所述额外的取样保持电路个数，CP是相继峰值之间的时间距离小于(CN×Tt)的相关性峰值个数，Dk+1是第K峰值和第(K+1)峰值之间的时间距离， $\mathrm{SSH}<(\mathrm{CN}-1)\&CenterDot;\mathrm{CP}-\underset{i=2}{\overset{\mathrm{CP}}{\mathrm{\&Sigma;}}}{D}_i......\left(C1\right)$

则对公式(C2) $\mathrm{SSH}\&GreaterEqual;(\mathrm{CN}-1)\&CenterDot;\mathrm{PP}-\underset{i=2}{\overset{\mathrm{PP}}{\mathrm{\&Sigma;}}}{D}_i......\left(C2\right)$

中PP个数的峰值进行相关性计算，而对(CP-PP)个峰值的相关性计算被略去。

13．如权利要求1至12所述的信号接收装置，其中所述一组中的多个计算寄存器保持着为软切换所需的多个基站的扩散代码序列。

14．如权利要求1至12所述的信号接收装置，其中所述一组中的多个计算寄存器保持着为多代码处理所需的多个不同扩散代码序列。

15．如权利要求1至12所述的信号接收装置，其中所述一组中的多个计算寄存器保持着其延时在一个符号周期内的一个扩散代码序列。以及其延时超过一个符号周期的一个扩散代码序列。

16．如权利要求15中所述的信号接收装置，其中对于一个或多个所述匹配滤波器其所述符号周期的一个或多个长于所述匹配滤波器中另一个的所述符号周期，于是所述前者能检测到所述后者的一个相关性峰值，这里所述后者的延时大于所述后者的所述符号周期。

17．如权利要求16中所述的信号接收装置，其中所述前者被分配给一个栖息信道，而所述后者被分配给一个通信业务信道。

Images