CN1220468A - 内容寻址存储器 - Google Patents

内容寻址存储器 Download PDF

Info

Publication number
CN1220468A
CN1220468A CN98125258A CN98125258A CN1220468A CN 1220468 A CN1220468 A CN 1220468A CN 98125258 A CN98125258 A CN 98125258A CN 98125258 A CN98125258 A CN 98125258A CN 1220468 A CN1220468 A CN 1220468A
Authority
CN
China
Prior art keywords
line
matched line
circuit
matched
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98125258A
Other languages
English (en)
Inventor
池田势津子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1220468A publication Critical patent/CN1220468A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements

Landscapes

  • Static Random-Access Memory (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

多个匹配选择电路被连接到用于连接与多个字线相关的CAM单元相应行的相应一些匹配线上。输入是所述字线的匹配选择控制电路在CAM中执行数据检索时产生禁止检索的匹配线禁止信号。在来自控制电路的预充电信号和来自匹配选择控制电路的匹配线禁止信号的基础上,匹配选择电路禁止在连接到被分别连接到这些匹配选择电路的所述匹配线的行方向CAM单元中的数据检索,借此,根据单独的字线规定一个数据检索范围。

Description

内容寻址存储器
本发明涉及一种由使用匹配检测信号的多个内容寻址存储器单元组成的内容寻址存储器(一般相关存储器)。特别是，本发明涉及一种内容寻址存储器存储装置，在这种内容寻址存储器存储装置中，匹配操作的数量被减少。
内容寻址存储器(下面称之为“CAM”)将预先存储在存储器中的数据与外部提供的检索数据进行比较，确定是否具有匹配的存储数据，和如果获得匹配数据则提取所存储数据的地址。
图6示出了根据传统技术的一个CAM结构的例子。这里，一个位表示一个字，并示出了在一个没有列结构中的CAM。
如图6所示，以矩阵的形式排列了一个CAM单元A11-Anm阵列。在CAM单元行方向上延伸的选择控制线(下面称2为“字线”)WL1和在所述CAM单元行方向上延伸的用于传送匹配结果的匹配检测信号线(下面称之为“匹配线”)ML1被共同连接到在那个行中的所有CAM单元A11-A1m上。字线WL2-WLn和匹配线ML2-MLn被类似地共同连接到在所述相应行中的所有CAM单元上。字线WL1-WLn被连接到地址译码器100上。匹配线ML1被连接到匹配线预充电电路111和匹配检测电路103上。其它匹配线ML2-MLn被类似地分别连接到匹配线与充电电路112-11n和匹配检测电路103上。
匹配检测电路103输出已经实现与检索数据匹配的CAM的地址。匹配线预充电电路111-11n响应来自一个控制电路101的预充电信号PC对连接到预定电位的匹配线ML1-MLn在每个字线的基础上进行预充电。
检索数据输入电路120具有数据输入线D1并由来自所述控制电路101的预充电信号PC控制将检索数据传送给一对检索数据线CD1和CD1B。检索数据输入电路121-12m被以和检索数据输入电路120类似的方式构成和以类似的方式工作。
所述一对检索数据线CD1和CD1B被连接到在相应列中的所有CAM单元A11-An1上，其它对检索数据线CD2-CDm、CD2B-CDmB被类似地连接到所述相应列的所有CAM单元上。
具有输入地址A1-An的地址译码器100由来自具有时钟输入端CLK的控制电路101的信号控制，并控制所述字线WLl-WLn的选择。
数据被预先存储在CAM单元的存储器部分。存储数据的一个例子如下：
WLl行方向-A11,A12,A13,A1m:0,0,0,0
WL2行方向-A21,A22,A23,A2m:0,1,0,1
WLn行方向-An1,An2,An3,Anm:1,1,1,1
假设检索数据是1,1,1,1。当所有的“1”被作为数据输入D1-Dm施加时，检索数据被分别传送给所有对检索数据线CD1-CDm,CD1B-CDmB。此时，在字线WLn行方向CAM单元An1-Anm中的所有存储数据位与所述检索数据相匹配，并在匹配线MLn上输出一个匹配信号。利用匹配检测电路103检测字线WLn行方向CAM单元An1-Anm的地址。当使用被检测出的地址读其它存储器装置的数据时，可以获得与所述CAM字线WLn的行方向CAM数据对应的信息。
如果已经存储在所述CAM单元存储器都分中的多项数据是相同的，例如：
WL1行方向-A11,A12,A12,A1m:0,0,0,0
WL2行方向-A21,A22,A23,A2m:0,1,0,l
W1n行方向-An1,An2,An3,Anm:1,1,1,1
那么，在检索数据是1,1,1,1的情况下，字线WLn和WL2的某些行方向CAM单元将提供与检索数据的匹配。
如果与所述CAM字线WL2的行方向CAM对应的信息是希望的，首先检测字线WLn的行方向CAM单元的地址和通过使用这个地址从其它存储器装置中读出数据获得信息。接着，检测所述字线WL2所述行方向ACAM单元的地址并使用这个地址读出其它存储器装置中的数据，借此，获得与所述CAM字线WL2的行方向CAM数据对应的信息。如果存储在CAM单元存储器部分中的数据在每行基础上提供多个与所述检索数据的匹配，那么，检索的数量将等同于这些字线的数量。检索的数量然后可以根据检索数据的内容指出冗余。
图7简要示出了根据现有计数的CAM单元电路的结构。
如图7所示，CAM单元电路包括一个存储器部分(静态RAM)212和一个用于将所存储的数据和检索数据进行比较的比较器电路部分213。
存储器部分212和比较器电路部分213包括被构成一个触发器的反相器201和202；N-沟道MOS晶体管(下面称之为“NMOS晶体管”)203、204、205、206和207；一对检索线CD208、CDB209；用于控制向存储器部分写入数据的字线WL210和用于输出表示在每行基础上在相关个别字线上是否实现所存储的数据与检索数据相匹配的信息的匹配线ML211。
图8例示了由图7中的CAM单元电路所构成的电路中的一个字部分。
图8示出了与图7所示CAM单元相同的CAM单元311-31m，并且所述CAM单元中的每一个都通过一对在所述列方向中的检索数据线ACD1-CS1B到CDM-CDMB共同连接到一起。
所提供的检索数据输入电路120-12m用于各个列并具有数据输入端D1-Dm。另外，检索数据输入电路120-12m由在检索数据线CD1上的预充电信号PC控制并在检索数据线CD1、CD1B和CDm和CDmB上传送检索数据。检索数据线CD1B传送在检索数据线CD1上与所述数据反相的数据。
匹配线预充电电路111由P-沟道晶体管(下面称之为“PMOS”)组成。预充电信号PC输入这个PMOS晶体管的栅极。一个扩散层(例如源极)被连接到电源VDD，其它的扩散层(漏极)被连接到在所述行方向中的CAM的匹配线ML1。提供一个匹配线预充电电路，用于在所述行方向中的每个独立匹配线和根据预充电信号PC的控制对所述匹配线进行充电。
在所述CAM单元行方向中的字结构包括m个利用在所述行方向中的字线WL1和匹配线ML1连接到一起的CAM单元。在所述CAM单元行方向中的其它字结构322-32n被分别利用字线WL2-WLn和匹配线ML2-MLn连接到一起。
下面结合图7描述检索和比较操作。
在检索和比较部分中，在一对检索数据线CD208和CD209上传送检索数据之前，在每个字线的基础上将相关字线的匹配线ML充电到VDD电平(电源电压)(其中，在CDB上的信号是在CD上信号的互补信号)。检索数据经过检索数据输入电路被传送给一对检索数据线CD208和CDB209，从而可以执行检索和比较操作。
假设检索数据和所存储的数据匹配。如果图7所示检索数据线CD208处于VDD电平(检索数据线CDB209、即与在CD208上数据反相的数据处于地GND电平)和在节点214处存储的数据处于VDD电平(在节点215处的存储数据处于GND电平)，那么，其栅极被提供有节点214处电位的NMOS晶体管205被激活(NMOS晶体管206被截止)，这样，检索数据线CD208上的电位被经过NMOS晶体管205传送给NMOS晶体管207的栅极。然后，NMSO晶体管207的栅极处于高电平和NMOS晶体管207导通。预充电匹配线ML211上的电位被经过NMOS晶体管207放电的地电位。
假设检索数据与所存储的数据不匹配。如果图7所示检索数据线CD208处于地电平(检索数据线CDB209、即与CD208上的数据反相的数据处于VDD电平)和在节点204处所存储的数据处于VDD电平(在节点215处存储的数据处于地电平)，那么，NMOS晶体管205被激活(NMOS晶体管206被截止)，这样，检索数据线CD208的电位经过NMOS晶体管205被传送给NMOS晶体管207的栅极。NMOS晶体管207的栅极逆转到低电平和NMOS晶体管207被截止。结果是匹配线ML211保持在预充电电位。
如图6和8所示，每个字线的CAM单元都被那一行的匹配线连接到一起。因此，如果检索的结果是与那一行中的任一单元匹配，那么，相关字线的的匹配线被放电到地电平。如果检索的结果是与所有的单元都不匹配，那么，相关字线的匹配线被保持在预充电电位。
图9的定时曲线示出了根据现有技术CAM电路的操作。时钟CLK和预充电信号PC同步和同相位。当时钟处于高电平(时钟1)时，则对应于CAM数据检索间隔。当时钟处于低电平(时钟2)时，则对应于匹配线预充电间隔。
如果在时钟1(CAM数据检索间隔)期间预充电信号PC的VDD电平进入在由这个PMOS晶体管构成的匹配线预充电电路111中的PMOS晶体管的栅极，所述PMOS晶体管将被激活并结束预充电。
预充电匹配线的电位根据在所述CAM中数据检索的结果而变化。如果检索的结果是匹配，那么所述匹配线将进入地电位。另一方面，如果检索结果是没有匹配，那么，所述匹配线被保持在预充电电位。假设检索数据在时钟CLK上升的同时被传送给所述检索数据线和在一个周期之内所述检索数据不变。当检索数据从数据输入端D进入时，检索数据被从检索数据输入电路输出并在一对检索数据线CD和CDB上传送。
如果在时钟2(匹配线预充电间隔)期间预充电信号PC的地电平进入在匹配线预充电电路111中的PMOS晶体管的栅极，那么，PMOS晶体管被激活(导通)。结果是VDD电平被传送给所述匹配线和相关字线的匹配线被预充电到VDD电平。另外，当预充电信号PC的地电平被输入给检索数据输入电路时，后者在一对检索数据线CD和CDB上传送地电平而与检索数据的内容无关。因此，NMOS晶体管207的栅极被截止，结果是在所述匹配线上的预充电无效。
周期A被用于检索数据和存储数据匹配的情况。由于检索结果是匹配，在时钟1的CAM数据检索间隔内，所述匹配线ML被从预充电电位放电到地电位。当后面的时钟处于低电平(时钟2)时，匹配线ML被预充电。
周期B被用于检索数据和存储数据不匹配的情况。由于检索的结果是不匹配，在时钟1的CAM数据检索间隔内，所述匹配线ML被保持在预充电电位。当后面的时钟处于低电平(时钟2)时，执行到匹配线预充电间隔的转换，但所述匹配线保持在预充电电位。
通过利用图6所示匹配检测电路103在所述时钟1的CAM数据检索间隔中检测所述匹配线ML的电位电平，可以确定在CAM中的检索结果是匹配还是不匹配。
在日本专利公开JP-A-62-293596(1987)说明书中披露的传统内容寻址存储器装置是一个字由n个位组成。所述装置包括：一个译码器，该译码器执行与在n位数据中写入相关的字选择；第一内容寻址存储器单元阵列，在该阵列中，一个字由m位组成；第一读出放大器，用于读出由所述第一内容寻址存储器单元阵列执行的比较结果；第二内容寻址存储器单元阵列，在该阵列中，一个字由n-m位组成，用于使用第一读出放大器的输出执行比较操作；和第二读出放大器，用于根据第一读出放大器的输出读出由所述第二内容寻址存储器单元阵列执行的比较结果，借此，可以指望减少在比较操作时的功耗。
下面将描述能够克服上述现有技术CAM存在的若干问题的本发明。
一个问题是需要大量的检索操作以实现单一匹配。其原因如下；
在传统的CAM中要针对每个地址和每个字执行数据检索从而使所述检索变得非常烦琐、或可以根据检索数据的内容执行与字线数量的次数相等的数据检索。换言之，如果当使用已经在所述CAM中检测到的一个地址读出在另一个存储器装置中的数据时已经存储在所述CAM单元存储器部分中的多个数据项是相同的，那么，执行所述检索直到获得所希望的信息为止和这种检索的次数与所存储数据的相同项的数量相同。
另外的一个问题是导致功耗增加的不必要的电流。
当作为在连接到在由传统CAM单元组成的内容寻址存储器装置中相关字线的匹配线上的所有CAM中进行数据检索的结果获得一个匹配时，通过在CAM单元数据检索部分中的晶体管的导通，所述匹配线被充电和放电。接着，字线的数量和位长被加大，从而导致功耗的增加。之所以这样的原因是当考虑到一个单个字线的比较结果指出总的匹配时，所述CAM单元的所有数据检索部分都进行工作，从而使在检索之前充电的部分匹配线放电和产生不必要的功耗。
因此，本发明的一个目的是提供一种内容寻址存储器，在这种存储器中，当CAM工作时，数据检索操作的数量被减少并具有较小的功耗。
根据本发明的第一方面，通过提供一个具有地址译码器、控制电路、用于向内部电路输入保持数据和检索数据的检索数据输入电路、用于向结果匹配信号线(下面称之为“匹配线”)充电的匹配线预充电电路和用于检测在一个匹配线上是否已经获得一个匹配的匹配检测电路的内容寻址存储器来实现上述目的。所述内容寻址存储器包括：
匹配选择控制电路，作为输入，该匹配选择控制电路被连接有作为地址译码器输出的多个字线，用于提供作为用于匹配线禁止信号的预定电位(例如电源电位)，所述匹配线对应于阶数高于或低于所述地址译码器已经选择的一个字线的所有字线。所述内容寻址存储器还包括一个匹配选择电路(即匹配线选择放电电路)，该电路被连接到相应匹配线上并被输入有来自匹配选择控制电路的匹配线禁止信号和用于从所述控制电路向匹配线充电的预充电信号，所述匹配选择电路用于使与所述匹配线禁止信号对应的匹配线放电。
根据本发明的内容寻址存储器的功能是用于输入外部提供的包括多个位的检索数据，将所述检索数据与内部存储的数据进行比较以确定所述数据是否匹配。内容寻址存储器包括连接到相应的一些匹配线(图1所示ML1-MLn)上的匹配选择电路(图1所示511-51n)和用于控制所述匹配选择电路的匹配选择控制电路(图1所示500)。通过规定在字线单元内的检索范围和禁止在所述检索范围以外的字线单元内进行比较检索，仅在其余单独字线的基础上(即仅在规定检索范围内字线的基础上)执行比较检索。
根据本发明的第二方面，提供了一种内容寻址存储器，用于多部输入包括多个位的检索数据，和将所述检索数据与内部存储的数据进行比较，并确定所述检索数据是否与内部存储的数据相匹配，所述内容寻址存储器包括：
连接到相应一些匹配线上的匹配选择电路，每一个都在每个字线的基础上共同连接相应行的所有行方向CAM单元；和
匹配选择控制电路，用于控制所述匹配选择电路；
其中，通过在每个字线的基础上利用已经由地址译码器选择的一个字线位置规定一个数据检索范围并通过在规定检索范围以外的每个字线的基础上禁止比较检索，使得仅在每个字线基础上对剩余单独字线进行比较检索。
本发明的其余方面和特性在所附权利要求中作了披露这里作为参考而引入了包含在每个权利要求和/或段落的相互结合或单独的整个内容和/或特性。
本发明的其它特性和优点将通过下面结合附图的描述变得明显，其中，在整个附图中，类似的参考字符指出相同或类似的部分。
图1的框图示出了根据本发明第一实施例的内容寻址存储器的结构；
图2示出了在第一实施例中所述电路的一个字线；
图3的电路图示出了根据第一实施例匹配选择控制电路的结构；
图4的定时曲线用于描述第一实施例的操作；
图5示出了根据本发明第二实施例的电路结构；
图6的框图示出了现有技术的内容寻址存储器的结构；
图7示出了现有技术CAM单元中的电路结构；
图8示出了图6所示电路的一个字；和
图9的定时曲线示出了现有技术的内容寻址存储器的操作。
下面描述用于实践本发明的模式。
在本发明的最佳实施例中，通过规定不需要(在每个字线基础上)检索的单独字线的行方向CAM单元和规定需要(在每个字线单元基础上)检索的单独字线的行方向CAM单元的范围，减少检索操作的数量。另外，提供了一种规定装置，用于(在每个字线的基础上)规定不进行与检索数据相关的检索的单独字线的行方向CAM单元范围。在除了由所述规定装置规定的单独字线的行方向CAM单元以外的CAM单元中执行检索操作。
具体地说，根据本发明的最佳实施例，提供了一种内容寻址存储器，用于输入包括多个位的外部提供的检索数据，将所述检索数据与内部存储的数据进行比较，并确定所输入的检索数据是否与内部存储的数据相匹配。匹配选择电路(图1所示511-51n)中相应的一些匹配选择电路被连接到匹配线(图1所示ML1-MLn)中相应的一些匹配线上，其中的每一个被共同连接到一行相应单独字线(即在每个字线的基础上冲的行方向CAM单元上。被作为输入连接有所述字线的匹配选择控制电路(图1中的500)产生一个或多个当在内容寻址存储器中执行数据检索时禁止检索的匹配线禁止信号。在来自控制电路(图1中的101)的预充电信号PC和来自提供给它的匹配选择控制电路(500)的匹配线禁止信号的基础上，一个或多个匹配选择电路禁止在连接到某些连接到这些匹配选择电路上的规定匹配线上的行方向CAM单元中的数据检索，借此，根据单独字线规定数据检索范围。在这种情况下，与所述规定检索范围内任一单独字线(即在每个字线基础上)对应的匹配线保持在非匹配状态，而不必考虑检索的结果是否匹配。由此，利用所选择字线的位置规定了一个数据检索范围。
下面将结合附图对本发明的实施例进行描述。
图1的框图示出了根据本发明第一实施例的CAM结构。
如图1所示，以矩阵的形式安排所述阵列CAM单元A11-Anm。在所述CAM单元行方向延伸的字线W11-WLn被连接到地址译码器100。字线WL1和匹配线ML1被共同连接到在那个行中的所有CAM单元A11-A1m上。字线WL2-WLn和匹配线ML2-MLn被类似地共同连接到在相应行中的所有CAM单元上。匹配线ML1-MLn被类似地分别连接到匹配选择电路511-51n、分别连接到匹配线预充电电路111-11n上和经过所述CAM单元最终被连接到匹配检测电路103上。匹配检测电路103检测所述检索数据与存储数据相匹配的CAM的地址。
被连接有作为输入的字线WL1-WLn的匹配选择控制电路500将匹配线禁止信号CUTML1-CUTMLn分别传送给匹配选择电路511-51n。在来自被输入有时钟信号CLK和来自匹配选择控制电路500的匹配线禁止信号CUTML1-CUTMLn的所述控制电路101的预充电信号PC的基础上，匹配选择电路511-51n将匹配线ML1-MLn置于匹配状态，借此以禁止在连接到所述匹配线ML1-MLn的所述行方向CAM单元处的数据检索。
匹配线预充电电路111-11n响应来自控制电路101的预充电信号PC在每个字线的基础上将连接到它的匹配线ML1-MLn预充电到预定电位。检索数据输入电路120具有数据输入端D1并由来自控制电路101的预充电信号PC控制将检索数据传送给一对检索数据线CD1和CD1B。检索数据输入电路121-12m以与检索数据输入电路120类似的形式构成并以类似的方式操作。
所述一对检索数据线CD1和CD1B被连接到相应列中的所有ACAM单元A11-An1上。其它对检索数据线CD2-CDm、CD2B-CDmB被类似地连接到相应列的所有CAN单元上。
具有输入地址A1-An的地址译码器100由来自控制电路101的信号控制，并控制字线WL1-WLn的选择。
图2示出了对应于图1所示一个字(或字线)的部分CAM的结构。
如图2所示，CAM单元311-31m与图7所示现有技术的CAM单元相同，并共同利用在所述列方向中的一对检索数据线CD1-CDm,CD1B-CDMB将所述CAM单元进行连接。
检索数据输入电路120由预充电信号PC控制并在检索数据线CD1和CDB1上传送所述检索数据。检索数据线CD1B传送与在检索数据线CD1上的数据反相的数据。对其它对检索数据线CDm,CDmB完全相同。在逐列的基础上提供检索数据输入电路120-12m。
具有输入地址A1-An的地址译码器100由来自控制电路101的一个信号控制，并控制字线WL1-WLn的选择。在所述CAM单元行方向中的字(字线)结构321包括所有都由在所述行方向中的字线WL1和匹配线ML1连接的m个CAM单元。在所述CAM单元所述行方向中的其它字(字线)结构322-32n也都分别由字线WL2-WLn和匹配线ML2-MLn连接。连接在该行中所有所述CAM单元的匹配线ML1被连接到匹配线预充电电路111和匹配选择电路511。
匹配线预充电电路111是由PMOS晶体管构成的。预充电信号PC被输入给所述PMOS晶体管的栅极，它的一个扩展层被连接到VDD，而另一个扩展层被连接到所述行方向CAM单元的匹配线ML1上。
响应来自控制电路101的预充电信号PC，匹配线预充电电路111-11n在每个字线的基础上将连接到它的各匹配线ML1-MLn充电到预充电电位。
匹配选择电路511由两个堆栈型晶体管601和602的阵列构成。NMOS晶体管601具有被施加预充电信号PC的一个栅极、一个连接到匹配线ML1的扩展层和一个连接到与NMOS晶体管602共用的另一个扩展层的的扩展层。NMOS晶体管602具有被施加来自匹配线选择控制电路500的匹配线禁止信号CUTML1的栅极。没有被连接到NMOS晶体管601的所述扩展层上的NMOS晶体管602的一个扩展层被接地。其它匹配选择电路512-51n具有类似的结构。
被连接作为输入的字线WL1-WLn的匹配选择控制电路500分别将匹配线禁止信号CUTML1-CUTMLn传送给匹配选择电路511-51n。
图3的电路示出了图1和2中对应于4个字的匹配选择控制电路500的结构。
如图3所示，匹配选择控制电路500包括反相器70、71、72、73、77、78、79和两输入端与非门74、75、76。当利用一个地址的内容使字线WL2被选择(即这个字线上的电位从GND上升到VDD电平)时，字线WL1、WL2、WL3和WL4上的电位将分别是GND、VDD、GND和GND。其输入是WL4的反相器70的输出(匹配线禁止信号CUTML4)是所述VDD电位。其输入是WL3的反相器71的输出被输入给与非门74，反相器70的输出(匹配线禁止信号CUTML4)也被输入给与非门74。当与非门74的输出进入反相器77时，反相器77的输出(匹配线禁止信号CUTML3)变成VDD电位。
其输入是WL2的反相器72的输出被输入给与非门75，反相器77的输出(匹配线禁止信号CUTML3)也被输入给与非门75。当与非门75的输出进入反相器78时，反相器78的输出(匹配线禁止信号CUITWL2)变成GND电平。一输入是WL1的反相器73的输出被输入给与非门76，反相器78的输出(匹配线禁止信号CUTML2)也被输入给与非门76。当与非门76的输出进入反相器79时，反相器79的输出(匹配线禁止信号CUTML1)变成GND电平。
由此，匹配线禁止信号CUTML1、CUTML2、CUTML3和CUTML4的电位分别变成GND、GND、VDD和VDD。VDD电位被确认给与阶次高于所选择字线阶次的地址字线对应的所有匹配线禁止信号CUTML。匹配线禁止信号CUTML1-CUTMLn的状态由利用一个地址内容选择的字线WL1-WLn的状态决定。换言之，可以通过所选择字线的位置规定用于单独字线的数据检索范围。另外，在电路结合的基础上，可以产生与阶次低于所选择字线的地址字线对应的匹配线禁止信号。
图4的定时曲线示出了根据这个实施例的CAM的操作。所述CAM的操作将结合图2和4予以描述。在检索和比较过程中，检索数据与存储数据匹配的操作和检索数据与存储数据不匹配的操作与上述现有技术的描述相同。
相关字线的匹配线(在每个字线的基础上)在检索数据被传送给一对检索数据线CD、CDB之前被充电到VDD电平(电源电压)。所述检索数据被提供给数据输入端D并经过检索数据输入电路传输给一对检索数据线CD、CDB，从而可以执行检索和比较操作。
时钟CLK和预充电信号PC相互同步和同相。当所述时钟处于高电平(时钟1)时，这对应于CAM数据检索间隔。当所述时钟处于低电平(时钟2)时，这对应于匹配线预充电间隔。通过检测时钟1的CAM数据检索间隔中所述匹配线ML的电位电平，确定在所述CAM中的检索是导致匹配还是导致不匹配。这在现有技术中已经做了描述。
在时钟1的间隔(所述CAM数据检索间隔)中，假设检索数据在所述时钟CLK上升的同时被传送给所述检索数据线和在一个周期期间所述检索数据不变化。当检索数据从数据输入端D进入时，该检索数据从检索数据输入电路输出并经过一对检索数据线CD、CDB传送。由于VDD电平从预充电信号PC进入匹配线预充电电路111中PMOS晶体管的栅极，所述PMOS晶体管截止和预充电结束(检索间隔开始)。
由于VDD电平进入匹配选择电路511的NMOS晶体管601的栅极，该NMOS晶体管被导通。NMOS晶体管602栅极的输入状态和匹配线禁止信号CUTML1的状态由字线WL1的状态(被选择或未被选择)决定。
当字线WL1被选择时，匹配线禁止信号CUTML1由于匹配选择控制电路500的作用而处于GND电平；而其它匹配线禁止信号CUTML2-CUTMLn则上升到VDD电平。如果匹配线禁止信号CUTML1(处于GND电平)进入由两个NMOS晶体管601、602构成的匹配线选择电路511，那么，作为匹配线ML1电位没有变化的结果，NMOS晶体管602截止，NMOS晶体管601导通。
匹配线ML1上的电位变化取决于所述CAM中数据检索的结果。如果检索的结果是匹配，所述匹配线处于GND电位。另一方面，如果检索的结果是不匹配，那么，所述匹配线被保持在预充电电位。在被输入有其它匹配线禁止信号CUTML2-CUTMLn(VDD电位)的匹配选择电路512-51n中，由于在匹配线ML2-MLn上传送了将地电位施加给输入给NMOS晶体管的所述扩展层、即它们栅极的匹配线禁止信号CUTML2-CUTMLn，所以，在每个电路中的所述两个晶体管都导通，借此，这些匹配线被从所述预充电电位放电到GND。
换言之，在与阶次高于所选择字线WL1的地址字线对应的所有匹配线禁止信号CUTML2-CUTMLn上传送CDD电位。不考虑在所述CAM中的数据检索结果是否匹配，以和检索结果指出一个匹配的相同方式，匹配线ML2-MLn从预充电电位放电到地电位和不执行所述数据检索。由此，可以利用所选择字线的位置规定(定义)数据检索范围。
如果在时钟2(匹配线预充电间隔)期间预充电信号PC的GND电位进入匹配线预充电电路111中的PMOS晶体管的栅极，所述PMOS晶体管被激活(导通)。结果是CDD电平被传送给所述匹配线和相关字线的匹配线被预充电到VDD电平并被激活。匹配选择电路511的NMOS晶体管601具有施加到它栅极的GND电平和处于截止状态。结果是匹配线WL1的电位没有变化，而不必考虑匹配线禁止信号CUTML1的状态。对于其它的匹配线ML2-MLn结果是相同的。
当预充电信号PC的GND电平被施加到检索数据输入电路时，它在不考虑所述检索数据内容的情况下在—对检索数据线CD、CDBA上传送GND电位，因此，使NMOS晶体管207截止。结果是匹配线ML1的预充电电位不变化。
周期A被用于检索数据和存储数据相匹配的情况。由于检索的结果是匹配，所以，在时钟1的CAM数据检索间隔中相关字线的匹配线ML被从预充电电位放电到GND电位。当后续时钟处于低电平(时钟2)时，所述匹配线ML被再次预充电。这个周期已经在现有技术中进行了描述。
周期B被用于检索数据和存储数据不匹配的情况。由于检索的结果是不匹配，在时钟1的CAM数据检索间隔中匹配线ML被保持在预充电电位。当后续时钟(时钟2)处于低电平时，将变换到匹配线预充电间隔，但所述匹配线仍保持在所述预充电电平。这个周期也已经在现有技术中进行了描述。
周期C被用于规定检索数据范围的情况。在时钟1的CAM数据检索间隔中，与相关字线对应的匹配线ML被从所述预充电电位放电到GND电位，而不必考虑检索结果是否匹配。当后续时钟处于低电平(时钟2)时，匹配线ML被再次预充电。
图5示出了根据本发明第二实施例的结构。在第一实施例中，CAM单元的匹配线连接是根据检索的结果以或逻辑为基础的。而在第二实施例中，所述连接是根据检索的结果以与逻辑为基础的。
如图5所示，CAM单元911-91n与图7所示现有技术的CAM单元具有相同的结构。但是，某些连接是不同的。在图5中，连接到图7所示GND的NMOS晶体管207的所述扩展层被连接到相邻CAM单元的NMOS晶体管207的所述扩展层。在每个行方向中所述CAM单元的第一NMOS晶体管207的扩展层被连接到相应行的匹配选择电路(901-90n)上。
在所述行方向中的CAM单元的最后NMOS晶体管207的扩展层被连接到相应行的匹配线预充电电路(111-11n)上。
一对检索数据线CD1、CD1B连接所述列的所有CAM单元。输入端D1是一个向由预充电信号PC控制以在对检索数据线CD1、CD1B对上传送所述检索数据的检索数据输入电路120输入的输入端。
检索数据线CD1B传送与检索数据线CD1上的数据反相的数据。对于其它对检索数据线CDm、CDmB情况相同。所述检索数据输入电路以逐列为基础进行安排。
在行方向CAM单元的字(线)结构921由m个单元在行方向中的字线WL1和匹配线ML1连接的CAM单元所组成。在所述行方向的CAM单元中的其它字(线)结构922-92n都利用字线WL2-WLn进行连接。
匹配线预充电电路111是由一个PMOS晶体管构成的。预充电信号PC被输入给所述PMOS晶体管的栅极，该PMOS晶体管的一个扩展层被连接到VDD，而它的其它扩展层被连接到所述行方向CAM单元的匹配线ML1上。提供了一个用于每个行方向字线的匹配线预充电电路，并根据所述预充电信号PC的内容向相应的匹配线预充电。
匹配选择电路901是由一个PMOS晶体管构成的。该PMOS晶体管具有被施加有匹配线禁止信号CUTML1的栅极、被连接到地的一个扩展层和被连接到与在所述行方向中平行安排的CAM单元的NMOS晶体管207所述扩展层上的另一个扩展层。一个匹配选择电路被提供给所述行方向中的每个字线。
当在所述CAM中进行数据检索过程中已经选择了字线WL1时，匹配线禁止信号CUTML1保持在GND电平，而匹配线禁止信号CUTML2-CUTMLn保持在VDD电平。
当检索结果是不匹配时，由于匹配线ML1保持在预充电电位，所以，CAM单元(911-91m)的NMOS晶体管207截止，这在现有技术中已经做了描述。对于其它匹配线ML2-MLn也是如此。
当检索的结果是匹配时，所述字线CAM单元(911-91m)的所有NMOS晶体管207都导通。所述匹配线禁止信号CUTML1保持在地电平和匹配选择电路901的PMOS晶体管导通。结果是匹配线ML1被从预充电电位放电到GND电位。这个在现有技术中也已经进行了描述。
匹配线禁止信号CUTML2-CUTMLn保持在VDD电平，匹配选择电路902-90n的PMOS晶体管截止。结果是利用和不存在数据检索匹配结果相同的方式使与字线WL2-WLn对应的匹配线ML2-MLn保持在预充电电位，且不执行数据检索。由此，可以根据个别的字线利用所选择字线的位置规定数据检索范围。
根据本发明的第一和第二实施例，利用单列结构的内容寻址存储器叙述了本发明。但是，上述实施例也可以被应用于多列结构的内容寻址存储器电路。
本发明的一个效果是减少了检索操作的数量。其原因如下：
传统的装置是这样的：如果当使用来自CAM的一个检测地址从另一个存储器器装置读数据时已经存储在所述CAM单元存储器中的多项数据是相同的，那么，使用相当于存储数据相同项数量的一定数量的检索执行检索，直到获得所需信息为止。反之，在本发明中，通过根据单独的字线(即在每个字线的基础上)指定一个数据检索范围可以减少所述的检索数量。
本发明的另一个效果是可以减少所述CAM操作的功耗，其原因如下：
传统的装置是这样的：当考虑到单独字线的比较结果指出总的匹配时，CAM单元的所有数据检索部分都进行工作，在检索操作之前充电的匹配线的电位被放电，从而消耗了不必要的能量。相反，在本发明中，通过规定一个数据检索范围限制了在每个字线基础上操作的CAM单元的数据检索操作。例如，如果所述装置具有40位×1024字、4列结构和数据检索范围是整个字线的一半，那么，可以实现每单元1.2μA或整个1.5mA的减少。
当不脱离本发明的精神和范围就可以做出本发明很多明显不同的实施例时，应当理解，除了所附权利要求书的规定以外，本发明并不局限于所述特定实施例或作为实施例所述的元素特定组合。

Claims (16)

1．一种具有地址译码器、控制电路、用于向内部电路输入保持数据和检索数据的检索数据输入电路、用于向匹配线充电的匹配线预充电电路、和用于检测在一个匹配线上是否已经获得匹配的匹配线检索电路的内容寻址存储器，所述内容寻址存储器包括：
一个匹配选择控制电路，作为输入，该电路被连接到作为所述地址译码器输出的多个字线上，所述电路用于提供一个预定电位作为用于与阶次高于或低于由所述地址译码器已经选择的一个字线的所有字线对应的匹配线的禁止信号；和
多个匹配选择电路，该电路被连接到相应的匹配线上，并且被输入有来自所述匹配选择控制电路的匹配线禁止号和来自所述控制电路并用于向匹配线充电的预充电信号，该电路用于使与匹配线禁止信号对应的匹配线放电。
2．根据权利要求1所述的存储器，其特征是所述预定电位是电源电位。
3．根据权利要求1所述的存储器，其特征是所述匹配选择控制电路包括其中阶次1的字线经过一个缓冲器连接到阶次1的匹配线禁止信号上的电路，阶次2的匹配线禁止信号被通过作为阶次2字线和阶次1匹配线禁止信号组合而形成的一个信号传送，阶次n(其中n是自然数)的匹配线禁止信号被通过作为阶次n字线和阶次n-1匹配线禁止信号的组合形成的一个信号传送。
4．根据权利要求1所述的存储器，其特征是所述匹配选择控制电路包括一个电路，在该电路中，阶次n(n是一个自然数)的字线被连接到阶次n的匹配线禁止信号上，阶次n-1的匹配线禁止信号被通过作为阶次n-1的一个字线和阶次n的匹配线禁止信号的组合形成的一个信号传送，阶次1的匹配线禁止信号被通过作为阶次1的字线和阶次2的匹配线禁止信号的组合而形成的一个信号传送。
5．根据权利要求1所述的存储器，其特征是所述匹配选择电路中的每一个都包括一个电路，该电路将所述匹配线禁止信号和预充电信号逻辑地组合起来并具有一个开关功能，当所述开关功能被接通时，所述匹配选择电路使相应的匹配线放电。
6．一种内容寻址存储器，用于外部输入包括多个位的检索数据，将所述检索数据与内部存储数据比较和确定所述检索数据是否与所述内部存储数据相匹配，所述内容寻址存储器包括：
连接到相应一些匹配线上的多个匹配选择电路，其中的每一个都在每个字线的基础上被共同连接到相应行所有的行方向CAM单元上；和
一个匹配选择控制电路，用于控制所述匹配选择电路；
其中，通过在每个字线的基础上利用一个已经被地址译码器选择的字线位置规定一个数据检索范围和通过在所规定检索数据范围之外的每个字线的基础上的禁止比较检索，只在每个字线基础上对剩余单独字线执行比较检索。
7．根据权利要求6所述的存储器，其特征是所述匹配选择控制电路利用通过规定用做所述数据检索范围边界字线的一个字线所获得的字线位置规定一个数据检索范围。
8．根据权利要求6所述的存储器，其特征是所述匹配选择控制电路从与分配给所述匹配线的字线对应的所述匹配选择控制电路接收一个禁止信号，所述禁止信号禁止所述匹配线进行匹配检索。
9．根据权利要求6所述的存储器，其特征是所述匹配线中的每一个都根据预充电信号利用匹配线预充电电路预充电到一个预定电位，和
其中所述匹配线中任一个的所述预定电位根据数据检索范围放电。
10．根据权利要求9所述的存储器，其特征是所述放电是由接收匹配线禁止信号的所述匹配选择电路执行的。
11．根据权利要求6所述的存储器，所述存储器包括其中的每一个都经过串联连接到所述匹配线上的开关元件共同连接到在行的基础上的CAM单元上的多个匹配线，和
其中，所述匹配线的一端被连接到一0预充电电路，它的另一端被连接到由所述匹配选择控制电路提供的一个匹配线禁止信号控制的匹配线选择电路上。
12．根据权利要求6所述的存储器，其特征是所述匹配选择电路使被预充电的匹配线放电。
13．根据权利要求11所述的存储器，其特征是所述匹配选择电路使被预充电的匹配线放电。
14．根据权利要求6所述的存储器，其特征是所述匹配线被连接到被分配给在逻辑与组合中所述匹配线的CAM单元。
15．根据权利要求6所述的存储器，其特征是所述匹配线被连接到被分配给在逻辑或组合中的所述匹配线。
16．根据权利要求6所述的存储器，其特征是还提供了一种匹配检测电路，用于检测没有被禁止比较检索的匹配线的输出。
CN98125258A 1997-11-21 1998-11-21 内容寻址存储器 Pending CN1220468A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP338105/97 1997-11-21
JP33810597A JP3190868B2 (ja) 1997-11-21 1997-11-21 連想メモリ装置

Publications (1)

Publication Number Publication Date
CN1220468A true CN1220468A (zh) 1999-06-23

Family

ID=18314969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98125258A Pending CN1220468A (zh) 1997-11-21 1998-11-21 内容寻址存储器

Country Status (4)

Country Link
US (1) US6081441A (zh)
EP (1) EP0918335A3 (zh)
JP (1) JP3190868B2 (zh)
CN (1) CN1220468A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311474C (zh) * 1999-07-12 2007-04-18 莫塞德技术公司 内容可寻址存储器中多重匹配检测的电路和方法
CN100414646C (zh) * 2001-12-28 2008-08-27 莫塞德技术公司 低功耗内容可定址记忆体架构
CN100418160C (zh) * 2003-09-10 2008-09-10 松下电器产业株式会社 优先电路
CN100440379C (zh) * 2001-09-25 2008-12-03 微米技术有限公司 三级内容寻址存储器单元
CN100466103C (zh) * 2002-03-18 2009-03-04 因芬尼昂技术股份公司 可寻址内容的存储单元
CN101346775B (zh) * 2005-10-28 2012-04-18 高通股份有限公司 通过控制虚拟接地来细分camram库的电路和方法
CN101501780B (zh) * 2006-08-04 2012-11-14 高通股份有限公司 用于减少内容可寻址存储器中的功率消耗的方法和设备
CN103730156A (zh) * 2009-08-03 2014-04-16 瑞萨电子株式会社 内容可寻址存储器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101115A (en) * 1998-08-07 2000-08-08 Cisco Technology, Inc. CAM match line precharge
JP3141866B2 (ja) 1999-01-18 2001-03-07 日本電気株式会社 連想記憶装置及び連想メモリ検索方法
JP3478749B2 (ja) * 1999-02-05 2003-12-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 連想メモリ（ｃａｍ）のワードマッチラインのプリチャージ回路および方法
US6191969B1 (en) * 1999-09-09 2001-02-20 Net Logic Microsystems, Inc. Selective match line discharging in a partitioned content addressable memory array
US6751701B1 (en) 2000-06-14 2004-06-15 Netlogic Microsystems, Inc. Method and apparatus for detecting a multiple match in an intra-row configurable CAM system
US6763425B1 (en) 2000-06-08 2004-07-13 Netlogic Microsystems, Inc. Method and apparatus for address translation in a partitioned content addressable memory device
US6795892B1 (en) 2000-06-14 2004-09-21 Netlogic Microsystems, Inc. Method and apparatus for determining a match address in an intra-row configurable cam device
US6799243B1 (en) 2000-06-14 2004-09-28 Netlogic Microsystems, Inc. Method and apparatus for detecting a match in an intra-row configurable cam system
US6542391B2 (en) 2000-06-08 2003-04-01 Netlogic Microsystems, Inc. Content addressable memory with configurable class-based storage partition
US6687785B1 (en) 2000-06-08 2004-02-03 Netlogic Microsystems, Inc. Method and apparatus for re-assigning priority in a partitioned content addressable memory device
US6757779B1 (en) 1999-09-23 2004-06-29 Netlogic Microsystems, Inc. Content addressable memory with selectable mask write mode
US6813680B1 (en) 2000-06-14 2004-11-02 Netlogic Microsystems, Inc. Method and apparatus for loading comparand data into a content addressable memory system
EP1290697B1 (en) * 2000-06-08 2010-12-29 Netlogic Microsystems, Inc. Partitioned content addressable memory device
US6246601B1 (en) 2000-06-14 2001-06-12 Netlogic Microsystems, Inc. Method and apparatus for using an inter-row configurable content addressable memory
US6243281B1 (en) 2000-06-14 2001-06-05 Netlogic Microsystems, Inc. Method and apparatus for accessing a segment of CAM cells in an intra-row configurable CAM system
US6560670B1 (en) 2000-06-14 2003-05-06 Netlogic Microsystems, Inc. Inter-row configurability of content addressable memory
US6252789B1 (en) * 2000-06-14 2001-06-26 Netlogic Microsystems, Inc. Inter-row configurability of content addressable memory
US6252790B1 (en) * 2000-10-16 2001-06-26 Nicholas Shectman Large-capacity content addressable memory with sorted insertion
US6341079B1 (en) 2001-05-23 2002-01-22 International Business Machines Corporation Content addressable memory device
JP4749600B2 (ja) * 2001-05-30 2011-08-17 富士通セミコンダクター株式会社 エントリデータの入れ替えを高速化したコンテンツ・アドレッサブル・メモリ
US6766317B2 (en) * 2001-07-18 2004-07-20 Alliance Semiconductor Range check cell and a method for the use thereof
US8112578B2 (en) * 2001-11-01 2012-02-07 Micron Technology, Inc. Low power, hash-content addressable memory architecture
AU2002222468A1 (en) * 2001-12-11 2003-06-23 Memcall L.L.C. Power saving cam
JP2003303495A (ja) * 2002-04-09 2003-10-24 Fujitsu Ltd 半導体記憶装置
US6771525B2 (en) * 2002-05-31 2004-08-03 Mosaid Technologies Incorporated Method and apparatus for performing variable word width searches in a content addressable memory
US6512685B1 (en) * 2002-06-06 2003-01-28 Integrated Device Technology, Inc. CAM circuit with separate memory and logic operating voltages
US7006400B1 (en) * 2004-10-12 2006-02-28 Tellabs Petaluma, Inc. Content addressable memory with reduced instantaneous current and power consumption during a search
US7486531B2 (en) * 2004-11-09 2009-02-03 Integrated Device Technology, Inc. Low power content addressable memory array (CAM) and method of operating same
US7920399B1 (en) 2010-10-21 2011-04-05 Netlogic Microsystems, Inc. Low power content addressable memory device having selectable cascaded array segments
US8467213B1 (en) 2011-03-22 2013-06-18 Netlogic Microsystems, Inc. Power limiting in a content search system
US8908407B1 (en) * 2011-07-30 2014-12-09 Rambus Inc. Content addressable memory (“CAM”)
KR102406567B1 (ko) * 2019-08-27 2022-06-10 김충식 알뜰 장례 문화를 위한 조형물 및 그 제조 방법
US11031080B1 (en) 2019-12-26 2021-06-08 Micron Technology, Inc. Architecture for fast content addressable memory search

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293596A (ja) * 1986-06-12 1987-12-21 Matsushita Electric Ind Co Ltd 連想記憶装置
JP2728819B2 (ja) * 1991-12-18 1998-03-18 川崎製鉄株式会社 半導体集積回路
JP2966638B2 (ja) * 1992-04-17 1999-10-25 三菱電機株式会社 ダイナミック型連想メモリ装置
JPH0721785A (ja) * 1993-06-29 1995-01-24 Kawasaki Steel Corp 半導体メモリ
US5828593A (en) * 1996-07-11 1998-10-27 Northern Telecom Limited Large-capacity content addressable memory

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311474C (zh) * 1999-07-12 2007-04-18 莫塞德技术公司 内容可寻址存储器中多重匹配检测的电路和方法
CN100440379C (zh) * 2001-09-25 2008-12-03 微米技术有限公司 三级内容寻址存储器单元
CN100414646C (zh) * 2001-12-28 2008-08-27 莫塞德技术公司 低功耗内容可定址记忆体架构
CN100466103C (zh) * 2002-03-18 2009-03-04 因芬尼昂技术股份公司 可寻址内容的存储单元
CN100418160C (zh) * 2003-09-10 2008-09-10 松下电器产业株式会社 优先电路
CN101346775B (zh) * 2005-10-28 2012-04-18 高通股份有限公司 通过控制虚拟接地来细分camram库的电路和方法
CN101501780B (zh) * 2006-08-04 2012-11-14 高通股份有限公司 用于减少内容可寻址存储器中的功率消耗的方法和设备
CN103730156A (zh) * 2009-08-03 2014-04-16 瑞萨电子株式会社 内容可寻址存储器
CN103730156B (zh) * 2009-08-03 2017-01-04 瑞萨电子株式会社 内容可寻址存储器

Also Published As

Publication number Publication date
JPH11162179A (ja) 1999-06-18
JP3190868B2 (ja) 2001-07-23
US6081441A (en) 2000-06-27
EP0918335A2 (en) 1999-05-26
EP0918335A3 (en) 1999-08-11

Similar Documents

Publication Publication Date Title
CN1220468A (zh) 内容寻址存储器
CN1221981C (zh) 具有内部刷新的快闪存储器阵列
RU2406167C2 (ru) Ассоциативная память со смешанным параллельно-последовательным поиском
CN1308961C (zh) 半导体存储器件
US7848129B1 (en) Dynamically partitioned CAM array
KR101052812B1 (ko) 감소된 매치라인 용량을 위한 터너리 내용 주소화 메모리셀
CN105280223B (zh) 半导体集成电路
US7227766B2 (en) Mismatch-dependent power allocation technique for match-line sensing in content-addressable memories
US6888756B2 (en) Low-voltage non-volatile semiconductor memory device
CN1595527A (zh) 统一的多级单元存储器
CN1520594A (zh) 具有高速页面模式操作的非易失性存储装置
EP1014382B1 (en) Floating gate content addressable memory
CN1841297A (zh) 闪存及包含闪存的处理系统
CN1404153A (zh) 半导体存储器与半导体存储器控制方法
CN100505097C (zh) 内容可寻址存储器件及其操作方法
US8185689B1 (en) Processor with compare operations based on any of multiple compare data segments
CN1508807A (zh) 半导体存储设备
CN1591684A (zh) 半导体存储器件
EP1750280A2 (en) Programmable priority encoder
CN1898744A (zh) 低电压工作动态随机访问存储器电路
CN1739164A (zh) 用于内容可寻址存储器内的宽字删除的方法和设备
US6505271B1 (en) Increasing priority encoder speed using the most significant bit of a priority address
KR20140028082A (ko) 메모리 어레이를 위한 선택해제 드라이버
US20030002313A1 (en) Saving content addressable memory power through conditional comparisons
CN1822227A (zh) 多电平单元存储器器件及相关读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication