CN1219394C - 图像显示装置的水平混合式锁相环路速度控制装置及方法 - Google Patents
图像显示装置的水平混合式锁相环路速度控制装置及方法 Download PDFInfo
- Publication number
- CN1219394C CN1219394C CN 02158879 CN02158879A CN1219394C CN 1219394 C CN1219394 C CN 1219394C CN 02158879 CN02158879 CN 02158879 CN 02158879 A CN02158879 A CN 02158879A CN 1219394 C CN1219394 C CN 1219394C
- Authority
- CN
- China
- Prior art keywords
- signal
- locked loop
- image display
- output
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明是关于图像显示装置的水平混合式锁相环路速度控制装置及方法。它包含以下组成部分:在图像显示装置接收图像信号后从上述图像信号计算杂音信号,根据计算出的杂音信号输出上述图像显示装置的HPLL控制信号及位相错误,根据上述输出的HPLL控制信号及位相错误为生成适当频率值的水平跟踪部;根据在上述水平跟踪部生成的频率产生已设定的特定频率的信号的离散发振部;根据上述离散发振部产生的特定频率信号输出上述图像信号的PLL。通过图像信号检测杂音信号层次,根据检测的上述杂音信号的层次控制HPLL速度,从而防止JITTER或图像歪曲等异常现象,提高图像显示装置的系统稳定性及画质。
Description
技术领域
本发明涉及图像显示装置,尤其是为防止同步水平信号的异常现象可以控制混合式锁相环路(HPLL)速度的图像显示装置的HPLL速度控制装置及方法。
背景技术
同常,电视的图像显示装置在显示图像时,为防止图像初时点因晃动发生歪曲的现象,既为消除水平同步信号的不稳定信号(JITTER)使用了PLL(锁相环路)。
参照附图说明现有技术的图像显示装置的HPLL速度控制装置及方法。
现有技术的图像显示装置的HPLL速度控制装置如图1所示,由水平跟踪部10,离散发振部20,PLL30,第一分周期40及第二分周期50构成
详细说明如下:上述HPLL速度控制装置接收的信号通常通过天线输入或通过VCR等外部输入设备再生的图像信号。首先上述水平跟踪部10接收上述图像信号的同步信号,通过时钟信号检测每个信号线的上述同步信号的位相错误,检测的位相错误通过所规定的演算生成频率值。
上述离散发振部20根据从水平跟踪部10产生已规定的特定频率值信号,上述PLL30接收在离散发振部20产生的特定频率值后,减少上述特定频率值信号的JITTER。
一方面,第一分周期40把PLL30输出的信号分周期后用时钟信号输入到水平跟踪部10。第二分周期50再把通过第一分周期40输出的时钟信号进行分周期后以上述PLL30的基准时钟信号提供。
此时,现有技术的水平跟踪部10的详细操作如图2所示。
水平跟踪部10的比较器11在输入图像信号的同步信号时,与根据时钟信号计算出的计算值进行比较后输出位相错误,输出的位相错误输入到滤波器12中。
控制器14,判断从外部输入的图像信号是否是通过天线或VCR输入的图像信号后,将适当的HPLL控制信号传送到滤波器12当中。
接收位相误差及HPLL控制信号的滤波器12,通过所规定演算输出误差值,此时误差值被输入到加算器13当中,经过加算到基本频率值后生成最终频率值。
最终,根据外部输入的各种图像信号的种类控制HPLL速度,使PLL30的同步信号的JITTER减少。
说明上述图像显示装置的HPLL速度控制装置的控制方法如下。
如图3所示,控制器14判断从外部输入的图像信号是否是通过天线或VCR输入的信号。S10
根据判断结果S10,如果图像信号是通过VCR输入的VCR信号,那么,根据控制器14的HPLL控制信号,加大滤波器12的演算量,使HPLL快速输出。S11
判断结果S10,如果是从天线输入的RF信号,那么,根据上述PLL控制信号减少滤波器12的演算量,使HPLL缓慢的速度输出。S12
随着,从外部输入的图像信号受到噪音的影响小,如果同步信号为通过与比较稳定的VCR信号一样的外部输入设备输入的信号,将把HPLL速度相对加速,相反,如果受噪音影响严重的并且通过天线输入的RF信号,将把HPLL速度相对减速,从而减少水平同步信号的JITTER。
以上说明的现有技术的图像显示装置的HPLL速度控制装置及方法是:通过VCR接收RF信号时,默认为VCR信号,根据RF信号的噪音JITTER急增,VCR信号RF调制后输入时,默认为RF信号,此时出现画质下降情况。即,根据从外部输入的图像信号的种类判断的HPLL速度控制导致图像显示装置的系统不稳定性。
发明内容
本发明所要解决的技术问题是提供图像显示装置的图像显示中,防止根据外部输入的图像信号的水平同步信号异常现象的发生,可以显示更为稳定的系统及画质的图像显示装置的HPLL速度控制装置及方法。
为了解决上述技术问题本发明是这样实现的:本发明图像显示装置的HPLL速度控制装置,由以下几个部分构成:在图像显示装置接收图像信号后从上述图像信号计算杂音信号,根据计算出的杂音信号输出上述图像显示装置的HPLL控制信号及位相错误,根据上述输出的HPLL控制信号及位相错误为生成适当频率值的水平跟踪部;根据在上述水平跟踪部生成的频率产生已设定的特定频率的信号的离散发振部;根据上述离散发振部产生的特定频率信号输出上述图像信号的PLL。
为达到上述目的的图像显装置的HPLL速度控制装置的方法,它包含以下几个阶段:通过外部输入的图像信号计算杂音信号层次的阶段;上述计算的杂音信号层次为所设定值以上时,将HPLL低速输出的阶段;如果计算出的杂音信号低于设定的值,将HPLL高速输出的阶段。
以上说明的图像显示装置的水平HPLL速度控制装置及方法的优点效果是:从图像信号开始感知杂音信号标准,根据感知的杂音信号标准控制HPLL速度,防止JITTER或图像歪曲等的异常现象,从而提高图像显示装置的系统稳定性及画质。
附图说明
图1是现有技术的图像显示装置的HPLL速度控制装置的结构示意图。
图2是现有技术的水平跟踪部的结构示意图。
图3是现有技术的图像显示装置的HPLL速度控制装置方法的流程图。
图4是本发明中的水平跟踪部的结构示意图。
图5是本发明中图像显示装置的水平HPLL速度控制方法的实施例的流程图。
图6是本发明中图像显示装置的HPLL速度控制方法的另一个实施例的流程图。
图中,比较器100,滤波器110,加算器120,图像信号计算器130,杂音信号计算器140,控制器150。
具体实施方式
参照附图说明本发明图像显示装置的水平HPLL速度控制装置及方法如下:
图4是本发明中的水平跟踪部的结构示意图。
本发明图像显示装置的HPLL速度控制装置的HPLL速度控制装置与以往的技术有所类似,但是与现有技术中水平跟踪部10的详细构成及操作不同。
本发明水平跟踪部,包括以下结构:接收同步信号及时钟信号为产生位相错误的比较器100;收到图像信号后,以图像信号的水平线束为单位,计算图像信号能量标准的图像信号计算器130;与通过图像信号计算器130及杂音信号计算器140计算出的图像信号及消隐区域信号的能量层次进行比较后,根据
比较值输出HPLL速度控制信号的控制器150,接收在上述比较器100输出的位相错误及在上述控制部输出的HPLL速度控制信号后,通过所规定的演算输出错误值的滤波器110,在滤波器110输出的错误值加上以往所规定的频率后输出最终频率的计算器120。
再加以说明的话,比较器100接收从外部输入的图像信号的同步信号及时钟信号后,与输入同步信号时被时钟信号计算的计算值进行比较后,产生位相误差。
比如说,使用27MHz(大约是37ns周期)时钟信号时,NTSC方式的图像信号以1716为周期构成一个水平线(37ns*1716=63.5us),所以从同步信号发生的地方去掉1716的值就是位相误差值。
不管外部输入的图像信号是何种类,上述图像信号计算器130及杂音信号计算器140各自接收图像信号,图像信号计算器130以水平线束为单位计算图像信号的能量标准,上述杂音信号计算器140将算出图像信号的消隐区域信号的能量标准。
计算出的图像信号及消隐区域信号的能量标准被输入到控制器150,控制器150根据图像信号及消隐区域信号的能量标准差将HPLL控制信号输出到滤波器110。
或是因图像信号的消隐区域不包括大小信息,所以图像信号的能量标准和空消隐区域信号的能量标准没差别,只用消隐区域信号的能量标准可以输出HPLL控制信号。
滤波器110从比较器100接收位相误差值,从控制器150接收HPLL控制信号,通过位相误差信号及HPLL控制信号的所规定的演算输出错误值。
加算器120从滤波器接收误差值,然后在误差值加基本频率值后输出最终频率值。
即,本发明在图像信号种类无影响下,通过图像信号与消隐区域信号之间的能量标准差或消隐区域信号的能量标准值控制水平同步HPLL速度。
按上述工作的本发明HPPL速度控制装置的HPLL速度控制方法如下。
如图5所示,先从外部接收图像信号,接着算出接收图像信号的水平线束单位的图像信号能量标准S100,然后再算出消隐区域信号的能量标准。S110
之后比较判断计算出的水平线束单位的图像信号能量标准与消隐区域信号的能量标准。S120
判断结果S120,如果水平线束单位的图像信号大于消隐区域信号的能量标准的话,那么HPLL会快速输出。S130
判断结果S130,如果水平线束单位的图像信号小于消隐区域信号的能量标准的话,那么HPLL会缓慢输出。S140
因此,水平线束单位的图像信号能量标准与消隐区域信号的能量标准进行比较后控制HPLL速度。也就是,关于消隐区域信号的能量标准进行判断后,把它当作杂音信号并与水平线束单位的图像信号进行比较来控制HPLL的速度。
除上述HPLL速度控制方法外,再举例说明如下。
如图6所示,因把空消隐区域信号当作杂音信号,所以只算出消隐区域信号能量标准,然后根据算出的消隐区域信号的能量标准控制HPLL速度。
如详细说明,接收外部图像信号后计算上述输入的图像信号的消隐区域信号的能量标准。S200
然后再判断计算出的消隐区域信号能量标准是否大于已设定的标准值。S210
判断结果S210,如果消隐区域信号能量标准大于已设定的标准值,那么HPLL将缓慢速度输出。S220
判断结果S210,如果消隐区域信号能量标准小于已设定的标准值,那么HPLL将快速速度输出。S230
随之,根据从外部输入的图像信号的消隐区域信号标准来控制HPLL的速度。
Claims (4)
1.图像显示装置的水平混合式锁相环路速度控制装置,其特征在于它包括以下几个部分:接收图像信号后,通过图像信号计算出杂音信号,根据计算出的杂音信号输出图像显示装置的混合式锁相环路控制信号及位相误差,根据其输出的混合式锁相环路控制信号及位相误差来产生相应频率值的水平跟踪部;根据在上述水平跟踪部生成的频率产生已设定的特定频率的信号的离散发振部;根据上述离散发振部产生的特定频率信号输出上述图像信号的锁相环路。
2.根据权利要求1所述图像显示装置的水平混合式锁相环路速度控制装置,其特征在于上述水平跟踪部包括以下几个部分:接收图像信号的同步信号及时钟信号为产生位相错误的比较器;收到图像信号后,以图像信号的水平线束为单位,计算图像信号能量标准的图像信号计算器;计算图像信号的消隐区域信号能量标准的杂音信号计算器;通过图像信号及杂音信号计算器计算出的图像信号及消隐区域信号的能量层次进行比较后,根据比较值输出混合式锁相环路速度控制信号的控制器;接收在上述比较器输出的位相错误及在上述控制部输出的混合式锁相环路速度控制信号后,通过所规定的演算输出错误值的滤波器;在滤波器输出的错误值加上以往所规定的频率后输出最终频率的计算器。
3.图像显示装置的水平混合式锁相环路速度控制方法,包含以下几个步骤:输入图像信号的步骤;以图像信号水平线束为单位计算图像信号能量标准的步骤;计算图像信号的消隐区域信号能量标准的步骤;如果计算出的图像信号大于消隐区域信号能量标准,那么混合式锁相环路以快速输出的步骤;如果计算出的图像信号小于消隐区域信号能量标准,那么混合式锁相环路以缓慢的速度输出的步骤。
4.图像显示装置的水平混合式锁相环路速度控制方法,包含以下几个步骤:输入图像信号的步骤;计算图像信号的消隐区域信号能量标准的步骤;如果计算出的消隐信号能量标准大于已设定的基本值,则混合式锁相环路以缓慢输出的步骤;如果计算出的消隐信号能量标准小于已设定的基本值,则混合式锁相环路以快速输出的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02158879 CN1219394C (zh) | 2002-12-30 | 2002-12-30 | 图像显示装置的水平混合式锁相环路速度控制装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02158879 CN1219394C (zh) | 2002-12-30 | 2002-12-30 | 图像显示装置的水平混合式锁相环路速度控制装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1512762A CN1512762A (zh) | 2004-07-14 |
CN1219394C true CN1219394C (zh) | 2005-09-14 |
Family
ID=34237209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02158879 Expired - Fee Related CN1219394C (zh) | 2002-12-30 | 2002-12-30 | 图像显示装置的水平混合式锁相环路速度控制装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1219394C (zh) |
-
2002
- 2002-12-30 CN CN 02158879 patent/CN1219394C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1512762A (zh) | 2004-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100426835C (zh) | 箝位控制方法及其相关电路 | |
US20090304135A1 (en) | Synchronous clock generation apparatus and synchronous clock generation method | |
CN1584820A (zh) | 处理显示信号的装置和方法 | |
CN101069223A (zh) | 显示设备及其控制方法 | |
CN1130585C (zh) | 用于自动控制液晶显示器屏幕状态的装置和方法 | |
CN1819462A (zh) | 用于数字视频接口的可适应的锁相环路传递函数 | |
CN1140114C (zh) | 判定接收信号的电路和方法 | |
CN1127259C (zh) | 同步信号发生器 | |
WO2006037121A2 (en) | Phase-tolerant pixel rendering of high-resolution analog video | |
CN1158858C (zh) | 使用复合同步信号的外同步系统和用该系统的摄像机系统 | |
US6501310B2 (en) | Sampling clock adjusting method, and an interface circuit for displaying digital image | |
CN1219394C (zh) | 图像显示装置的水平混合式锁相环路速度控制装置及方法 | |
CN1543074A (zh) | 能够消除偏移的锁相环系统 | |
US6486919B1 (en) | Apparatus and method for correcting jitter in a television system | |
CN1874417A (zh) | Pll控制电路及其控制方法 | |
CN1215256A (zh) | 锁相环电路 | |
CN1312646A (zh) | 同步频率变换电路 | |
CN1461109A (zh) | 锁相环电路 | |
CN1197348C (zh) | 电视信号处理装置中产生沙堡信号的系统、方法和设备 | |
JPH06311457A (ja) | ミュート回路及び方法 | |
CN1051426C (zh) | 同步检测装置及其方法 | |
JP2950871B2 (ja) | 文字放送受信機の文字データ再生方法 | |
CN1913586A (zh) | 一种图像输出系统 | |
CN1190074C (zh) | 单片视频信号处理单元中的回扫脉冲宽度调节电路和方法 | |
CN1593066A (zh) | 判定视频信号的设备和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |