CN1219022A - 增益特性补偿电路 - Google Patents

增益特性补偿电路 Download PDF

Info

Publication number
CN1219022A
CN1219022A CN98124877A CN98124877A CN1219022A CN 1219022 A CN1219022 A CN 1219022A CN 98124877 A CN98124877 A CN 98124877A CN 98124877 A CN98124877 A CN 98124877A CN 1219022 A CN1219022 A CN 1219022A
Authority
CN
China
Prior art keywords
fet
resistance
drain electrode
electric capacity
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98124877A
Other languages
English (en)
Other versions
CN1088940C (zh
Inventor
角田雄二
深泽善亮
田口雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1219022A publication Critical patent/CN1219022A/zh
Application granted granted Critical
Publication of CN1088940C publication Critical patent/CN1088940C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/243—A series resonance being added in series in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/63—Indexing scheme relating to amplifiers the amplifier being suitable for CATV applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明可用于补偿由环境温度变化引起的增益叙率的增益特性的波动。无须增加电路规模,也无须提高成本。作为阻值对温度敏感的部件的热敏电阻,其有效阻值随环境温度变化而呈负温度特性。本发明采用该类热敏电阻作为FET(场效应管)的栅极电阻。这种电路的功能在于使增益斜率的增益特性相对于环境温度的波动被Q值相对于环境温度的波动所抵消。因此,可以补偿随环境温度而变的增益斜率特性的波动。

Description

增益特性补偿电路
本发明涉及一类半导体电路，特别是用于CATV(有线电视)混合集成电路之中的半导体电路。
为补偿CATV混合集成宽带放大器有线联接中的损耗，通过设置增益斜率使放大器增益随频率升高而提高，但这种增益斜率随着环境温度变化而波动。由环境温度变化引起的增益特性波动，须加以校整。以维持整个CATV系统的信号处于一个稳定的水平上。
图1所示电路图展示池一项日本专利中揭示的电路结构，其专利号为83910/82。该专利作为一项现有技术被用于补偿因环境温度变化而引起的增益波动。
如图1所示，现有技术由FET(场效应管)125，其栅极(控制极)通过匹配电路126与输入端121相连，其漏极通过匹配电路127与输出端122相连，其源极接地；电感L121，一端与输入端121相连；电阻R121，一端与电感L121另一端(未与输入端相连的接线端)相连，另一端与栅极偏压电源端123相连；热敏电阻R122，一端与电感L121的未与输入端相连的一端相连，另一端接地；电感L122，一端与输出端122相连，另一端与漏极偏压电源端124相连。栅极偏压，由栅极偏压源123，通过匹配电路126，电感L121，电阻R121，到达FET125的栅极：漏极偏压由漏极偏压源124，通过匹配电路127和电感L122，到达FET125的漏极。
在本方案中，电路R121的阻值由下关系式决定：｜Vgs｜＜｜Vgsl｜
其中：Vgs1-栅偏压源端123提供的栅偏压
      Vgs-下正常栅偏压。
当环境温度高于室温时，热敏电阻R122的阻值由于本身的温度非线性关系，小于室温下的正常值。如果定义此时的栅极偏压为Vgs2，则有：｜Vgs2｜＜｜Vgs1｜
据此侧定：栅极偏压为Vgs1；栅极偏压为Vgs2的增益为GVgs2；当一个放大器处于大气气温(通常高于室温)时，栅极偏压为Vgs的增益为GVgs3。带偏置电路的FET放大器，在无热敏电阻R122的情况下，则有：Vgs3＜GVgs2，且环境温度变化导致的增益特性波动得以补偿。
然而，所述现有技术电路存在如下缺陷：
通过偏压条件改变FET的频率-增益特性，意味着温度补偿为偏压数倍，一旦处于高温或低温条件下，偏置电压将升高，FET的电流消耗增加，则高温条件下，元件承受的热压力也将上升。
操作点的确定应基于元部件的直流特性，高频特性也因此依赖直流特性，从而部件直流特性的差异将导致频率特性的差异。
图2所示为环境温度变化导致的增益斜率的增益特性波动。
如图2所示，宽带范围内(例CATV系统中)，环境温度发生变化，不仅表示增益斜率的增益曲线，平行于增益方向变化波动，且曲线斜率也在改变。
图1所示的电路。尽管增益方向的平行波动可得补偿，然而斜率的波动却无法补偿。
因为偏置电压是通过分压电阻实现的，实现温度被偿需要许多元部件，这将导致增大电路的规模以及成本上升。
本发明的目的在于提供一种半导体电路，在不扩大电路规模或不增加成本的前提下，能够补偿因环境温度变化而引起的增益斜率的增益特性波动。
在本发明中，采用了热敏电阻，这是一种对温度敏感的电阻部件，其有效阻值随环境温度的变化而呈负温度特性(阻值变化与温度变化趋势相反)。采用热敏电阻作为FET的栅极电阻，其Q值(表明谐振点的一个因素)，随热敏电阻阻值的上升而下降，且Q值随环境温度的升高而变大，随环境温度的下降而减小。当环境温度上升时，半导体器件的增益斜率倾角相对平缓；而当环境温度下降时，增益增加而增益斜率倾角变得陡峭。
因此，由于环境温度引起的Q值波动，与环境温度引起的增益斜率的增益特性波动正好相抵消。因此，当环境温度变化时，增益斜率的倾角特性保持稳定不变。
通过本发明最佳实施例的附图以及相关说明，有关本发明的目的，性能及优点将会更明显。
图1所示电路，展示了现有技术中采用的电路结构，该电路已有一份公开号为83910/82的日本专利中予以公开。其作用在于补偿因环境温度变化而引起的增益特性波动。
图2所示为增益斜率的增益特性随环境温度而变的变化曲线。
图3所示电路图展示了本发明第一实施例中采用的半导体电路结构。
图4所示为一个典型的谐振电路频率-增益特性的例子。
图5所示为图3中电路的频率-增益特性的解释图。
图6所示为图3采用电路，与环境温度相关的增益斜率的倾角特性。
图7所示为图3中FET的栅极输入端口的详细视图。
图8所示为本发明第3实施例中采用的半导体电路结构原理图。
图9所示为具有负温度特性的热敏电阻特性的例子。
图10所示为本发明第4实施例采用的半导体电路结构原理图。
图11所示为本发明第5实施例采用的半导体电路结构原理图。第一实施例：
图3为本发明第一实施例的半导体电路结构图，从原理上揭示该电路如何补偿增益斜率的增益特性相对于环境温度的波动。该电路仅为本发明采用半导体电路的交流电部分。
如图3所示，该实施例电路组成为：第一个FETQ1，其漏极作为输出端；第一个电感L1，其一端与FETQ1的栅极相连；热敏电阻Rt，作为第一个热敏电阻的电阻，具有热敏特性，其阻值变化根据环境温度变化呈负温度特性，一端与电感L1(未与FETQ1相连)一端相连；第一个电容C1，联接于热敏电阻Rt(未与L1相连的)一端与输入端之间；第3个电路R1与第2个电容C2并联于FETQ1的源极与地之间。R1与C2组成调节频率特性的部件，不是本发明的基本组成部分部件。
热敏电阻Rt，被用于作为FETQ1的输入端电阻，具有负温度特性。因此，当环境温度高时，其阻值低；当环境温度低时，其阻值高。
根据所述对电路结构的工作原理予以如下解释：
图4所示为一个典型的谐振电路的频率-增益特性的例子。
图5用于阐叙图3所示电路的频率-增益特性。
如图4所示的为典型振荡电路，其谐振频率点位于采用的带宽之外，作为表明谐振点因素的Q值可表示为：Q=2πfL/R
                    或Q=1/2πfLCR
如图3所示，当采用阻值随环境温度升高而降低随环境温度降低而升高的热敏电阻Rt作为有效电路R,Q值将随热敏电阻的有效阻值增加而减小，随热敏电阻的有效阻值减小而增加，正如所述方程式以及图5所示，因此，Q值随着环境温度升高而升高，随着环境温度下降而下降。
图3所示电路，可以实现图5所示的那样，由环境温度变化而产生的频率-增益特性。但在实现增益斜率的电路中，环境温度的升高导致平缓的增益斜率倾角；环境温度下降导致增益增加以及陡峭的增益斜率倾角。
因此，在图3所示的电路中，Q值的环境温度的波动与增益特性随环境温度的波动正好相互抵消。无论环境温度怎么变化，增益斜率的倾角由此变得平稳不变。
图6所示为采用图3电路，相对于环境温度变化的增益斜率的倾角特性。
如图6所示，现有技术中，增益斜率随着环境温度的变化而改变。而与此相反，本实施例中，倾角特性不随环境温度的变化而改变。第二实施例：
在图3所示电路中，联接于FETQ1的栅极与热敏电阻Rt的电感L1，可通过焊线或导电图案制成。
图7所示为图3中FET的栅极输入端口的一个详细视图。
如图7所示，即使电感L1没有与FETQ1的栅极相连，由于联接于FETQ1栅极与热敏电阻Rt间的焊线，将产生一个小寄生电感L。该寄生电感L与FETQ1的栅电容将导致谐振。第三实施例：
图8所示为本发明第3实施例的半导体电路结构原理图，该电路仅为本发明半导体电路的交流电部分。
如图8所示，在该实施例中，与热敏电阻Rt并联的第2个电阻R5，被添加到图3所示电路之中。
图9所示为具有负温度特性的热敏电阻的特性曲线。
如图9中实线所示，市场上的热敏电阻不具备连续性能，每个都有各自预定特性。为得到虚线所示的特性，可以通过选取任何阻值的R5与热敏电阻Rt并联，以获得理想特性。如图8所示。第四实施例：
图10所示为依据本发明第4实施例半导体电路结构原理图。该图对图3所示电路予以更为具体的描述，该电路仅为本发明半导体电路的交流电部分。
如图10所示，作为图3所示的电路的输入端，该实施例组成为：第2个FETQ2，作为输入端，其栅极置于输入端与电容C1之间，其漏极与电容C1相联；第4个电阻R2与第3个电容C3并联于FETQ2的源极于地之间；第5个电阻R3与第4个电容C4串联于FETQ2的漏极与地之间。作为图3所示电路输出端，该实施例组成为：第3个FETQ3，其源极与FETQ1的漏极相连，其栅极与地相连；第6个电阻R4及第5个电容C5串联于FETQ3的漏极与FETQ2的漏极之间，作为反馈回路；为起一个振荡电路的作用，第6个电容C6和第2个电感L2并联于输出端与FETQ3的漏极之间。
在根据所述构造的电路中，当环境温度升高时，产生一个具有平缓倾角的增益斜率；当环境温度下降时，产生一个陡峭倾角的增益斜率，产生这种特性的谐振电路由电感L2和电容C6组成。然而正如第一实施例所描述，图3所示电路的Q值对于环境温度的波动，被由电容C6，电感L2组成谐振电路产生的增益特性相对于环境温度的波动相抵消。因此，不管环境温度怎么变，增益斜率的倾角特性将保持稳定。第五实施例：
图11所示为本发明第5实施例的半导体电路结构原理图。
如图11所示，该实施例中，输入信号被分为2路不同信号，分别为放大电路12和13所放大。随后，经放大电路13和12所放大的信号再被合成输出。
通过电容C34和C35接地的转换器T1，作为一种分离装置，将由输入端1输入的信号分为不同相位的两路信号。通过电容C37接地的转换器T2，作为一种合成装置，将由放大电路12和13放大的两路信号合成一路信号。
放大电路12的组成如下：FET11-Q13相互级连；热敏电阻Rt11及电阻R13相并联，且作为处于第2级的FETQ11的栅极电阻；电感L13用于FETQ11的栅极与热敏电阻R11，电阻R13的联接点之间；电阻R11，电容C11及热敏电阻Rt12串联于FETQ12的漏极和栅极之间，其栅极作为放大电阻12的输入端；电阻R12及电容C12串联于FETQ12的漏极与规定的电势之间；位于联接点之间的电容C13，处于热敏电阻Rt11，电阻R13的联接点与FETQ12的漏极之间；电感L11与电阻R17串联于FETQ12的漏极与FETQ11的源极之间；电容C15，位于电感L11，电阻R17的联接点与指定电势之间；电阻R4，电容C14，热敏电阻Rt13串联于FETQ12的漏极和FETQ13的漏极之间；电阻R16与FETQ13的栅极相连；电阻R15，电感L12及电容C16并联于FETQ13的漏极与放大电路12的输出端之间；FETQ11的漏极与FETQ13的源极相连。
放大电路13的组成如下：FETQ21-Q23多级相联；热敏电阻Rt12与电阻R23并联，作为处于第2级的FETQ21的栅极电阻；电感L23，位于FETQ21的栅极与热敏电阻Rt21，电阻R23的联接点之间；电阻R21，电容C21以及热敏电阻Rt22串联于FETQ22的漏极与栅极之间，其栅极作为放大电路13的输入端；电阻R22、电容C22串联于FETQ22的漏极与指定电势之间；位于联接点之间的电容C23，处于热敏电阻Rt21、电阻R23的联接点以及FETQ22的漏极之间；电感L21和电阻R27串联于FETQ22和FETQ21的源极之间；电容C25处于电感L21和电阻R27的联接点与指定电势之间；电阻R24、电容C24和热敏电阻Rt23串联于FETQ22的漏极与FETQ23的漏极之间；电阻R26与FETQ23的栅极相连；电阻R25、电感L22以及电容C26并联于FETQ23的漏极与放大电路13的输出端之间；FETQ21的漏极与FETQ23的源极相连。
而且，FETQ13的栅极与FETQ23的栅极通过电阻R16和R26相连。转换器T1的输入端的组成为：电容C23和电感L31串联于转换器T1和输入端1之间；电容C31和电阻R31串联于电容C33，电感L31的联接点与指定电势之间；电容C32，位于电容C33与电感L31的联接点与指定电势之间。转换器T2的输出端的组成如下：电势L32与电容C39串联于转换器T2和输出端2之间；电容C38处于电感L32与电容C39的联接点与指定电势之间。
位于放大电路12和放大电路13之间的电路的组成如下：电阻R41处于FETQ11的源极与FETQ21的源极之间；电阻R39和R40串联于FETQ11的栅极与FETQ21的栅极之间；电阻R33和电阻R34串联于电阻R39、R40的联接点和转换器T1之间；电阻R32和热敏电阻Rt31、Rt32串联于电阻R33和转换器T1的联接点与指定电势之间；电阻R35，位于电阻R39、R40的联接点与R34的交点和指定电势之间；电阻R37，位于FETQ12的源极与FETQ22的源极之间；电阻R36处于FETQ12的源极和指定电势之间；电阻R38，处于FETQ22的源极和指定电势之间；电阻R42、R43处于电阻R16、R26的联接点与转换器T2之间；电阻R44和电容C40并联于电阻R42和R43的联接点与指定电势之间；电容C36，位于电阻R42和转换器T2的联接点与指定电势之间；而且，电源电压Vdd供给电阻R33和R34的联接点以及R42，转换器T2的联接点。热敏电阻Rt11、Rt21、Rt31是热敏电阻元件，其有效阻值对于环境温度变化呈负温度特性；热敏电阻Rt12、Rt22、Rt23、Rt32都是热敏元件，其有效阻值均对环境温度变化呈负温度特性。
在依所述组成的半导体电路中，对应于在图3所示的由电容C1、热敏电阻Rt、电感L1和FETQ1组成的电路，在此放大电路12由电容C13、热敏电阻Rt11、电感L13和FETQ11组成。该电路作用在于：在放大电路中，由电感L12和电容C16组成的谐振电路中增益斜率的增益特性随环境温度的波动，与由电容C13、热敏电阻Rt11、电感L13组成电路中Q值随环境温度的波动相抵消。故而，放大电路12输出端增益斜率的倾角特性保持稳定，不受环境温度变化的影响。
与此类似，对应于由电路C1、热敏电阻Rt、电感L1和FETQ1组成的图3所示电路，放大电路13也一样由电容C23、热敏电阻Rt21、电感L23以及FETQ21组成的。该电路的作用在于：放大电路13中由电感L22，电容C26组成的谐振电路产生增益斜率的增益特性随环境温度发生的波动，被由电感C23，热敏电阻Rt21，电感L23组成电路中Q值随环境温度产生的波动相抵消。故而放大电路13输出的增益斜率的倾角特性保持稳定不变，不随环境温度变化。
在实际情况中，如果采取所述结构配置的放大电路是一个宽带为50-860Hz的CATV放大电路；当热敏电阻Rt11,RT21都采用常数系数B=800，有效阻值环境温度呈负温特性的热敏电阻。在温度变化范围为30-100℃区间内，增益倾角的波动可被控制在0.8dB范围内。
另外，在本实施例中，组成产生增益斜率的谐振电路的电感L12、电容C16以及电感L22、电容C26，分别设置于反馈环路之外。
则当输出端发生阻抗变化时，易于实现阻抗校正。
另外，在本实施例中，当热敏电阻Rt31、Rt32串联于电阻R33，转换器T1的联接点与指定电势间。当电流保持在规定温度附近的最小值时，一旦环境温度高于或低于规定值，电路电流便会增大，从而有效防止因温度变化导致的畸变特性的恶化。
在本实施例，电阻R43，其有效阻值为10-100Ω置于电阻R42与电阻R16,R26的联接点之间；电容C40，用于电阻R42,R43的联接点与规定电热之间；这些部件的电路常量根据负载终端条件而定。在这种情况下，当图中A点电势发生波动，其电势的波动被电阻R43所吸收，不会产生驻波。因此可防止驻波导致的畸变(主要是CSO)恶化。
在上文中，本发明的最佳实施例已采用特定的术语加以描述；该描述的目的仅是为了阐叙本发明。还可以在不脱离本发明的权利要求的精神和范围的条件下作出各种变化。

Claims (28)

1、 一个半导体电路，其特征在于，其中包括：
一个用于放大和输出交流电信号的放大电路；以及
一个位于所述放大电路的输入端，其阻值随环境温度而变化的热敏电阻元件。
2、 一个半导体电路，其特征在于，其中包括：
一个第一FET(场效应管)，其漏极为输出端；以及
串联于输入端与所述第一FET的一端之间一个第一电感、一个第一电阻以及一个第一电容；
所述第一电阻为热敏电阻，其阻值随环境温度而变。
3、如权利要求2所述的半导体电路，其特征在于，所述第一电感由焊线或导电图案制成。
4、如权利要求2所述的半导体电路，其特征在于，其中包括一个与所述第一电阻相并联的第二电阻。
5、如权利要求3所述的半导体电路，其特征在于，一个与所述第一电阻相并联的第二电阻。
6、如权利要求2所述的半导体电路，其特征在于，其中包括：
并联于所述第一FET的源极与地之间的一第三电阻和一第二电容；一个第二FET，置于所述第一电容和所述输入端之间，其漏极与所述第一电容相连，其栅极与所述输入端相连；
并联于所述第二FET的源极与地之间的一第四电阻和一第三电容；
串联于所述第二FET的漏极与地之间的一第五电阻和一第四电容；
置于所述第一FET与所述输出端之间的一第三FET，其栅极与地相连，其源极与所述第一FET的漏极相连，其漏极与所述输出端相连；
串联于所述第三FET的漏极与所述第二FET的漏极之间的一个第六电阻和第五电容；
置于所述第三FET漏极和所述输出端之间的一个谐振电路。
7、如权利要求3所述的一个半导体电路，其特征在于，其中包括：
并联于所述第一FET的源极与地之间的一第三电阻和一第二电容；
置于所述第一电容和所述输入端之间的一个第二FET，其漏极与所述第一电容相连，其栅极与所述输入端相连；
并联于所述第二FET的源极与地之间的一个第四电阻和一个第三电容；
串联于所述第二FET的漏极与地之间的一个第五电阻和一个第四电容：
置于所述第一FET与所述输出端之间的一个第三FET，其栅极与地相连，其源极与所述第一FET的漏极相连，且其漏极与所述输出端相连；
串联于所述第三FET的漏极与所述第二FET的漏极之间的一个第六电阻和一个第五电容；
置于所述第三FET漏极和所述输出端之间的一个谐振电路。
8、如权利要求4所述的半导体电路，其特征在于，其中包括：
并联于所述第一FET的源极与地之间的一个第三电阻和一个第二电容；
置于所述第一电容和所述输入端之间的一个第二FET，其漏极与所述第一电容相连，其栅极与所述输入端相连；
并联于所述第二FET的源极与地之间的一个第四电阻和一个第三电容；
串联于所述第二FET的漏极与地之间的一个第五电阻和一个第四电容；
置于所述第一FET与所述输出端之间的一个第三FET，其栅极与地相连，其源极与所述第一FET的漏极相连，其漏极与所述输出端相连；
串联于所述第三FET的漏极与所述第二FET的漏极之间的一个第六电阻和一个第五电容；
置于所述第三FET漏极和所述输出端之间一个谐振电路。
9、如权利要求5所述的一个半导体电路，其特征在于，其中包括：
并联于所述第一FET的源极与地之间的一个第三电阻和一个第二电容；
置于所述第一电容和所述输入端之间的一个第二FET，其漏极与所述第一电容相连，其栅极与所述输入端相连；
并联于所述第二FET的源极与地之间的一个第四电阻和一个第三电容；
串联于所述第二FET的漏极与地之间的一个第五电阻和一个第四电容；
置于所述第一FET与所述输出端之间的一个第三FET，其栅极与地相连，其源极与所述第一FET的漏极相连，且其漏极与所述输出端相连；
串联于所述第三FET的漏极与所述第二FET的漏极之间的一个第六电阻和一个第五电容；
置于所述第三FET漏极和所述输出端之间的一个谐振电路。
10、如权利要求6所述半导体电路，其特征在于，其中谐振电路由相并联的一个第二电感和一个第六电容组成。
11、如权利要求7所述半导体电路，其特征在于，其中谐振电路由相并联的一个第二电感和一个第六电容组成。
12、如权利要求8所述半导体电路，其特征在于，其中谐振电路由相并联的一个第二电感和一个第六电容组成。
13、如权利要求9所述半导体电路，其特征在于，其中谐振电路由相并联的一个第二电感和一个第六电容组成。
14、一个半导体电路，其特征在于，其中包括：
用于将输入端输入信号分成两路不同相位信号的分离装置；
由多个电阻元件、多级相连的FET以及反馈环路组成的一路和二路放大装置，用于分别放大所述分离装置分离的信号；
用于将所述一路、二路放大装置放大的两路信号合成为一路信号并输出所得结果的合成装置；
在所述多个电阻元件中，至于有一个与FET栅极相连的电阻元件为热敏电阻元件，其有效阻值随环境温度而变。
15、如权利要求1所述的半导体电路，其中所述热敏电阻呈负温度特性。
16、如权利要求2所述的半导体电路，其中所述热敏电阻呈负温度特性。
17、如权利要求3所述的半导体电路，其中所述热敏电阻呈负温度特性。
18、如权利要求4所述的半导体电路，其中所述热敏电阻呈负温度特性。
19、如权利要求5所述的半导体电路，其中所述热敏电阻呈负温度特性。
20、如权利要求6所述的半导体电路，其中所述热敏电阻呈负温度特性。
21、如权利要求7所述的半导体电路，其中所述热敏电阻呈负温度特性。
22、如权利要求8所述的半导体电路，其中所述热敏电阻呈负温度特性。
23、如权利要求9所述的半导体电路，其中所述热敏电阻呈负温度特性。
24、如权利要求10所述的半导体电路，其中所述热敏电阻呈负温度特性。
25、如权利要求11所述的半导体电路，其中所述热敏电阻呈负温度特性。
26、如权利要求12所述的半导体电路，其中所述热敏电阻呈负温度特性。
27、如权利要求13所述的半导体电路，其中所述热敏电阻呈负温度特性。
28、如权利要求14所述的半导体电路，其中所述热敏电阻呈负温度特性。
CN98124877A 1997-11-27 1998-11-27 增益特性补偿电路 Expired - Fee Related CN1088940C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP326445/97 1997-11-27
JP32644597 1997-11-27

Publications (2)

Publication Number Publication Date
CN1219022A true CN1219022A (zh) 1999-06-09
CN1088940C CN1088940C (zh) 2002-08-07

Family

ID=18187895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98124877A Expired - Fee Related CN1088940C (zh) 1997-11-27 1998-11-27 增益特性补偿电路

Country Status (5)

Country Link
US (1) US6147557A (zh)
EP (1) EP0920124B1 (zh)
KR (1) KR100339295B1 (zh)
CN (1) CN1088940C (zh)
DE (1) DE69837246T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464138A (zh) * 2019-01-18 2020-07-28 格芯公司 温度敏感偏置电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657425B2 (en) * 2001-06-26 2003-12-02 Koninklijke Philips Electronics N.V. Power measurement circuit including harmonic filter
JP2006129443A (ja) * 2004-09-30 2006-05-18 Renesas Technology Corp 高周波電力増幅器
WO2020006185A1 (en) 2018-06-27 2020-01-02 Viasat, Inc. Amplifier with integrated gain slope equalizer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566288A (en) * 1968-11-29 1971-02-23 Avco Corp Vhf solid state amplifier
US3705316A (en) * 1971-12-27 1972-12-05 Nasa Temperature compensated light source using a light emitting diode
US4011518A (en) * 1975-10-28 1977-03-08 The United States Of America As Represented By The Secretary Of The Navy Microwave GaAs FET amplifier circuit
US4207538A (en) * 1978-08-29 1980-06-10 Rca Corporation Temperature compensation circuit
EP0039215B1 (en) * 1980-04-28 1985-08-07 Fujitsu Limited Temperature compensating voltage generator circuit
JPS5783910A (en) * 1980-11-13 1982-05-26 Fujitsu Ltd Microwave amplifier
JPS57157606A (en) * 1981-03-24 1982-09-29 Nec Corp Fet amplifier
JPS6297411A (ja) * 1985-10-23 1987-05-06 Nec Corp Ｆｅｔ増幅器の温度補償回路
JPH02280511A (ja) * 1989-04-21 1990-11-16 Matsushita Electric Ind Co Ltd Ｆｅｔ増幅器
US4967169A (en) * 1989-07-31 1990-10-30 Teledyne Mec FET monolithic microwave integrated circuit variable slope gain-equalizer
JPH03283458A (ja) * 1990-03-30 1991-12-13 Hitachi Ltd Ｉｃの温度補償回路
US5157352A (en) * 1991-11-04 1992-10-20 Electronic Instrumentation And Technology Inc. Bias current control for operational amplifier current/voltage converters
US5347389A (en) * 1993-05-27 1994-09-13 Scientific-Atlanta, Inc. Push-pull optical receiver with cascode amplifiers
US5408697A (en) * 1993-06-14 1995-04-18 Qualcomm Incorporated Temperature-compensated gain-controlled amplifier having a wide linear dynamic range
US5742205A (en) * 1995-07-27 1998-04-21 Scientific-Atlanta, Inc. Field effect transistor cable television line amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464138A (zh) * 2019-01-18 2020-07-28 格芯公司 温度敏感偏置电路
CN111464138B (zh) * 2019-01-18 2023-10-27 格芯(美国)集成电路科技有限公司 温度敏感偏置电路

Also Published As

Publication number Publication date
EP0920124B1 (en) 2007-03-07
EP0920124A2 (en) 1999-06-02
DE69837246D1 (de) 2007-04-19
US6147557A (en) 2000-11-14
KR100339295B1 (ko) 2002-07-18
DE69837246T2 (de) 2007-11-08
EP0920124A3 (en) 2001-10-24
KR19990045612A (ko) 1999-06-25
CN1088940C (zh) 2002-08-07

Similar Documents

Publication Publication Date Title
US6864750B2 (en) Cascode distributed amplifier
CN1085439C (zh) 具有稳定增益斜率的半导体电路
JP4377652B2 (ja) ドライバ回路
CN1728520A (zh) 供电控制器以及方法
CN1062997C (zh) 基极接地晶体管放大器
CN1093335C (zh) 一种可补偿由环境温度变化所引起的失真的半导体电路
CN1088940C (zh) 增益特性补偿电路
CN1244982C (zh) 热分布式达林顿放大器
CN1359558A (zh) 非线性失真发生器
US7795571B2 (en) Imaging apparatus and a device for use therewith
US7282993B2 (en) Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device
CN1855720A (zh) 输出阻抗可变电路
CN113922767A (zh) 一种增益温漂频率特性补偿电路及方法
CN1196252C (zh) 栅极偏置结构
CN1458742A (zh) 具有分压电路的振荡器
KR100719189B1 (ko) 반도체 장치 및 카메라
US7046091B2 (en) Power amplifier
CN1395365A (zh) 偏置电子电路的宽带偏置系统及采用该系统的放大器
JP2003032050A (ja) プリアンプ回路
JP2004201313A (ja) ソースフォロワ構造の伝送インピーダンス増幅装置
CN110417355A (zh) 一种集成高阻线多赫蒂放大器
CN107683566A (zh) 放大器
JPH11195932A (ja) 温度補償機能付き増幅器
CN118449468A (zh) 放大器的补偿电路及方法、放大器组件
CN1086063C (zh) 压控振荡器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030103

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030103

Address after: Kanagawa, Japan

Patentee after: NEC Compund semiconductor Devices Co., Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060512

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Kanagawa, Japan

Patentee before: NEC Compund semiconductor Devices Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020807

Termination date: 20131127