CN1213142A - 带有内置行缓冲器的半导体存储器和驱动该存储器的方法 - Google Patents

带有内置行缓冲器的半导体存储器和驱动该存储器的方法 Download PDF

Info

Publication number
CN1213142A
CN1213142A CN98120206A CN98120206A CN1213142A CN 1213142 A CN1213142 A CN 1213142A CN 98120206 A CN98120206 A CN 98120206A CN 98120206 A CN98120206 A CN 98120206A CN 1213142 A CN1213142 A CN 1213142A
Authority
CN
China
Prior art keywords
line buffer
data
subarray
semiconductor memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98120206A
Other languages
English (en)
Other versions
CN1187759C (zh
Inventor
福造幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ps4 Russport Co ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1213142A publication Critical patent/CN1213142A/zh
Application granted granted Critical
Publication of CN1187759C publication Critical patent/CN1187759C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种包括多个子阵列的半导体存储器,其中每个子阵列中包含多个单元(S),至少一个行缓冲器连接所有子阵列,外部电路与子阵列之间的数据传输通过行缓冲器完成。该半导体存储器中,用于保存已存储于由一条字线选中的子阵列的单元中的数据的一个或多个行缓冲器连接所有子阵列。可减少内部I/O总线,半导体芯片尺寸的增加。另外还可以降低生产成本,并可以提高数据传输的速度。

Description

带有内置行缓冲器的半导体存储器和驱动该存储器的方法
本发明涉及一种半导体存储器的(如DRAM、ROM和快速存储器)，特别是涉及一种带有内置行缓冲器的半导体存储器。
如图1所示，传统的带有内置行缓冲器的半导体存储器中通常包括具有256K位容量的子阵列11，以及一个能够存储该子阵列11的单元的16行数据的线行缓冲器12。为每个子阵列11设置行缓冲器12，并连接到公共I/O总线(未示出)。该行缓冲器12保持要从外部周边电路经该公共I/O总线传输到子阵列11的外部数据，以及从子阵列11读出并传输到外部周边电路的外部数据。
如上文所述，在传统的半导体存储器中为每个子阵列设置的行缓冲器连接到公共I/O总线。为了实现这种连接，有必要在每个行缓冲器和公共I/O总线之间形成由大量总线构成的内部I/O总线，由于内部I/O总线的存在不可避免地会产生使半导体芯片尺寸变大的问题。
如为避免增大半导体芯片的尺寸较大而把内部I/O总线省去，那么有必要在半导体基片上形成三层铝布线层，这又会造成增加生产成本的问题。
本发明的一个目的在于提供一种带有内置行缓冲器的半导体存储器，这种半导体存储器能够避免增大芯片的尺寸，并可降低生产成本。本发明的另一个目的在于提供一种驱动这种半导体存储器的方法。
在本发明的一个方面中，提供一种包含多个子阵列，而每个子阵列又由多个单元组成的半导体存储器，其特征是，至少一个行缓冲器连接到所有的子阵列，并可通过该行缓冲器实现外部电路与子阵列之间的数据传输。
该半导体存储器还可以包括用于表明要处理的数据是否存储于相连的行缓冲器中的状态位。
该半导体存储器还可以包括至少一条连接到在单元中分布于第一方向上的单元的栅极的字线，至少一条用于向单元中分布于垂直于第一方向的第二方向上的单元的一个电极提供数据写信号的位线，至少一条用于从分布于第二方向上的单元的另一电极读出数据的地线，以及各个与子阵列相连并用于向位线提供读出放大电流的读出放大器。
在本发明的另一方面中，提供一种驱动半导体存储器的方法，其中包括如下步骤：(a)当外部电路向子阵列发射一存取信号时，向一选中子阵列的选中字线发射一第一信号；(b)把第二信号传输到与被选中子阵列相连的第一读出放大器，以把存储于第一行缓冲器中的数据写入与被选中字线相连的一行单元，或者从与被选中字线相连的一行单元中读出数据存入第一行缓冲器中；(c)对子阵列预充电；(d)把第三信号传输到与被选中子阵列相连的第二读出放大器，以把存储于第二行缓冲器中的数据写入与被选中的字线相连的一行单元，或者从与被选中字线相连的一行单元中读出数据并存入第二行缓冲器中。
根据上述半导体存储器，多个用于保持存储于在字线选中的子阵列中的被选中单元中的数据的行缓冲器与所有子阵列相连。因此，有可能减少内部I/O总线，并可以进一步避免由于内部I/O总线的增加而引起芯片尺寸增大。另外，由于不必形成三层铝布线结构，从而可以减少生产成本。另外，由于可以在行缓冲器和外部电路之间进行数据传输，则可以提高数据传输的速度。
另外，由于该读出放大器由第一和第二读出放大器组成，而该行缓冲器由上述第一和第二行缓冲器组成，因此通过第一和第二行缓冲器进行的数据传输可以按时间分配进行，从而可以减少半导体芯片的尺寸，并提高数据传输的效率。
另外，通过对每个行缓冲器设置用于表明否有数据存于某个行缓冲器中的状态位，可确定地把数据传输到所要的行缓冲器。
图1为传统半导体存储器的方框图；
图2为根据本发明一个最佳实施例的带有内置行缓冲器的半导体存储器的局部方框图；
图3为根据本发明一个最佳实施例的带有内置行缓冲器的半导体存储器的方框图；
图4为说明该半导体存储器的各元件操作过程的时序图。
图2为根据本发明的一个最佳实施例的半导体存储器的局部方框图。图中所示的半导体存储器中包括：一个由MOS晶体管构成的多个按阵列分布的单元并且有32M位容量的子阵列1，一个连接到字线WL的行解码器2，以及位于该子阵列1的相对侧的第一和第二读出放大器(SA)3和4。该第一和第二读出放大器3和4通过位线BL选择单元S-源，并把数据写入该被选中单元S或从所选中的单元S中读取数据。
如果有例如1024条位线BL只位于包含多个具有32M位容量的单元S的子阵列1的一侧，则不可避免地使整个半导体存储器芯片的尺寸变大。因此，为避免芯片尺寸的增加，将512条位线BL分别置于子阵列1的相对侧。位于子阵列1的左侧的512条位线BL连接到第一读出放大器3，位于该子阵列1的右侧的512条位线BL连接到第二读出放大器4，这样所有1024条位线BL可以按时间分配来进行选择。
当要把数据写入子阵列1中所要的单元时，可以通过字线WL由行解码器2选择所要的单元S，这样被选中单元S的栅极导通。同时第一或第二读出放大器3或4通过位线BL向被选中单元S的源提供电流。结果当要写入的数据为“1”时，在被选中单元S的漏极上积累表示数据“1”的电荷C。另一方面当要写入的数据为“0”时，在被选中单元S的漏极上就不积累电荷，这样数据“0”就存入被选中单元S中。
当已把数据按上述方式写入被选中单元S之后，又要把数据从该被选中单元S读出时，把连接到被选中单元S的漏极的地线(未示出)变为“低”电平。结果，已在被选中单元S的漏极积累的电荷C通过地线向读出放大器释放。因此，通过检测所释放的电荷C，可以确信数据“1”已被存入被选中单元S。当数据“0”已写入被选中单元S时，则没有电荷释放到该被选中单元S。因此，通过检测发现没有电荷释放出来，则可以确信数据“0”已存入被选中单元S。
图3为根据本实施例的半导体存储器整体的方框图。所示的半导体存储器中包括四个子阵列1A、1B、1C和1D，以及分别与该子阵列1A、1B、1C和1D相连的行解码器2A、2B、2C和2D。第一和第二读出放大器3和4分布于每个子阵列1A、1B、1C和1D的相对侧。
该半导体存储器还包括第一行缓冲器5A、5B、5C和5D以及第二行缓冲器6A、6B、6C和6D。每个行缓冲器5A、5B、5C、5D、6A、6B、6C、6D被设计为具有是以保存通过每个子阵列1A、1B、1C和1D的字线WL选中的单元中的一行中的数据的存储容量。通过第一读出放大器3传输的数据存储于第一行缓冲器5A、5B、5C和5D中，而通过第二读出放大器4传输的数据存储于第二行缓冲器6A、6B、6C和6D中。
要通过第一读出放大器3写入通过子阵列(例如子阵列1A)的特定字线WL选中的一行单元中的数据被存于第一行缓冲器(例如行缓冲器5A)中。在这种情况下，要通过第二读出放大器4写入通过子阵列1A中的特定字线WL选中的一行单元中的数据被保存于第二行缓冲器6A中。
类似地，要通过第一读出放大器3写入由子阵列1B中的特定子线WL选中的一行单元中的数据被保持于例如第一行缓冲器5B中。在这种情况下要通过第二读出放大器4写入由子阵列1B中的特定字线WL选中的一行单元的数据保存于第二行缓冲器6B。
下面参照图4说明图3所示的半导体存储器的操作过程。
当外部周边电路(未示出)在T1时刻向子阵列1发出一个存取信号ACT(如图4(a)所示)时，则行解码器2在T2时刻响应于该存取信号ACT向子阵列1中被选中字线WL传输一个信号(如图4(b)所示)。然后，在T3时刻，信号RBTL传输到子阵列1的第一读出放大器3。结果，存储于第一行缓冲器5A-5D其中一个中的数据被写入连接到子阵列1中的被选中字线WL相连的一行单元S，或存储于连接到该被选中字线WL的一行单元S中的数据被读出并传输到第一行缓冲器5A-5D中的一个。传输到第一行缓冲器5A-5D中的一个的数据进一步通过二层铝总线(未示出)传输到外部周边电路。
然后，在时刻T4，子阵列1由一预充电电路(图中未示)预充电，如图3(d)所示。在预充电完成后，在时刻T5一信号RBTR被输出至子阵列1的第二读出放大器4，如图3(e)所示。结果是存储于第二行缓冲器6A-6D其中一个中的数据被写入连接到子阵列1中的被选中字线WL相连的一行单元S，或存储于连接到该被选中字线WL的一行单元S中的数据被读出并传输到第二行缓冲器6A-6D中的一个。传输到第二行缓冲器6A-6D中的一个的数据进一步通过二层铝总线(未示出)传输到外部周边电路。
如上文所示，通过第一和第二行缓冲器5A-5D和6A-6D传输的数据按时间分配进行。
简而言之，根据本实施例的半导体存储器被设计为具有多个连接到所有子阵列的行缓冲器，其中在外部周边电路(未示出)与子阵列之间传输的数据都通过行缓冲器完成。
通常用于子阵列1中的数据可以存储于第一和第二行缓冲器5A-5D和6A-6D中的其中一个。这样，当外部周边电路需访问存储于子阵列1中的数据时，该外部周边电路可以直接访问行缓冲器，这样能够保证提高数据传输的效率。
尽管在传统半导体存储器中为每个具有相对较小容量(256K位)的子阵列分配一个行缓冲器，但在本实施例的半导体存储器中为每个具有相对较大容量(32M位)的子阵列1A-1D分配公共的行缓冲器，这样可以避免内部I/O总线增加。因此，有可能避免由于内部I/O总线增加而引起半导体芯片尺寸增大。另外，由于不必在存储器基片上形成三层铝布线结构，从而可以避免半导体芯片生产成本的增加。
如图3所示，根据本实施例的半导体存储器中还包括与行缓冲器5A、5B、5C、5D、6A、6B、6C和6D中每个相连的状态位9。
如果该状态位9为“0”，则存储于与这相连的行缓冲器内的数据未被改写。因此，有可能访问该相连的行缓冲器，在该相连行缓冲器中改写数据，并读出和传输所改写的数据。
为把数据写入存储着已被改写的数据的一行缓冲器，该半导体存储器还包括一个第一控制器7。该第一控制器7把存储于这种行缓冲器内的数据通过相连的读出放大器传输到相连的子阵列。因此，该行缓冲器被清空。接着，该第一控制器7把数据写入该行缓冲器。
作为一种变型，为把数据写入存储着已被改写的数据的行缓冲器中，该半导体存储器也可以包括第二控制器8。该第二控制器8把存储于这样的行缓冲器中的数据传输到一个空的行缓冲器。这样，先前提到的行缓冲器被清空。接着，第二控制器8把数据传输到该行缓冲器中。
把该第一和第二控制器7和8相比较，第二控制器8在行缓冲器中读出和写入数据的速度比第一控制器7快。
根据上述实施例，多个行缓冲器共同分配给全部子阵列，每个行缓冲器被分配一个用于表示是否在该行缓冲器中存储着未被处理的数据的状态位。当要把从外部周边电路传来的数据和/或从一个子阵列中读出的数据存储于一行缓冲器中时，在进行数据传输之前可以通过状态位9得知在某个行缓冲器中是存满了数据，还是已被清空。

Claims (13)

1、一种半导体存储器中包括多个阵列，在每个子阵列中都包含多个单元(S)，
其特征在于：
至少一个行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)连接所有所述的子阵列(1A、1B、1C、1D)，
在外部电路与所述子阵列(1A、1B、1C、1D)之间的数据传输通过所述行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)来完成。
2、如权利要求1所述的半导体存储器，其特征在于：
其中还包括用于表示是否要被处理的数据存储于一个相连的行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中的状态位(9)。
3、如权利要求1或2所述的半导体存储器，其特征在于，其中还包括：
至少一条连接到在所述单元(S)中分布于第一方向上的单元(S)的栅极的字线(WL)；
至少一条用于向所述单元(S)中分布于第二方向上的单元(S)的一个电极提供数据写信号的位线(BL)，其中所述第二方向与所述第一方向相垂直；
至少一条用于从分布于所述第二方向的单元(S)的另一个所述电极读出数据的地线；
多个与每个所述子阵列(1A、1B、1C、1D)相连，用于向所述位线(BL)提供读出放大电流的读出放大器(3,4)。
4、如权利要求2所述的半导体存储器，其特征在于，
其中还包括第一控制器(7)，当要把数据传输到一个相连行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中时如果所述状态位表明要被处理的数据存储于所述相连的行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中，则该控制器在把数据传输到所述相连行缓冲器之前把已存储于所述相连的行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中的数据传输到相连的子阵列(1A、1B、1C、1D)中。
5、如权利要求2或4所述的半导体存储器，其特征在于，
其中还包括第二控制器(8)，当要把数据传输到一个相连行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中时如果所述状态位表明要被处理的数据存储于所述相连的行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中，则该控制器在把数据传输到所述相连行缓冲器之前把已存储于所述相连的行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中的数据传输到一个空的行缓冲器。
6、如权利要求5所述的半导体存储器，其特征在于，
所述的第二控制器(8)的数据读写速度比所述第一控制器(7)的快。
7、如权利要求3所述的半导体存储器，其特征在于，
每个所述读出放大器(3,4)中包括位于每个所述子阵列(1A、1B、1C、1D)相对侧的第一(3)和第二(4)读出放大器；
所述行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)包括用于保存通过所述第一读出放大器(3)写入所述子阵列(1A、1B、1C、1D)的数据和通过所述第一读出放大器(3)从所述子阵列(1A、1B、1C、1D)输入的数据的第一行缓冲器(5A、5B、5C、5D)，以及用于保留通过所述第二读出放大器(4)写入所述子阵列(1A、1B、1C、1D)的数据和通过所述第二读出放大器(4)从所述子阵列(1A、1B、1C、1D)中输入的数据的第二行缓冲器(6A、6B、6C、6D)；
通过所述第一和第二行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)执行的数据传输按时间分配进行。
8、如权利要求7所说的半导体存储器，其特征在于，
每个子阵列(1A、1B、1C、1D)通过特定数目的位线(BL)连接到所述第一读出放大器(3)，并且通过相同数目的位线(BL)连接到所述第二读出放大器(4)。
9、如权利要求1或2所述的半导体存储器，其特征在于，
一些数据是存储于所述行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中的。
10、一种驱动半导体存储器的方法，其特征在于，其中包括如下步骤：
(a)当外部周边电路向所述子阵列(1A、1B、1C、1D)发出一个存取信号时，把第一信号(ACT)传输到被选中子阵列(1A、1B、1C、1D)的被选中字线(WL)；
(b)把第二信号(RBTL)传输到与所述被选中子阵列(1A、1B、1C、1D)相连的第一读出放大器(3)，从而把已存储于第一行缓冲器(5A、5B、5C、5D)中的数据写入连接到所述被选中字线(WL)的一行单元(S)，或者将连接到所述被选中字线(WL)的一行单元(S)中的数据读入所述第一行缓冲器(5A、5B、5C、5D)。
(c)预充电所述子阵列(1A、1B、1C、1D)；及
(d)把第二信号(RBTR)传输到连接所述被选中子阵列(1A、1B、1C、1D)的一第二读出放大器(4)，从而把已存储于第二行缓冲器(6A、6B、6C、6D)的数据写入连接所述被选中字线(WL)的一行单元(S)，或将连接所述被选中字线(WL)的一行单元(S)可的数据读入所述第二行缓冲器(6A、6B、6C、6D)。
11、如权利要求10中所述的方法，其特征在于，其中还包括如下步骤：
如果数据已存储于所述行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中，则在把数据传输入所述行缓冲器中之前，先把已存储于所述行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中的数据传输到相连的子阵列(1A、1B、1C、1D)中。
12、如权利要求10所述的方法，其特征是，其中还包括如下步骤：
如果数据已存储于所述行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中，则在把数据传输入所述行缓冲器中之前，先把已存储于一行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中的数据传输到另一个空的行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中。
13、如权利要求10、11或12所述的方法，其特征在于，其中还包括如下步骤：
在所述第一和第二行缓冲器(5A、5B、5C、5D、6A、6B、6C、6D)中的一个中存储一些数据。
CNB981202063A 1997-09-30 1998-09-30 带有内置行缓冲器的半导体存储器和驱动该存储器的方法 Expired - Fee Related CN1187759C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26647397A JP3277860B2 (ja) 1997-09-30 1997-09-30 ロウバッファ内蔵半導体メモリ
JP266473/1997 1997-09-30
JP266473/97 1997-09-30

Publications (2)

Publication Number Publication Date
CN1213142A true CN1213142A (zh) 1999-04-07
CN1187759C CN1187759C (zh) 2005-02-02

Family

ID=17431427

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981202063A Expired - Fee Related CN1187759C (zh) 1997-09-30 1998-09-30 带有内置行缓冲器的半导体存储器和驱动该存储器的方法

Country Status (5)

Country Link
US (1) US6154385A (zh)
JP (1) JP3277860B2 (zh)
KR (1) KR100328374B1 (zh)
CN (1) CN1187759C (zh)
TW (1) TW411469B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068176A (zh) * 2015-12-30 2017-08-18 三星电子株式会社 半导体存储器设备及包括半导体存储器设备的存储器系统
US9870831B2 (en) 2001-12-19 2018-01-16 Toshiba Memory Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068636B2 (en) * 2016-12-30 2018-09-04 Intel Corporation Apparatuses and methods for accessing and scheduling between a plurality of row buffers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649516A (en) * 1984-06-01 1987-03-10 International Business Machines Corp. Dynamic row buffer circuit for DRAM
JPS6439692A (en) * 1987-08-05 1989-02-09 Hitachi Ltd Semiconductor memory device
KR910009555B1 (ko) * 1989-01-09 1991-11-21 조경연 싱글 포트 듀얼 ram(spdram)
US5323350A (en) * 1992-08-18 1994-06-21 Micron Technologies, Inc. Integrated circuit memory with dual P-sense amplifiers associated with each column line
JP3380050B2 (ja) * 1994-07-14 2003-02-24 富士通株式会社 半導体記憶装置のデータ読み出し方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9870831B2 (en) 2001-12-19 2018-01-16 Toshiba Memory Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations
CN104200839B (zh) * 2001-12-19 2018-07-03 东芝存储器株式会社 半导体集成电路
CN104200841B (zh) * 2001-12-19 2018-07-24 东芝存储器株式会社 半导体集成电路
US10410731B2 (en) 2001-12-19 2019-09-10 Toshiba Memory Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US10741266B2 (en) 2001-12-19 2020-08-11 Toshiba Memory Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US11295823B2 (en) 2001-12-19 2022-04-05 Kioxia Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations
CN107068176A (zh) * 2015-12-30 2017-08-18 三星电子株式会社 半导体存储器设备及包括半导体存储器设备的存储器系统
CN107068176B (zh) * 2015-12-30 2021-12-14 三星电子株式会社 半导体存储器设备及包括半导体存储器设备的存储器系统

Also Published As

Publication number Publication date
CN1187759C (zh) 2005-02-02
JP3277860B2 (ja) 2002-04-22
TW411469B (en) 2000-11-11
KR19990030288A (ko) 1999-04-26
JPH11110979A (ja) 1999-04-23
US6154385A (en) 2000-11-28
KR100328374B1 (ko) 2002-09-04

Similar Documents

Publication Publication Date Title
US8441878B2 (en) Embedded memory databus architecture
US5933387A (en) Divided word line architecture for embedded memories using multiple metal layers
CN1114927C (zh) 存储器装置的冗余电路及其存取冗余地址的方法
CN1716599A (zh) 具有芯片间互连选择装置的三维半导体器件
CN1129143C (zh) 半导体存储器
US7359252B2 (en) Memory data bus structure and method of transferring information with plural memory banks
KR100372499B1 (ko) 단일 입력/출력 핀을 통한 다중-레벨 데이터
US7515450B2 (en) Nonvolatile semiconductor storage device
JP3741153B2 (ja) 高速動作のための共有ｄｒａｍ ｉ／ｏデータバス
KR0158112B1 (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
CN1187759C (zh) 带有内置行缓冲器的半导体存储器和驱动该存储器的方法
US6628536B2 (en) Semiconductor memory device
US6021064A (en) Layout for data storage circuit using shared bit line and method therefor
US6031783A (en) High speed video frame buffer
US6947100B1 (en) High speed video frame buffer
US6026044A (en) High speed video frame buffer
US7146471B2 (en) System and method for variable array architecture for memories
US20010055235A1 (en) Semiconductor memory device
CN113467711A (zh) 用于人工智能操作的存储器装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NONE

Effective date: 20030425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030425

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Co-applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: ERBIDA MEMORY CO., LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Free format text: FORMER OWNER: NEC ELECTRONICS TAIWAN LTD.

Effective date: 20040723

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040723

Address after: Tokyo, Japan

Applicant after: Elpida Memory Inc.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

Co-applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130826

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130826

Address after: Luxemburg Luxemburg

Patentee after: PS4 Russport Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20140930

EXPY Termination of patent right or utility model