CN1211816A - 半导体器件的生产方法 - Google Patents
半导体器件的生产方法 Download PDFInfo
- Publication number
- CN1211816A CN1211816A CN98119339A CN98119339A CN1211816A CN 1211816 A CN1211816 A CN 1211816A CN 98119339 A CN98119339 A CN 98119339A CN 98119339 A CN98119339 A CN 98119339A CN 1211816 A CN1211816 A CN 1211816A
- Authority
- CN
- China
- Prior art keywords
- film
- semiconductor device
- conducting film
- production method
- described conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 33
- 239000012528 membrane Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- WNZPMZDPEDYPKZ-UHFFFAOYSA-M [OH-].[O--].[Y+3] Chemical compound [OH-].[O--].[Y+3] WNZPMZDPEDYPKZ-UHFFFAOYSA-M 0.000 claims description 3
- 239000007792 gaseous phase Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 description 13
- 230000007797 corrosion Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000003595 mist Substances 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000000518 rheometry Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 titanium nitrides Chemical class 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种制造半导体器件的方法,其特征在于包含如下步骤:在形成于半导体基片的绝缘膜上形成导电膜;去除所述导电膜表面上的凹陷以平整表面;及在所述平整的导电膜的表面上形成具有预定图形的掩膜件并用所述掩膜件作为蚀刻掩膜对所述导电膜进行刻蚀。
Description
本发明涉及一种半导体器件的生产方法，且尤其涉及一种形成电容器电极及半导体存储器件的导电材料图形的方法。
DRAM(动态随机存取存储器)是一种可以任意输入和输出存储信息的半导体存储器件，。此DRAM的每个存储单元由一个转移晶体管和一个电容器构成。DRAM结构简单，并作为特别适合半导体存储器件的高集成度的器件而被广泛使用。
在此存储单元的电容器的领域中，已生产出具有三维结构的电容器并被实际用于具有更高集成度的半导体器件中。采用具有三维结构的电容器的原因如下，当半导体器件的尺寸变得更精细而集成度更高时，其必不可少地需减少电容器所占的面积。然而，为了确保DRAM的工作稳定可靠，需要至少具有一个固定值的电容值。因此，有必要将每个电容器的电极由平面结构改为三维结构，从而在被减小的所占区域内可以扩大电容器电极的表面积。
一种带叠层结构的电容器和一种具有沟槽结构的电容器都可作为在DRAM的存储单元中的具有三维结构的电容器，这些结构的每一种都各有利弊。对于层状结构的电容器，其对来自电路等处的入射阿尔法射线或噪音具有很高的免疫力，即使在电容值相对很小的情况下也能稳定地工作。因此，可以认为即使在4吉位(半导体器件的设计标准变为大约0.15μm)的情况下，层状结构的电容器也是有效的。
对于具有层状结构的电容器(此后指叠层型电容器)，为了保证一个在微小区域内的预定电容值，需要具有一种很高介电常数的介电膜(容性绝缘膜)。要作为这样的一种容性绝缘膜，强力推荐具有高介电常数的材料，诸如SrTiO3(此后指STO膜)、(Ba,Sr)TiO3(此后指BST膜)、Pb(Zr,Ti)O3(此后指PBT膜)。且对于叠层型电容器的下部电极，需要一种新的导电材料。其目的在于通过高介电常数材料与下部电极的适当组合以保证电容器的高可靠性。例如，在1994年的国际电子器件会议技术论文文摘第831到834页中指出，SrTiO3被用作容性绝缘膜，而二氧化钌(RuO2)的导电材料被用作下部电极。
下面将参照附图对制造电容器的传统方法进行描述。图1A到1D为按生产工艺顺序的上述叠层电容器电极的截面示意图。图2A及2B分别为叠层电容器的俯视图及在X-X方向上的剖视图。
如图1A中所示，下部绝缘膜101形成在诸如硅基片的半导体基片上。在此下部绝缘膜101之上，通过使用反应溅射方法构成由RuO2构成的导电膜102。导电膜102为多晶结构并具有柱状晶体结构。因此在导电膜102的表面上，形成大约5nm的表面凹陷103。
随后，在具有表面凹陷103的导电膜102上，如图1B中所示，形成作为叠层的SOG(硅玻璃)膜104和刻胶膜105。用光刻技术对光刻胶膜105加工图形。通过使用这样构图的光刻胶膜107(图1C)作为掩膜，对SOG膜104进行干蚀刻。
按此方法，可形成如图1C中所示的SOG膜掩膜106。在SOG膜掩膜106上，还保留光刻胶掩膜薄膜107。SOG膜掩膜106具有斜锥的形状。
随后，通过使用SOG膜掩膜106及光刻胶掩膜107作为蚀刻掩膜对导电膜102进行干蚀。而O2和Cl2的混合气体被用作蚀刻气体。
按此方法，如图1D中所示，在下部绝缘膜101上形成由RuO2构成的下部电极108。此后，去除SOG膜106。
在这样一种具有下部电极的108的叠层型电容器中，如图2A及2B中所示，在下部电极108的顶面上、在电极109的侧面上及在下部绝缘膜101上形成容性绝缘膜110。此容性绝缘膜110由诸如BST膜等构成，并通过形成上部电极111从而将其整体盖住。在半导体基片112的表面的预定区域上，形成扩散层113。在此半导体基片112上，形成上述的下部绝缘膜101，下部电极108通过柱塞114与扩散层113相连，而柱塞114是通过下部绝缘膜101形成一个局部开孔并将导电材料填入其中而获得的。
在具有由RuO2构成的下部电极108的叠层型电容器中，在下部电极108的顶面上形成表面凹陷103。此外，在经过干蚀的下部电极108的电极侧面109上形成有大量的凹陷。换句话说，下部电极108的图形形状很差。
在上述的传统技术中，诸如电容器的下部电极的导电膜的图形形状很差，且在导电膜的图形边缘产生凹陷。这是因为导电膜是具有柱状结构的多晶膜，结果造成在其表面上形成凹陷。由于导电膜表面的凹陷，对于用在导电膜加工过程中的蚀刻掩膜(诸如SOG膜等无机绝缘膜)的厚度变得很大。而诸如SOG膜掩膜的无机绝缘膜掩膜的截面变为锥形。在此形状中，通过下层导电膜表面的凹陷在掩膜的图形边缘上造成一个无机绝缘膜掩膜的厚度差。由于用这样的无机绝缘膜掩膜对导电膜进行干蚀，而使图形形状很差。图形边缘上的凹陷依赖于导电膜的多晶粒的直径。换句话说，晶粒直径越大，凹陷也越大。在上述传统技术的RuO2实例中，这些凹陷大至约为50nm。
如果具有此种差的图形形状的下部电极被用在叠层型电容器中，存储在电容器中的信息电荷的存储特性就变得很差。下面将参考图3对此进行描述。在图3中，其横轴表示电容器的每单位面积的漏电流，其纵轴表示1000个叠层型电容器的累积比率。这里，漏电流表示对电容器电极施加1V电压时的值。
如图3中所示，对于漏电流值为大约10-7A/cm2的电容器的比率大约为5％。对于漏电电流为10-6 A/cm2时，比率变为50％，对于漏电流变为大约10-5A/cm2的电容器也是存在的。当漏电流变大时，用于存储信息电荷的存储时间会下降。造成此种电容器的漏电流增大的原因是由于电场集中到下部电极的图形边缘及侧面的凹陷部分造成的。
在进行布线等操作的情况下，在导电膜的图形边缘等部位上产生的凹陷使得很难获得精细的布线。
本发明的一个目的是便于进行具有柱状晶体结构的导电膜的精细加工。
本发明的另一个目的是提供一种生产半导体器件的方法，其能改善电容器的电极形状的精确度，并可生产出高可靠性的电容器。
根据本发明的生产半导体器件的方法包括如下步骤：在半导体基片上通过绝缘膜形成一层导电膜；去除导电膜表面上的凹陷以平整表面；在平整后的导电膜表面上形成掩膜件并加工导电膜从而通过用掩膜件作为蚀刻掩膜获得预定的图形。
这里，导电膜具有多晶结构，尤其是柱状晶体结构的多晶结构，导电膜由例如三氧化钌或钌的单层膜或多层膜构成。或者导电膜由如铱或氧化铱的单层膜或多层膜构成。另外也可由如氮化钛或钨膜的多层膜构成。
另外，也可通过各向异性干蚀或用化学机械抛光方法去除导电膜表面上的凹陷。
此外，也可通过用化学气相沉积方法沉积SOG膜或氧化硅膜而构成掩膜件。
如上所述，通过对导电膜进行加工，以使其具有预定的图形并作为半导体器件的布线层，或通过对其加工使其具有预定的图形，并作为半导体器件的电容器的下部电极。
这样通过去除导电膜表面的凹陷而平整表面后，形成在导电膜表面上的无机绝缘膜的掩膜件(诸如SOG膜掩膜)的膜厚度变得均匀了。其截面的锥形也受到了限制。其结果，可以消除掉传统技术中的由于下部导电膜的表面凹陷而造成的掩膜件的图形边缘处的掩膜件的膜厚不均匀的问题。此外，通过用均匀无机绝缘膜的掩膜件作为掩膜导电膜进行干蚀，可以大大改善图形的形状。
图1A到1D为按生产工艺顺序的传统半导体器件生产方法的截面示意图；
图2A及2B分别为传统电容器的俯视图及截面示意图；
图3为描述传统技术的问题的示意图；
图4A到4E为按生产工艺顺序的根据本发明第一实施例的生产方法的截面示意图；
图5A及5B分别为用第一实施例的方法形成的电容器的俯视图及Y-Y方向的剖视图；
图6为用于阐述本发明第一实施例的效果的示意图；
图7为用于阐述本发明第二实施例的效果的示意图。
下面对本发明的最佳实施例作具体的描述。图4A到4E为按生产工艺顺序的根据本发明的第一实施例的生产半导体器件方法的截面示意图。图5A到5B所示为本实施例制成的叠层型电容器。
如图4A所示，通过用二氧化硅膜在诸如硅基片的半导体基片上形成下层绝缘膜1。在下层绝缘膜1上形成导电膜2。例如此导电膜2为具有大约300nm厚度的通过用反应溅射方法形成的RuO2膜。在此用于形成RuO2的反应溅射方法中，可使用Ar和O2的混合气体。并用Ru金属作为靶体进行溅射。这样形成的导电膜2具有多晶结构，并由具有柱状晶体结构的RuO2构成。在导电膜2的表面上，形成大约3nm的表面凹陷3。
如图4 B中所示，用化学机械抛光(CMP)方法对导电膜2的表面进行抛光。这里，可用三氧化二铝(Al2O3)粉末作为抛光材料。用此方法，可以完全去除导电膜2的表面上的表面凹陷3，并形成平整的表面4。
如图4C中所示，SOG膜5和光刻胶膜6被作为叠层形成在平整的表面4上。SOG膜5的膜厚大约为100nm。用光刻技术对光刻胶膜6加工图形，并对SOG膜5进行干蚀。SOG膜5的干蚀可在普通的RIE(反应离子蚀刻)系统中用CHF3作为反应气进行。
用此方法，如图4D中所示，在导电膜2的平整的表面4上形成SOG膜掩膜7。在SOG膜掩膜7上，留下光刻胶掩膜8，与传统技术的情况不同，SOG膜掩膜7与导电膜2的平整的平面4垂直。
此后，可参考传统技术所描述的，用SOG膜掩膜7或光刻胶掩膜8作为蚀刻掩膜对导电膜2进行干蚀。O2和Cl2的混合气体可被用作RIE过程中的蚀刻气体。如图4E中所示，在下部绝缘膜1上形成由RuO2构成的下部电极9。另外，将SOG膜掩膜7留在下部电极9上。
如图5A及5B中所示形成具有由RuO2构成的下部电极的叠层型电容器。
参看图5 B中所示的此种电容器的截面结构，具有N导电型的扩散层14形成在具有P导电型的半导体基片13的表面的预定区域内。通过在位于半导体基片13之上的下部绝缘膜1的一部分内形成一个开孔并将导电材料埋入其中，可形成柱塞15。此柱塞15由含有磷或砷杂质的多晶硅构成。可替代地，柱塞15也可由诸如钨或氮化钛等金属构成，通过此柱塞15，下部电极9与扩散层14进行电连接。
然后在下部电极9的侧面及平整的顶面上，以及在下部绝缘膜1上，形成容性绝缘膜11。此容性绝缘膜11由诸如BST膜等构成。然后形成上部电极2以盖住其整体。
在本实施例中，如图5A所示，在进行干蚀的下部电极9的电极侧面10上不会形成任何凹陷。且本实施例中的导电膜的图形形状边很理想。
如上所述，在下部电极9的侧面上未形成凹陷。在具有此下部电极的叠层型电容器中，存储在电容器中的信息电荷的存储性能被大大提高。
下面将参考图6对此进行描述。在图6中，横轴表示电容器的每单位面积的漏电流，而其纵轴表示1000个叠层型电容器的累积比率。这里，漏电流表示在对电容电极施加1V电压情况下的数值。
在本发明中，如图6中所示，当电容器的漏电流值为10-7A/cm2或更小时电容器比率成为100％，换句话说，所有电容器都状况良好。
下面将描述本发明的第二实施例，本实施例的过程基本与图4A到4E中所示的第一实施例相同。然而，它们之间的区别在于：本实施例中是利用RIE方法通过深刻蚀去除导电膜2表面上的凹陷。在此点上，本实施例与第一实施例具有很大的不同。此后，将主要描述本实施例与第一实施例的区别。
以与第一实施例中所描述的一样的方法，如图4A中所示，通过使用二氧化硅膜在诸如硅基片的半导体基片上形成下层绝缘膜1。在此下层绝缘膜1上，形成导电膜2。例如导电膜2为通过用反应溅射方法沉积的厚度大约为400nm的RuO2膜。此外，在导电膜2的表面上，形成大约5nm的表面凹陷3。
如图4B中所示，导电膜2的表面被平整。在本实施例中，通过用RIE各向异性干蚀，对由RuO2膜构成的导电膜2的表面进行深刻蚀使其平整。其中Cl2和O2的混合气可作为RIE的反应气。通过用此种反应气的各向异性蚀刻，导电膜2的表面被完全平整并形成平整的表面4。在此情况下，深刻蚀后的导电膜的厚度大约为300nm。
在平整工艺后的导电膜2的工艺过程都与第一实施例相同，故在此对其省略。
在此第二实施例中，平整后的导电膜2的晶片的平面均匀度远远好于第一实施例。而对于第一实施例，导电膜的厚度偏差对于具有8英寸直径的晶片基片而言为大约10％，而在第二实施例中，其变为5％或更小。
此外，如果用上述方法形成下部电极和叠层型电容器，存储在电容器中的信息电荷的存储特性也能得到提高，下面将参考图7对此进行描述。在图7中，横轴表示电容器的每单位面积的漏电流，而其纵轴表示与第一实施例中相同的1000个叠层型电容器的累积比率。漏电流表示当将1V电压施加到电容器电极上时的值。在此情况下用STO膜作为容性绝缘膜。
同样在第二实施例中，电容器的漏电流值为10-7A/cm2的电容器比率为100％，因此，所有电容器都性能良好。
对于上述的实施例，已描述了用RuO2构成叠层型电容器的下部电极的情况，但本发明并不仅限于此种材料。只要下部电极是由具有多晶结构的导电膜构成，都可适用于本发明。例如，还可使用如下的各种：Ru单层膜、RuO2膜/Ru膜(通过将RuO2膜叠在Ru膜之上形成的叠层膜)、Ir的单层膜、IrO2膜或IrO2膜/Ir膜。此外，本发明也适用于将上述的单层或叠层与氮化钛或钨膜相组合所获得的叠层的情况。
对于这些实施例，已经描述了在用干蚀法对导电膜进行加工过程中用SOG膜作为蚀刻掩膜的情况。即使用通过化学气相沉积(CVD)方法形成的二氧化硅膜替代SOG膜，也可获得本发明的效果。
对于上述的实施例，已描述了将本发明应用到叠层型电容器的下部电极的情况。然而，也可将本发明应用到其它电极结构的形成上，诸如布线电极等。
根据本发明的制造半导体的方法，通过绝缘膜将导电膜沉积到半导体基片上，并用化学机械抛光方法、深刻蚀方法等在沉积后立即按所述去除导电膜表面上形成的凹陷，并在这样平整的导电膜的表面上，通过用化学气相沉积方法形成由诸如SOG膜或二氧化硅构成的掩膜件。通过用此掩膜件作为蚀刻掩膜进行干蚀，对上述导电膜进行加工，以形成半导体布线层或电容器电极的图形。这里，导电膜为具有二氧化钌、钌、钇或二氧化钇的柱状多晶结构的金属膜。
因此在本发明的情况下，在干蚀诸如电容器电极的布线层或边缘侧面后不会在被制出图形的导电膜上形成任何凹陷，且导电膜的图形形状也变得很理想。
尤其是，如果如上所述形成电容器的下部电极，在电容器的容性绝缘膜由具有高介电常数的材料(如STO膜或BST膜)构成的情况下，电容器的产量及可靠性都可得到提高。
此外，在将本发明应用到半导体器件的布线层的情况下，很容易将布线制作得很精细。
在此情况下，便于对具有柱状的多晶结构的导电膜进行精细加工，并可进一步获得具有高集成度及高密度的半导体器件。
Claims (12)
1、一种制造半导体器件的方法，其特征在于包含如下步骤：
在形成于半导体基片的绝缘膜上形成导电膜；
去除所述导电膜表面上的凹陷以平整表面；及
在所述平整的导电膜的表面上形成具有预定图形的掩膜件并用所述掩膜件作为蚀刻掩膜对所述导电膜进行刻蚀。
2、根据权利要求1所述的半导体器件的生产方法，其特征在于所述导电膜具有多晶结构。
3、根据权利要求1所述的半导体器件的生产方法，其特征在于所述导电膜具有在接近垂直于所述半导体基片的表面生长的柱状晶体结构。
4、根据权利要求1所述的半导体器件的生产方法，其特征在于所述导电膜为二氧化钌或钌的单层膜或包括二氧化钌或钌膜的叠层膜。
5、根据权利要求1所述的半导体器件的生产方法，其特征在于所述导电膜为钇或二氧化钇的单层膜或包括钇膜和二氧化钇膜的叠层膜。
6根据权利要求4所述的半导体器件的生产方法，其特征在于所述导电膜为包括氮化钛膜和钨膜的叠层膜。
7、根据权利要求5所述的半导体器件的生产方法，其特征在于所述导电膜是包括氮化钛膜和钨膜的叠层膜。
8、根据权利要求1所述的半导体器件的生产方法，其特征在于通过用化学机械抛光方法去除所述导电膜表面上的凹陷。
9、根据权利要求1所述的半导体器件的生产方法，其特征在于通过用各向异性干蚀去除所述导电膜表面上的凹陷。
10、根据权利要求1所述的半导体器件的生产方法，其特征在于所述掩膜件包含用化学气相沉积方法沉积的SOG膜或二氧化硅膜。
11、根据权利要求1所述的半导体器件的生产方法，其特征在于对所述导电膜进行加工从而使其具有一预定图形并作为半导体器件的布线层。
12、根据权利要求1所述的半导体器件的生产方法，其特征在于对所述导电膜进行加工从而使其具有一预定图形并作为半导体器件的电容器的下部电极。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP252230/97 | 1997-09-17 | ||
| JP09252230A JP3102387B2 (ja) | 1997-09-17 | 1997-09-17 | 半導体装置の製造方法 |
| JP252230/1997 | 1997-09-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1211816A true CN1211816A (zh) | 1999-03-24 |
| CN1099702C CN1099702C (zh) | 2003-01-22 |
Family
ID=17234336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98119339A Expired - Fee Related CN1099702C (zh) | 1997-09-17 | 1998-09-17 | 半导体器件的生产方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6071788A (zh) |
| JP (1) | JP3102387B2 (zh) |
| KR (1) | KR100278487B1 (zh) |
| CN (1) | CN1099702C (zh) |
| TW (1) | TW396423B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4362586B2 (ja) * | 2004-03-29 | 2009-11-11 | 独立行政法人産業技術総合研究所 | 高耐熱導電性薄膜の製造方法、該製造方法によって得られる高耐熱導電性薄膜、および積層膜、並びに該積層膜を備えるデバイス |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221197A (ja) * | 1994-01-31 | 1995-08-18 | Nec Corp | 半導体装置の製造方法 |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| KR0157912B1 (ko) * | 1995-11-28 | 1998-12-15 | 문정환 | 반도체 장치의 축전기 전극구조 및 제조 방법 |
| KR100235949B1 (ko) * | 1996-06-27 | 1999-12-15 | 김영환 | 반도체 소자의 캐패시터 제조 방법 |
-
1997
- 1997-09-17 JP JP09252230A patent/JP3102387B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-16 KR KR1019980038247A patent/KR100278487B1/ko not_active IP Right Cessation
- 1998-09-16 TW TW087115450A patent/TW396423B/zh active
- 1998-09-16 US US09/154,201 patent/US6071788A/en not_active Expired - Fee Related
- 1998-09-17 CN CN98119339A patent/CN1099702C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6071788A (en) | 2000-06-06 |
| CN1099702C (zh) | 2003-01-22 |
| TW396423B (en) | 2000-07-01 |
| JP3102387B2 (ja) | 2000-10-23 |
| JPH1197642A (ja) | 1999-04-09 |
| KR19990029852A (ko) | 1999-04-26 |
| KR100278487B1 (ko) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1270352C (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
| CN1143398C (zh) | 用于集成电路的半导体构件及其制造方法 | |
| US20010012224A1 (en) | Rugged metal electrodes for metal-insulator-metal capacitors | |
| CN1148806C (zh) | 电容器及其制造方法 | |
| CN1694256A (zh) | 存储设备的电容器及其制造方法 | |
| US20080108203A1 (en) | Multi-Layer Electrode and Method of Forming the Same | |
| CN1758427A (zh) | 具有嵌入式电容的半导体元件基材 | |
| US11875992B2 (en) | Semiconductor devices including a support pattern on a lower electrode structure | |
| CN1201397C (zh) | 具有钌电极的半导体存储器及其制造方法 | |
| CN1099702C (zh) | 半导体器件的生产方法 | |
| CN1173407C (zh) | 具有电容器的半导体器件及其制造方法 | |
| CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
| CN1146017C (zh) | 半导体器件及其制造方法 | |
| JP3683675B2 (ja) | キャパシタを有する半導体装置 | |
| CN1290196C (zh) | 半导体器件及其制造方法 | |
| CN1159758C (zh) | 动态随机存取存储器及金属连线的制造方法 | |
| US6191469B1 (en) | Overhanging separator for self-defining discontinuous film | |
| CN1379915A (zh) | 至少带有一个电容器的集成电路装置及其制造制作方法 | |
| CN1199260C (zh) | 金属层或金属硅化物层结构化法以及用该法制造的电容器 | |
| US6207526B1 (en) | Method of fabricating an extended self-aligned crown-shaped rugged capacitor for high density DRAM cells | |
| CN1477698A (zh) | 包含铁电电容器的半导体器件及其制造方法 | |
| CN116782757A (zh) | 一种半导体结构及其制造方法 | |
| CN1457099A (zh) | 堆栈式电容器的结构及其制造方法 | |
| CN1463044A (zh) | 带复合式储存节结构的电容及其制造方法 | |
| KR20020055118A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030620 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20030620 Address after: Kanagawa, Japan Patentee after: NEC Corp. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |