CN1211742C - 访问显示存储器的控制方法及显示器控制装置 - Google Patents
访问显示存储器的控制方法及显示器控制装置 Download PDFInfo
- Publication number
- CN1211742C CN1211742C CN 03114168 CN03114168A CN1211742C CN 1211742 C CN1211742 C CN 1211742C CN 03114168 CN03114168 CN 03114168 CN 03114168 A CN03114168 A CN 03114168A CN 1211742 C CN1211742 C CN 1211742C
- Authority
- CN
- China
- Prior art keywords
- display
- memory
- address
- microprocessor
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
本发明公开了一种访问显示存储器的控制方法，该方法为：微处理器利用光标地址控制器产生的地址信号对显示存储器进行读/写操作；以及刷新电路利用显示地址控制器产生的地址信号对显示存储器进行读操作；并且当微处理器访问显示存储器时禁止刷新电路对显示存储器进行读操作。进一步地，该方法由一个时分复用地址控制器在微处理器访问显示存储器时复用为光标地址控制器，该时分复用地址控制器在刷新电路访问显示存储器时复用为显示地址控制器。本发明同时公开了显示器控制装置。本发明避免了访问显存时数据线和地址线上的竞争冲突，解决了因此而引起的屏幕闪烁问题。
Description
技术领域
本发明涉及显示控制技术，特别涉及一种访问显示存储器的控制方法及显示器控制装置。
背景技术
开发液晶显示(简称LCD)控制器时，一般都采用专用的液晶显示控制器芯片。如图1所示的专用LCD控制器(以sed1335芯片为例)的结构框图。光标地址控制器和微处理器为微处理器(CPU)访问显存的接口部分，刷新电路和LCD地址控制器为刷新控制部分。从图中可以看出，虚框内的两部分互相独立。如果刷新电路正从显存读取数据刷新屏幕，而此时CPU试图访问显存，就会导致总线冲突，这正是读写显存时LCD屏幕闪烁的原因。
总之，现有技术使用的LCD控制器芯片虽然该芯片功能强大，但是价格昂贵，初始化过程比较复杂，冗余功能较多，速度较慢，从而降低了系统的可靠性；而且现有技术的LCD控制器存在总线噪声，导致在读写显存时LCD屏幕出现闪烁；光标地址控制器和LCD地址控制器互相独立，占用了较多的硬件资源(寄存器)。
发明内容
本发明的目的在于提供一种访问显示存储器的控制方法及显示器控制装置，以消除对显示存储器的该访问冲突；进一步地，简化控制器的结构，降低成本。
本发明的技术方案：
一种访问显示存储器的控制方法，包括步骤：微处理器利用光标地址控制器产生的地址信号对显示存储器进行读/写操作；以及刷新电路利用显示地址控制器产生的地址信号对显示存储器进行读操作；其特征在于：当微处理器访问显示存储器时禁止刷新电路对显示存储器进行读操作。
根据上述方法：
由一个时分复用地址控制器在微处理器访问显示存储器时复用为光标地址控制器，该时分复用地址控制器在刷新电路访问显示存储器时复用为显示地址控制器。
在微处理器访问显示存储器结束而进行刷新操作时，刷新电路和时分复用地址控制器首先进行复位操作。
微处理器访问显示存储器时，根据微处理器输出的控制信号产生停止刷新操作的禁止刷新信号。
对显示存储器进行访问时使微处理器接口与刷新电路的总线隔离。
一种显示器控制装置，包括：用于连接显示存储器的显存接口，与该显存接口连接的微处理器接口、光标地址控制器、刷新电路和显示地址控制器，其特征在于还包括与所述微处理器接口和刷新电路连接的时序控制器，用于根据微处理器接口的控制信号禁止或允许所述刷新电路访问显示存储器。
一种显示器控制装置，包括：用于连接显示存储器的显存接口，与该显存接口连接的微处理器接口和刷新电路，微处理器通过所述微处理器接口和显存接口对显示存储器进行访问，刷新电路通过显存接口从显示存储器读取数据刷新显示器；其特征在于还包括：
时序控制器，与所述微处理器接口和刷新电路连接，用于根据微处理器接口的控制信号禁止或允许所述刷新电路访问显示存储器；
时分复用地址控制器，与所述显存接口、微处理器接口、时序控制器和刷新电路连接，当微处理器访问显示存储器时，该时分复用地址控制器在时序控制器的控制下复用为光标地址控制器，当刷电路访问显示存储器时，在刷新电路和时序控制器控制下复用为显示器地址控制器。
本发明在微处理器访问显示内存时停止刷新，避免了访问显存时数据线和地址线上的竞争冲突，解决了因此而引起的屏幕闪烁问题；对光标地址和显示地址采取分时复用，而且能通过可编程逻辑器件来实现，也不需要外围电路，从而使编程接口非常简单，速度较快，同时也降低了成本；将刷新电路和微处理器接口的总线采取隔离措施，完全消除了总线干扰，可大幅度地提高显示质量。
附图说明
图1为现有技术的显示器控制器结构图；
图2为本发明实施例1的显示器控制器电路原理示意图；
图3为本发明实施例2的显示器控制器电路原理示意图；
图3、图4为实施例2的显示器控制器工作的主要流程图。
具体实施方式
实施例1
参阅图2，图示的显示器控制器是在现有技术的基础上增加了时序控制器和总线控制器，时序控制器通过片选信号线CS、光标地址的高字节A1和低字节信号线A0连接，时序控制器的输出分别与刷新电路、总线控制器、光标址控制器和显示地址控制器连接，微处理器接口及刷新电路的控制线和数据线经总线控制器与显存接口连接。
在微处理器访问显示存储器时，时序控制器根据片选信号CS和地址高低字节信号A1A0的组合进行判断，以产生地址的高字节到来(Addr_high_come)、地址的低字节到来(Addr_low_come)、数据到来(data_come)和CPU访问(CPU_vist)等控制信号。比如当片选信号CS＝“0”时，如果地址信号A1A0＝“01”表示CPU正在发送低地址，地址信号A1A0＝“10”表示CPU正在发送高地址，地址信号A1A0＝“00”时表示CPU正在发送显示数据。控制信号CON1为CPU访问信号，用于禁止或启动刷新，当CPU访问信号为“1”时，表示CPU正在访问显存，禁止刷新电路访问显存，停止刷新操作。访问结束后CPU访问信号为“0”，允许刷新电路访问显存，启动刷新操作。信号CON2为数据到来(data_come)信号，用于通知总线控制器切换总线，当该信号为“1”时，表示CPU发送的数据到来了，接通显存数据线和CPU数据线，否则接通刷新电路数线。信号CON3根据CPU访问信号和地址高、低字节信号产生，当CPU访问信号为“1”时，光标地址控制器有效，在地址低字节信号(Addr_low_come)为“1”时，读取来自CPU的低字节地址，在地址高字节信号(Addr_high_come)为“1”时，读取来自CPU的高字节地址，并拼接好16位地址送出到显存地址线。当CPU访问信号为“0”时，显示地址控制器有效，刷新电路每输出一个时钟信号clk，显示地址控制器内的刷新地址加1。
从上可看出，时序控制器根据片选信号线CS、光标地址的高字节A1和低字节信号线A0产生停止刷新信号，该信号使刷新电路停止刷新操作，仅由微处理器通过光标地址控制器对显示存储器进行数据读/写操作，避免了刷新电路与微处理器同时访问显示存储器而引起的总线冲突。在微处理器访问显示存储器结束后，时序控制器不再输出停止刷新信号，允许刷新电路在时钟控制下进行刷新操作。
总线控制器主要用于在刷新电路访问显示存储器时将微处理器的控制信号和总线信号隔离，如果在外部有信号隔离措施，即在微处理器不访问显示存储器期间微处理器接口没有输入信号，可不用总线控制器，将相应信号线直接连接到显存接口。
在本实施例中，时序控制器可以只用片选信号CS，根据片选信号CS跳变的次数来判断出是高地址还是低地址或者是数据，以产生相应的控制信号。
实施例2
参阅图3所示，显示器控制器除了包括显存接口、微处理器接口、刷新电路外，还包括时分复用地址控制器、时序控制器和总线控制器。时分复用地址控制器通过数据线D0-D7与微处理器接口连接，其地址输出与显存接口连接，时分复用地址控制器还通过控制线与刷新电路连接；时序控制器与微处理器接口的片选信号线、光标地址的高字节A1和低字节信号线A0连接，时序控制器的输出信号线分别与时分复用地址控制器、总线控制器和刷新电路连接；微处理器接口及刷新电路的控制线和数据线经总线控制器与显存接口连接。
控制信号CON1、CON2和CON3的产生参阅实施例1中所述。当微处理器(CPU)访问显存时，时序控制器给出控制信号CON1，该控制信号禁止刷新电路访问显示存储器，以暂停刷新；同时，给出控制信号CON3，由于此时CPU访问信号(cpu_vist)为“1”，时分复用地址控制器复用为光标地址控制器，在地址低字节信号(Addr_low_come)为“1”时，读取来自CPU的低字节地址，在地址高字节信号(Addr_high_come)为“1”时，读取来自CPU的高字节地址，并拼接成16位宽度的地址VA0-VA15送到显存地址线；总线控制器根据控制信号CON2将刷新电路的数据线、片选和读信号与显存隔离开，将微处理器的数据线、片选信号，读/写信号与显存接通，从而将数据写入或读出显存。当微处理器访问显存结束后，CPU访问信号(CPU-vist)为“0”，控制信号CON3使时分复用地址控制器复用为显示地址控制器，控制信号CON1通知刷新电路重新刷新；控制信号CON2通知总线控制器切断CPU的数据线等信号与显存的联系，并接通刷新电路数据线信号与显存的联系。刷新电路每输出一个时钟信号clk，时分复用地址控制器内的刷新地址加1。时分复用地址控制器可采用型号为XC9572的可编程逻辑器件实现。通过显示地址控制器和光标地址控制器分时共享硬件资源，有效的防止了显存地址线上的竞争冲突，同时也节约了可编程逻辑器件(cpld)的内部寄存器，大幅度地降低了成本。
总线控制器主要用于在刷新电路访问显示存储器时将微处理器的控制信号和总线信号隔离，如果在外部有信号隔离措施，即在微处理器不访问显示存储器期间微处理器接口没有输入信号，可不用总线控制器，将相应信号线直接连接到显存接口。
参阅图4所示，时分复用地址控制器的一般算法为：判断微处理器是否访问显示存储器；如果是，则刷新电路停止刷新，并将光标地址送入时分复用地址控制器；否则允许刷新操作，时分复用地址控制器根据刷时钟自动增加显示地址。
但图4所示算法存在有缺陷。假设刷新电路正在刷新，在时刻T1时分复用地址控制器中地址寄存器的值为0×100(display address)，那么当刷新时钟到来时，将根据显存0×100地址处的数据(颜色值)在显示器屏幕的(x1，y1)处画出相应颜色的点。如果在此时微处理器(CPU)试图访问显存的0×104地址，根据图3所示流程，当CPU完成对显示存储器的访问后，时分复用地址控制器中地址寄存器的值为0×104。那么当刷新时钟到来时，显存0×104地址处的数据将送给显示器，即在(x1，y1)处画出相应颜色的点，而事实上，显存地址0×104处的数据本应该出现在显示器的(x1+4，y1)处(假设x1+4小于屏幕的宽度，1cd为256色)，因此势必导致不可恢复的显示错位。
参阅图5所示，如果某时刻CPU访问显存，则设置标志位flag＝1；刷新电路刷新显示器时，如果检查到flag＝1，便可知道当前时分复用地址控制器中的地址(Addr)寄存器的值可能导致错误，因此先将该地址寄存器的值赋0，重置刷新电路中的有关寄存器，即进行复位操作，以便从显示器屏幕的(0，0)坐标处重新开始刷新，即从与显示屏幕(0，0)坐标位置对应的显存地址开始读出数据，这样就解决了屏幕显示错位问题。
在本实施例中可将时序控制器和总线控制器合而为一，还可采用72个宏单元以下的可编程逻辑器件来实现显示控制器。
Claims (11)
1、一种访问显示存储器的控制方法，包括步骤：微处理器利用光标地址控制器产生的地址信号对显示存储器进行读/写操作；以及刷新电路利用显示地址控制器产生的地址信号对显示存储器进行读操作；其特征在于：当微处理器访问显示存储器时，根据微处理器接口的控制信号禁止刷新电路对显示存储器进行读操作。
2、如权利要求1所述的访问显示存储器的控制方法，其特征在于，由一个时分复用地址控制器在微处理器访问显示存储器时复用为光标地址控制器，该时分复用地址控制器在刷新电路访问显示存储器时复用为显示地址控制器。
3、如权利要求2所述的访问显示存储器的控制方法，其特征在于，在微处理器访问显示存储器结束而进行刷新操作时，刷新电路和时分复用地址控制器首先进行复位操作。
4、如权利要求1所述的访问显示存储器的控制方法，其特征在于，所述微处理器接口的控制信号包括片选信号、及高字节地址指示信号和低字节地址指示信号。
5、如权利要求2所述的访问显示存储器的控制方法，其特征在于，当微处理器对显示存储器进行访问时，使微处理器接口与刷新电路的总线隔离。
6、一种显示器控制装置，包括：用于连接显示存储器的显存接口，与该显存接口连接的微处理器接口、光标地址控制器、刷新电路和显示地址控制器，其中，光标地址控制器产生的地址信号用于微处理器对显示存储器进行读/写操作，显示地址控制器产生的地址信号用于刷新电路对显示存储器进行读操作；其特征在于还包括与所述微处理器接口和刷新电路连接的时序控制器，用于根据微处理器接口的控制信号禁止或允许所述刷新电路访问显示存储器。
7、如权利要求6所述的显示器控制装置，其特征在于还包括总线控制器，所述微处理器接口和刷新电路通过该总线控制器与所述显存接口连接，该总线控制器根据时序控制器输出的控制信号选择微处理器接口或刷新电路与所述显存接口连通。
8、如权利要求6或7所述的显示器控制装置，其特征在于，所述时序控制器与所述微处理器接口的片选信号线连接，或者分别与所述微处理器接口的片选信号线和地址信号线连接。
9、一种显示器控制装置，包括：用于连接显示存储器的显存接口，与该显存接口连接的微处理器接口和刷新电路，微处理器通过所述微处理器接口和显存接口对显示存储器进行访问，刷新电路通过显存接口从显示存储器读取数据刷新显示器；其特征在于还包括：
时序控制器，与所述微处理器接口和刷新电路连接，用于根据微处理器接口的控制信号禁止或允许所述刷新电路访问显示存储器；
时分复用地址控制器，与所述显存接口、微处理器接口、时序控制器和刷新电路连接，当微处理器访问显示存储器时，该时分复用地址控制器在时序控制器的控制下复用为光标地址控制器，微处理器利用光标地址控制器产生的地址信号对显示存储器进行读/写操作；当刷新电路访问显示存储器时，在刷新电路和时序控制器控制下复用为显示器地址控制器，刷新电路利用显示地址控制器产生的地址信号对显示存储器进行读操作。
10、如权利要求9所述的显示器控制装置，其特征在于还包括总线控制器，所述微处理器接口和刷新电路通过该总线控制器与所述显存接口连接，该总线控制器根据时序控制器输出的控制信号选择微处理器接口或刷新电路与所述显存接口连通。
11、如权利要求9或10所述的显示器控制装置，其特征在于，所述时序控制器与所述微处理器接口的片选信号线连接，或者分别与所述微处理器接口的片选信号线和地址信号线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03114168 CN1211742C (zh) | 2003-04-09 | 2003-04-09 | 访问显示存储器的控制方法及显示器控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03114168 CN1211742C (zh) | 2003-04-09 | 2003-04-09 | 访问显示存储器的控制方法及显示器控制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1447247A CN1447247A (zh) | 2003-10-08 |
| CN1211742C true CN1211742C (zh) | 2005-07-20 |
Family
ID=28050333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03114168 Expired - Fee Related CN1211742C (zh) | 2003-04-09 | 2003-04-09 | 访问显示存储器的控制方法及显示器控制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1211742C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3956938B2 (ja) * | 2003-12-26 | 2007-08-08 | 株式会社日立製作所 | ディスプレイ装置 |
| CN101127208B (zh) * | 2007-08-15 | 2010-05-19 | 西安龙腾微电子科技发展有限公司 | 异步伪双端口图像存储器的访问冲突处理方法 |
| CN106098004A (zh) * | 2016-08-11 | 2016-11-09 | 昆山龙腾光电有限公司 | 用于液晶显示装置的控制装置及控制方法 |
| CN108776597B (zh) * | 2018-06-19 | 2021-04-20 | 深圳繁易电气有限公司 | 一种应用于人机界面启动过程中的屏幕抗闪烁的方法 |
| CN113052749B (zh) * | 2021-03-02 | 2023-04-07 | 长沙景嘉微电子股份有限公司 | 视频显示方法及图形处理器 |
-
2003
- 2003-04-09 CN CN 03114168 patent/CN1211742C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1447247A (zh) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590337A (en) | Processor interface chip for dual-microprocessor processor system | |
| EP0772119A2 (en) | Automatic graphics operation | |
| KR100344132B1 (ko) | 컴퓨터 메모리 인터페이스용 장치와, 휴대용 이동 컴퓨터와 그 컴퓨터에서의 프로그램 명령 페치 및 데이타 기록/판독 요청 수행 방법 | |
| WO2007115226A2 (en) | Inter-port communication in a multi- port memory device | |
| US5673414A (en) | Snooping of I/O bus and invalidation of processor cache for memory data transfers between one I/O device and cacheable memory in another I/O device | |
| JPH05265950A (ja) | バス動作の動作速度を制御するようにしたバス・インターフェースを有するコンピュータ・システム | |
| CN1211742C (zh) | 访问显示存储器的控制方法及显示器控制装置 | |
| JPH0271344A (ja) | マイクロコンピユータ・システム | |
| CN1140856A (zh) | 具有串式直接存储器存取显示控制器的数据处理系统 | |
| AU666625B2 (en) | Scannable interface to non-scannable microprocessor | |
| JP2006268753A (ja) | Ｄｍａ回路及びコンピュータシステム | |
| JP2741014B2 (ja) | コンピュータ用電子装置 | |
| JP2002311918A (ja) | 液晶表示装置 | |
| US20110055446A1 (en) | Semiconductor integrated circuit device | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| CN1094614C (zh) | 微处理器 | |
| US20200293429A1 (en) | Semiconductor Apparatus and Debug System | |
| EP0283565B1 (en) | Computer system with video subsystem | |
| US5666135A (en) | Electronic equipment having display device in which a shared memory is accessed by both the system and display controllers via a data bus | |
| JPH02307123A (ja) | 計算機 | |
| JP3105104B2 (ja) | 電子制御ユニットのモニタ装置 | |
| US20050237332A1 (en) | Information processor | |
| KR100259943B1 (ko) | 고속 마이크로 프로세서와 백플레인 접속장치 및 방법 | |
| JPH10240317A (ja) | モジュール装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518057 Nanshan District science and Technology Industrial Park, Guangdong, Shenzhen Branch Road, No. Patentee after: VERTIV TECH Co.,Ltd. Address before: 518057 Nanshan District science and Technology Industrial Park, Guangdong, Shenzhen Branch Road, No. Patentee before: EMERSON NETWORK POWER Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201209 Address after: Room 1513-1514, 2 / F, Kechuang City, 17 Huaguoshan Avenue, hi tech Industrial Development Zone, Lianyungang City, Jiangsu Province 222000 Patentee after: Jiangsu Dafa Environmental Protection Technology Co.,Ltd. Address before: 518057 No. 1, FA Lu, Nanshan District science and Technology Industrial Park, Guangdong, Shenzhen Patentee before: Vertiv Tech Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050720 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |