CN1208749C - 省电型驱动电路 - Google Patents

Abstract

用于等离子体显示面板的省电型驱动电路，可在维持期间，驱动等离子体显示面板上的维持电极。该省电型驱动电路包括用于存储电能的电压源，用于将维持电极提升至高电位的第一通道、用于将维持电压下拉至接地电位的第二通道以及其他辅助电路。当第一通道导通时，可以通过电压源释放电能至维持电极，而当第二通道导通时，则可以将维持电极上的电能回收到电压源，由此使维持电极在高电位和接地电位间驱动。其中第一通道和第二通道也可共享部分的共同通道部分。

Description

省电型驱动电路

本发明涉及一种等离子体显示面板(Plasma Display Panel，以下简称PDP)的驱动电路，特别涉及一种具有省电功能的PDP驱动电路。

PDP主要是利用电极放电累积电荷的方式进行显示，由于具有大荧光屏、高容量以及能够显示全彩色(full-color)影像，是未来最具潜力的平面显示器。

图1表示一般PDP中单元(cell)结构的侧视剖面图，其中此PDP是采用三电极结构(triple-electrode type)。如图所示，PDP主要是由两块玻璃基板1和7所组成，在玻璃基板1和7之间的空腔(cavity)则填入惰性气体，如Ne、Xe。在玻璃基板1上设置了两个电极，包括维持电极X和维持电极Yi，两者彼此平行。在维持电极X和维持电极Yi上则被覆一层介电层3以及保护膜(protective film)5。另外，在玻璃基板7上则设置地址电极(addresselectrodes)Ai，其与维持电极X和维持电极Yi的延伸方向上呈彼此垂直的关系。每个单元的四周以间壁(partitionwall)8加以隔离。介于间壁8间有荧光材料9，用来在放电过程中发光。

图2表示一般PDP所构成的等离子体显示器的方块图。如图所示，PDP100是由彼此平行的维持电极Y1～Yn以及维持电极X，以及横跨其上的地址电极A1～Am所驱动。10表示PDP 100中的显示单元，每个显示单元10之间则是由间壁8加以隔离。

等离子体显示器中除了包括PDP 100之外，还包括控制电路110、Y扫描驱动器112、X共同驱动器(X common driver)114以及地址驱动器116。控制电路110可以根据外部所提供的时钟信号CLOCK、视频数据信号DATA、垂直同步信号VSYNC以及水平同步信号HSYNC，产生各驱动器所需要的时序信息。其中时钟信号CLOCK表示数据传输时钟，视频数据信号DATA表示显示数据，垂直同步信号VSYNC和水平同步信号HSYNC则是用以定义单一帧(frame)和单一扫描线(scanning line)的时序。控制电路110主要是用来产生各将显示数据和时钟，送到对应的驱动器内，以使其产生驱动各电极所需要的信号。

图3表示公知技术驱动PDP显示一帧的动作示意图。一般每个帧是区分成数个子场(sub-field)，例如在图3中每个帧便区分为八个子场SF1～SF8，每个子场是用来在全部扫描线上显示对应的灰度(gray scale)，例如欲显示256位阶灰度时(对应于8位)，便可以使用八个子场分别处理。每个子场则由三个操作期间所组成，分别为重置期间(reset period)R1～R8、写入期间(address period)A1～A8以及维持时间(sustain period)S1～S8。重置期间是用来清除前一子场显示时所残余的电荷。写入期间则是通过地址放电(address discharge)在需要显示的单元中(即呈on状态)累积壁电荷。维持期间则是用来维持已经累积的壁电荷，以便维持显示状态。其中，重置期间R1～R8和维持期间S1～S8是同时处理PDP上的全部显示单元，而写入期间A1～A8则是依序对于维持电极Y1～Yn上的各显示单元进行写入动作。

图4表示在图3中单一子场(以SF1为例)上维持电极X和Yi的控制信号的时序图。当完成所有扫描线上的重置动作后，开始进入写入期间。在写入期间(亦即A1)，由X共同驱动器114在维持电极X上送出电压Vs。而对于对应各维持电极Y1、Y2、Y3、…、Yn的扫描线，依序通过地址驱动器116送入包含显示数据的地址脉冲(address pulsee)AP到各地址电极A1、A2、…、Am上。于是，对应于待显示数据的显示单元10中则会发生短暂地放电，并且在对应的显示单元10内累积壁电荷。在完成所有扫描线的处理后，“待显示数据”可以通过累积的壁电荷形式，存储在对应的显示单元10上。

当写入期间结束后，则开始进行维持期间(亦即S1)。在维持期间，Y扫描驱动器112和X共同驱动器114会轮流对所有的维持电极Yi以及共同的维持电极X送出维持脉冲。如图4所示，首先对于所有的维持电极Yi送出电压值为Vs的维持脉冲Ysus，接着对于维持电极X送出电压值为Vs的维持脉冲Xsus。所述动作会在此子场内的维持期间重复执行。虽然所述动作会同时牵涉到所有的显示单元110上，但是只有在写入期间曾通过地址放电产生壁电荷的显示单元10才会在维持期间内持续发光。

根据以上可知，X共同驱动器114在维持期间中会周期性地产生维持脉冲Xsus，一般维持脉冲Xsus是为高频且高电压的信号，因此在电力消耗上相当可观，目前已有许多针对此部分驱动电路所设计的省电结构。图5表示公知技术中一般所采用的PDP驱动电路省电结构的电路图，主要为图2中X共同驱动器114的电路部分。如图5所示，Cp表示PDP 100中显示单元10所对应的等效电容，其另一端则是连接Y扫描驱动器112。X共同驱动器114中则包含MOS晶体管T1、T2、T3、T4、电感61以及电容C3。其中，C3是做为存储及释放能量的元件，晶体管T3、T4则是用来选择性开启做为提升或下拉维持电极X上的电压。以下简述其动作。

当维持电极X上的电压从0V变化为Vs时(亦即维持脉冲Xsus上升边缘)，电容C3的电压则维持在Vs/2，线圈61上的电压则为0V。此时，晶体管T3会被导通，而电容C3上的电压Vs/2则被送至线圈61的一侧，这会造成线圈61上出现电流，并且让线圈61另一侧上的维持电极X电压上升。由于线圈61的反向电动势(counterelectromotive force)，理论上维持电极X的电压(亦即线圈61的另一侧)可以被上升至Vs。但是实际上由于损耗的关系，此电压并不会上升到Vs。因此，如果维持电极X的电压略低于Vs时，便可以导通晶体管T1而让维持电极X的电压提升至Vs。如此维持电极X的电压突然提升至Vs会有电磁干扰的问题。

另一方面，当维持电极X上的电压从Vs变化为0V(亦即维持脉冲Xsus的下降边缘)，此时线圈61上的电压为Vs。此时晶体管T4会被导通，而电容C3上的电压Vs/2则被送至线圈61的一侧，这会造成线圈61上出现反向电流，并且让线圈61另一侧上的维持电极X电压下降至0V。但是实际上由于损耗的关系，此维持电极X电压并不会降低至0V。因此，如果维持电极X的电压略高于0V时，便可以导通晶体管T2而让维持电极X的电压实际下降至0V。如此维持电极X的电压突然下降至0V亦会有电磁干扰的问题。

除了所述的省电结构外，在美国专利5,438,290以及5,828,353除了针对所述省电结构的部分缺陷加以改良外，主要亦是利用电容做为能量释放及存储的装置，藉以节省在反复驱动维持电极X时所消耗的电力。

有鉴于此，本发明的主要目的，在于提供一种新的省电型驱动电路，可以适用于等离子体显示面板中的驱动器中，能够利用不同于公知技术省电结构的方式存储及释放能量，达到所需要的省电目的。并且晶体管是在零电压切换，而不会有所述电磁干扰的问题。

根据所述的目的，本发明提供一种省电型驱动电路，可以在维持期间内，将等离子体显示面板上的维持电极X在一驱动电位(Vs)和一参考电位(0V)之间来回驱动。维持电极X耦接在显示单元所对应的等效电容。此省电型驱动电路包括一第一电压源，用以提供所述驱动电位；一第二电压源，用以提供低于此驱动电位的第一电位并且用来存储电能；一第一通道，其包括一第一电感元件并且耦接在所述第一电压源和所述电极之间，用以在所述电极由所述参考电位上升至所述驱动电位的期间内，由所述第一电压源提供电能至所述电极；一第二通道，其包括一第二电感元件并且耦接在所述第二电压源和所述电极之间，用以在所述电极由所述驱动电位下降至所述参考电位的期间内，由所述电极提供电能并且存储于所述第二电压源；一第一开关元件，耦接在所述第一电压源和所述电极之间，用以在所述电极由所述参考电位上升至所述驱动电位时，耦接所述第一电压源至所述电极；以及一第二开关元件，耦接在所述参考电位和所述电极之间，用以在所述电极由所述驱动电位下降至所述参考电位时，耦接所述电极至所述参考电位。在第一通道中还可以包括一用以控制其导通状态的第三开关元件，第二通道中还可以包括一用以控制其导通状态的第四开关元件。

另外，所述的第一开关元件也可以利用耦接在第一电压源和电极之间的第一单向导通元件加以取代，用以控制充电方向；所述第二开关元件亦可以利用耦接在参考电位和电极之间的第二单向导通元件加以取代，用以控制其放电方向。

另外，所述第一通道和所述第二通道也可以共享一共有通道部分，只需要单一电感元件便可以取代原有个别使用的电感元件。另外，此共有通道部分尚包括一电流方向控制装置，可以设定于第一通道的导通方向和第二通道的导通方向。

为使本发明的所述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并结合附图，作详细说明如下：

图1表示一般PDP中显示单元(cell)结构的侧视剖面图。

图2表示一般由PDP所构成的等离子体显示器的方块图。

图3表示公知的PDP驱动技术中显示一帧的动作的示意图。

图4表示在图3中单一子场(以SF1为例)上维持电极X和Yi上的控制信号的时序图。

图5表示公知技术中所采用的PDP驱动电路省电结构的电路图。

图6A表示本发明第一实施例中X共同驱动器省电结构的电路图，图6B表示图6A中各控制信号的波形图。

图7A表示本发明第二实施例中X共同驱动器省电结构的电路图，图7B表示图7A中各控制信号的波形图。

图8A表示本发明第三实施例中X共同驱动器省电结构的电路图，图8B表示图8A中各控制信号的波形图。

图6A表示本实施例中X共同驱动器省电结构的电路图。在图6A中，符号X表示维持电极X，符号Yi表示维持电极Yi，符号Cp所表示的等效电容则对应于PDP中的显示单元结构。如图所示，X共同驱动器中设有电压源V1和电压源V2，其中电压源V2提供Vs电压，而电压源V1所提供的电压低于(1/2)*Vs，另外在本实施例中，电压源V1尚具有回收电能的作用。如此因为电感L1，L2中电流方向无法瞬间改变，故能确保(a)通过CHG路径充电时，电极X确实能充电至参考电位Vs使Q3导通，(b)通过DIC路径放电时，电极X确实能放电至参考电位GND使Q4导通。

X共同驱动器将维持电极X从0V(接地电位)提升至Vs或是从Vs下拉至0V的动作，主要是通过图6A中所示的第一通道CHG以及第二通道DIC负责。其中，第一通道CHG是用来控制从电压源V2释放电能至维持电极X的充电路径，其包括受控于控制信号CQ1的MOS晶体管Q1、二极管D1以及电感L1。另外，第二通道DIC则是用来控制从维持电极X回收电能并且存储在电压源V1的回收路径，其包括受控于控制信号CQ2的MOS晶体管Q2、二极管D2以及电感L2。

首先说明第一通道CHG中各元件的作用。电感L1类似于公知技术图5的电感61的作用，用来提升维持电极X的电压至Vs。二极管D1则是用来确保其充电电流的方向性。MOS晶体管Q1则是由控制信号CQ1所控制，藉以控制第一通道CHG的导通时间。当第一通道CHG导通，维持电极X的电压逐渐上升至Vs时，MOS晶体管Q3内含的体二极管(body diode)导通，如此维持电极X的电压被箝制在Vs，此时再用控制信号CQ3导通MOS晶体管Q3，所以MOS晶体管Q3是在零电压切换(zero-voltageswitching)，而不会有如图5公知技术中电压突然切换造成电磁干扰的问题。

接着说明第二通道DIC中各元件的作用。同样的，电感L2作用类似于图5中电感61在回收电能的动作，用以将维持电极X的电压下拉至0V。二极管D2则是用来确保其回收电能时的方向性，亦即将电能从维持电极X回收至电压源V1的电流方向。MOS晶体管Q2则是由控制信号CQ2所控制，藉以控制第二通道的导通时间。当第二通道DIC导通，维持电极X通过第二通道DIC释放电能回收到电压源V1，维持电极X的电压逐渐下降至0V(接地电位)时，MOS晶体管Q4内含的体二极管导通，如此维持电极X的电压被箝制在0V，此时再用控制信号CQ4导通MOS晶体管Q4，所以MOS晶体管Q4也是在零电压切换，而不会有如图5公知技术中电压突然切换造成电磁干扰的问题。

在图6A中，主要是利用控制MOS晶体管Q1、Q2、Q3和Q4的控制信号CQ1、CQ2、CQ3和CQ4，来达到驱动维持电极X的目的。图6B表示图6A中控制信号CQ1、CQ2、CQ3和CQ4，以及对应的维持电极X上电压的波形图。如图所示，首先在时间t1之前，维持电极X上的电压为0V。在时间t1，由控制信号CQ1导通MOS晶体管Q1，此时第一通道CHG则呈导通状态。因此，通过第一通道CHG将维持电极X的电压0V上升至Vs。MOS晶体管Q3内含的体二极管导通，如此维持电极X的电压被箝制在Vs。在时间t2时，由控制信号CQ3导通MOS晶体管Q3，让电压源V2直接对维持电极X进行充电，由此将维持电极X的电压维持在Vs。

接着在时间t3，由控制信号CQ2导通MOS晶体管Q2，如此将维持电极X的电压从Vs下拉至0V。MOS晶体管Q4内含的体二极管导通，如此维持电极X的电压被箝制在0V。接着，在时间t4，控制信号CQ4导通MOS晶体管Q4，因此维持电极X上的电压维持在0V。

因此，通过所述控制信号CQ1、CQ2、CQ3、CQ4来回启动各通道，可以让维持电极X上的电压反复地在Vs以及0V之间驱动，达到X共同驱动器的输出要求。另外，通过调整第一通道CHG以及第二通道DIC的参数，也可以调整维持电极X上电压的上升时间和下降时间。另外，电能可以通过回收的动作来反复利用，因此也可以达到省电的目的。

在第一实施例中，主要是利用四个分别受控于不同控制信号的MOS晶体管Q1、Q2、Q3、Q4来达到驱动维持电极X的目的。而在本实施例中，则是利用两个二极管来取代第一实施例中的MOS晶体管Q3以及Q4。

图7A表示本实施例中X共同驱动器省电结构的电路图。图7A主要在于利用二极管D3和D4取代第一实施例图6A中的MOS晶体管Q3和Q4，其中二极管D3的阳极和阴极分别连接到维持电极X以及电压源V2，二极管D4的阳极和阴极分别连接到接地电位以及维持电极X。

由于二极管D3和D4不需要控制信号加以控制，因此在图7A中只有用来控制MOS晶体管Q1的控制信号CQ5以及用来控制MOS晶体管Q2的控制信号CQ6。图7B表示图7A中控制信号CQ5和CQ6的波形图。如图所示，控制信号CQ5主要是用来控制维持电极X由0V上升至Vs的驱动工作，控制信号CQ6主要是用来控制维持电极X由Vs下降至0V的驱动工作。

在时间t5，由控制信号CQ5导通MOS晶体管Q1，使得第一通道CHG呈导通状态。因此，电压源V2便通过第一通道CHG释放电能至维持电极X，而维持电极X的电压则逐步上升至Vs，此时二极管D3导通，如此维持电极X的电压被箝制在电压源V2的电压Vs，因此亦不会有如图5公知技术中电压突然切换造成电磁干扰的问题。接着在时间t6，则由控制信号CQ6导通MOS晶体管Q2，使得第二通道DIC呈导通状态。因此，维持电极X便通过第二通道DIC回收电能至电压源V1，而维持电极X的电压则逐步下降至0V，此时二极管D4导通，如此维持电极X的电压被箝制在0V。如此反复地控制第一通道CHG以及第二通道DIC的导通状态，便可以将维持电极X的电压反复地在Vs以及0V之间驱动，达到X共同驱动器的输出要求。由于电能可以通过回收的动作来反复利用，因此也可以达到省电的目的。另外，由于利用二极管来取代原来的MOS晶体管，因此也可以额外达到降低晶体管数量的目的。实际上，第一实施例中的NMOS晶体管Q3和Q4也可以与本实施例中的二极管D3和D4并联使用，达到相同的效果。

在第一实施例中，主要是通过独立设置的第一通道CHG以及第二通道DIC，分别进行电能馈送以及电能回收的动作。在本实施例中，则是让第一通道CHG以及第二通道DIC共享部分的共同通道部分，特别是利用单一电感来取代原来第一通道CHG的电感L1以及第二通道DIC的电感L2，以减少元件的数量。

图8A表示本实施例中X共同驱动器省电结构的电路图。如图所示，其与第一实施例和第二实施例的主要不同之处在于第一通道CHG和第二通道DIC共享一共有通道部分COM。此共有通道部分COM包括电感L3以及由MOS晶体管Q5和二极管D5所构成的电流方向控制装置。换言之，本实施例中利用单一电感L3来取代在第一实施例和第二实施例的电感L1和L2。电流方向控制装置中的MOS晶体管Q5是受控于控制信号CQ9，而二极管D5则是顺着第一通道CHG的电流方向而设置。二极管D5及MOS晶体管Q5分别用来对应于第一通道CHG和第二通道DIC的导通方向。当MOS晶体管Q5呈关闭状态时，MOS晶体管Q1、二极管D5和电感L3便构成第一通道CHG；当MOS晶体管Q5呈导通状态时，电感L3、MOS晶体管Q5和MOS晶体管Q2便构成第二通道DIC。

图8B表示图8A中控制信号CQ7、CQ8、CQ9的波形图，其中控制信号CQ7和CQ8分别用来控制MOS晶体管Q1和Q2。必须说明的是，其中控制信号CQ8和CQ9为同步关系。如图所示，在时间t7，由控制信号CQ7导通MOS晶体管Q1，同时MOS晶体管Q5则呈关闭状态，使得第一通道CHG呈导通状态。因此，电压源V2便通过第一通道CHG释放电能至维持电极X，而维持电极X的电压则逐步上升至Vs，此时二极管D3导通，如此维持电极X的电压被箝制在电压源V2的电压Vs，因此也不会有如图5公知技术中电压突然切换造成电磁干扰的问题。接着在时间t8，则由控制信号CQ8导通MOS晶体管Q2，并且由控制信号CQ9导通MOS晶体管Q5，使得第二通道DIC呈导通状态。因此，维持电极X便通过第二通道DIC回收电能至电压源V1，而维持电极X的电压则逐步下降至0V，此时二极管D4导通，如此维持电极X的电压被箝制在0V。如此反复地控制第一通道CHG以及第二通道DIC的导通状态，便可以将维持电极X的电压反复地在Vs以及0V之间驱动，达到X共同驱动器的输出要求。由于电能可以通过回收的动作来反复利用，因此也可以达到省电的目的。另外，共同通道部分COM也可以降低电路的元件数量。必须说明的是，图8A的电路中虽然是采用二极管D3、D4，然而也可以利用类似图6A电路中的MOS晶体管Q3、Q4或是两者并联来构成本实施例的省电型驱动电路。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围应以权利要求范围所界定的为准。

Claims (18)

1.一种省电型驱动电路，用以驱动一平面显示面板上的一电极在一驱动电位和一参考电位之间变动，所述参考电位低于所述驱动电位，且该电极是耦接一等效电容，其驱动电路包括：

一第一电压源，用以提供所述驱动电位；

一第二电压源，用以提供一第一电位并且用以存储电能，所述第一电位低于所述驱动电位的二分之一；

一第一通道，其包括一第一电感元件并且耦接在所述第一电压源和所述电极之间，当该第一通道导通时，所述第一电压源提供电能，通过该第一电感元件将电能存储于所述等效电容，且使所述电极由所述参考电位上升至所述驱动电位；

一第二通道，其包括一第二电感元件并且耦接在所述第二电压源和所述电极之间，当该第二通道导通时，所述等效电容提供电能，通过该第二电感元件将电能传至第二电压源，且使所述电极由所述驱动电位下降至所述参考电位；

一第一开关元件，耦接在所述第一电压源和所述电极之间，当所述电极由所述参考电位上升至所述驱动电位时，该第一开关元件导通，用以电耦接所述第一电压源和所述电极；以及

一第二开关元件，耦接在所述参考电位和所述电极之间，当所述电极由所述驱动电位下降至所述参考电位时，该第二开关元件导通，用以电耦接所述参考电位和所述电极。

2.如权利要求1所述的省电型驱动电路，其中所述第一开关元件和所述第二开关元件为MOS晶体管。

3.如权利要求1所述的省电型驱动电路，其中所述第一通道包括一第三开关元件，用以控制所述第一通道的导通状态；所述第二通道包括一第四开关元件，用以控制所述第二通道的导通状态。

4.如权利要求3所述的省电型驱动电路，其中所述第一开关元件、所述第二开关元件、所述第三开关元件以及所述第四开关元件为MOS晶体管。

5.如权利要求3所述的省电型驱动电路，其中所述第一通道还包含一第一单向导通元件，用以确保所述第一通道的电流方向；所述第二通道还包含一第二单元导通元件，用以确保所述第二通道的电流方向。

6.如权利要求5所述的省电型驱动电路，其中所述第一单向导通元件和所述第二单向导通元件为二极管。

7.如权利要求3所述的省电型驱动电路，其中所述第一开关元件、所述第二开关元件、所述第三开关元件以及所述第四开关元件分别受控于控制信号，其导通顺序依序为所述第三开关元件、所述第一开关元件、所述第四开关元件以及所述第二开关元件。

8.一种省电型驱动电路，用以驱动一平面显示面板上的一电极在一驱动电位和一参考电位之间变动，所述参考电位低于所述驱动电位，且该电极是耦接一等效电容，其驱动电路包括：

一第一电压源，用以提供所述驱动电位；

一第二电压源，用以提供一第一电位并且用以存储电能，所述第一电位低于所述驱动电位的二分之一；

一第一通道，其包括一第一电感元件并且耦接在所述第一电压源和所述电极之间，当该第一通道导通时，所述第一电压源提供电能，通过该第一电感元件将电能存储在所述等效电容，且使所述电极由所述参考电位上升至所述驱动电位；

一第二通道，其包括一第二电感元件并且耦接在所述第二电压源和所述电极之间，当该第二通道导通时，所述等效电容提供电能，通过该第二电感元件将电能传至第二电压源，且使所述电极由所述驱动电位下降至所述参考电位；

一第一单向导通元件，耦接在所述第一电压源和所述电极之间，用以单向导通从所述电极至所述第一电压源的方向；以及

一第二单向导通元件，耦接在所述参考电位和所述电极之间，用以单向导通从所述参考电位至所述电极的方向。

9.如权利要求8所述的省电型驱动电路，其中所述第一单向导通元件和所述第二单向导通元件为二极管。

10.如权利要求8所述的省电型驱动电路，其中所述第一通道包括一第一开关元件，用以控制所述第一通道的导通状态；所述第二通道包括一第二开关元件，用以控制所述第二通道的导通状态。

11.如权利要求10所述的省电型驱动电路，其中所述第一开关元件和所述第二开关元件为MOS晶体管。

12.如权利要求8所述的省电型驱动电路，其中所述第一通道还包含一第三单向导通元件，用以确保所述第一通道的电流方向；所述第二通道还包含一第四单元导通元件，用以确保所述第二通道的电流方向。

13.如权利要求12所述的省电型驱动电路，其中所述第一单向导通元件、所述第二单向导通元件、所述第三单向导通元件以及所述第四单向导通元件为二极管。

14.一种省电型驱动电路，用以驱动一平面显示面板上的一电极在一驱动电位和一参考电位之间变动，所述参考电位低于所述驱动电位，且该电极耦接一等效电容，其驱动电路包括：

一第一电压源，用以提供所述驱动电位；

一第二电压源，用以提供一第一电位并且用以存储电能，所述第一电位低于所述驱动电位的二分之一；

一第一通道，耦接于所述第一电压源和所述电极之间，当该第一通道导通时，所述第一电压源提供电能，通过该第一通道将电能存储在所述等效电容，且使所述电极由所述参考电位上升至所述驱动电位；

一第二通道，耦接于所述第二电压源和所述电极之间，当该第二通道导通时，所述等效电容提供电能，通过该第二通道将电能传至所述第二电压源，且使所述电极由所述驱动电位下降至所述参考电位，

其中所述第一通道和所述第二通道共享一共有通道部分，所述共有通道部分具有一电感元件以及一电流方向控制装置，所述电流方向控制装置用以设定在第一导通方向和第二导通方向，分别对应于所述第一通道和所述第二通道；

一第一单向导通元件，耦接在所述第一电压源和所述电极之间，用以单向导通从所述电极至所述第一电压源的方向；以及

一第二单向导通元件，耦接在所述参考电位和所述电极之间，用以单向导通从所述参考电位至所述电极的方向。

15.如权利要求14所述的省电型驱动电路，其中所述第一通道具有独立于所述共有通道部分的第一开关元件，用以控制所述第一通道的导通状态；所述第二通道具有独立于所述共有通道部分的第二开关元件，用以控制所述第二通道的导通状态。

16.如权利要求15所述的省电型驱动电路，其中所述电流方向控制装置还包括：

一第三单向导通元件，其导通方向对应于所述第一通道；以及

一第三开关元件，并联在所述第三单向导通元件并且其开关状态同步于所述第二开关元件。

17.如权利要求16所述的省电型驱动电路，其中所述第一单向导通元件、所述第二单向导通元件以及所述第三单向导通元件为二极管。

18.如权利要求16所述的省电型驱动电路，其中所述第一开关元件、所述第二开关元件以及所述第三开关元件为MOS晶体管。

Images