CN1204621C - 分离闸极快闪存储器的制造方法 - Google Patents
分离闸极快闪存储器的制造方法 Download PDFInfo
- Publication number
- CN1204621C CN1204621C CN 02103516 CN02103516A CN1204621C CN 1204621 C CN1204621 C CN 1204621C CN 02103516 CN02103516 CN 02103516 CN 02103516 A CN02103516 A CN 02103516A CN 1204621 C CN1204621 C CN 1204621C
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- groove
- substrate
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种分离闸极快闪存储器的制造方法，包括以下步骤：提供一基底，该基底中具有一第一掺杂区，其上形成有一具有一凹槽的第一绝缘层，且第一绝缘层中形成有一第一导电层及一浮接闸极层，第一导电层与第一掺杂区电性接触，浮接闸极层则与基底及第一导电层绝缘；沿第一绝缘层表面形成一第二导电层；平坦化第二导电层而移除第一绝缘层表面上的第二导电层；蚀刻沿凹槽形成的第二导电层，使凹槽底部的第一绝缘层露出且凹槽侧壁仍残留有第二导电层；移除凹槽底部露出的第一绝缘层而露出基底；沿第二导电层形成一第二绝缘层；在凹槽底部露出的基底中形成一第二掺杂区；形成一第三导电层填满凹槽。
Description
技术领域
本发明涉及半导体制造技术，尤其是一种可缩短字符线(word line)与位线接触插塞(bit line contact)间距的分离闸极快闪(split gate flash)存储器的制造方法。
背景技术
图1A至图1I显示一传统分离闸极快闪存储器的制造方法。
首先，如图1A所示，提供一硅基底10，并在硅基底10上形成一闸极氧化层11及一多晶硅层12。
接着，如图1B所示，在多晶硅层12上形成一氮化硅层13，同时利用蚀刻步骤在氮化硅层13中形成凹槽131，并使凹槽131底部的多晶硅层12亦被蚀刻而产生凹陷。
然后，如图1C所示，沉积一氧化硅层14并利用平坦化制程移除覆盖于氮化硅层13上的氧化硅层14而仅残留填满凹槽131的氧化硅层14。
再来，如图1D所示，使用一光阻层15为屏蔽，对氮化硅层13及多晶硅层12进行蚀刻而形成凹槽132，使凹槽132底部的闸极氧化层11露出，并在硅基底10中植入离子而形成一源极掺杂区101。
接着，如图1E所示，移除光阻层15。沉积一氧化硅层16并进行回蚀，而去除凹槽132底部露出的闸极氧化层11并于凹槽132侧壁残留下氧化硅层16做为间隙壁(spacer)之用。再沉积一多晶硅层17，并利用平坦化制程去除覆盖于氮化硅层13与氧化硅层14上方的多晶硅层17，而留下填满凹槽132的多晶硅层17。
然后，如图1F所示，对多晶硅层17进行氧化而在多晶硅层17上形成氧化硅层18，再使用光阻层(图未显示)为屏蔽进行蚀刻，使两侧的氮化硅层13、多晶硅层12与门极氧化层11被移除而露出硅基底10。
再来，如图1G所示，形成一附着于可见沉积层表面与侧壁的氧化硅层19，再沉积一附着于氧化硅层19表面的多晶硅层20。
接着，如图1H所示，对多晶硅层20进行蚀刻，留下覆盖于氧化硅层19转折处的多晶硅层20以做为字符线之用。
最后，如图1I所示，沉积一介电层21，并蚀刻介电层21及氧化硅层19而形成曝露硅基底10的介层孔211，以介电层21为屏蔽对露出的硅基底10进行离子植入，产生一汲极掺杂区102，再沉积一金属层22，填满介层孔211，以做为位线的接触插塞之用。
在上述的传统分离闸极闪存的制程中，由于使用金属层做为位线的接触插塞，使其与做为字符线用的多晶硅层20必需保持一定的间距W(如第1I图所示)，以避免位线与字符线发生短路的问题，造成电路面积的缩小遭遇瓶颈。
发明内容
为了解决上述问题，本发明提供一种分离闸极快闪存储器的制造方法，改变做为字符线用的多晶硅层的形状，使位线的接触插塞可以使用多晶硅层制作，进而缩短存储单元的间距，达成缩小电路面积的目的。
本发明的一目的在于提供一种分离闸极快闪存储器的制造方法，包括以下步骤：提供一基底，该基底中具有一第一掺杂区，该基底上形成有一具有一第一凹槽的第一绝缘层，且该基底上形成有一第一导电层及一浮接闸极层，该第一导电层与该第一掺杂区电性接触，该浮接闸极层则与该基底及该第一导电层绝缘；沿该第一绝缘层表面形成一第二导电层；平坦化该第二导电层，而移除该第一绝缘层表面上的第二导电层；蚀刻沿该第一凹槽形成的该第二导电层，使该第二导电层底部的该第一绝缘层露出且该第一凹槽侧壁仍残留有该第二导电层；移除该第二导电层底部露出的该第一绝缘层而露出该基底，形成第二凹槽；沿该第二导电层形成一第二绝缘层；在该第二凹槽底部露出的该基底中形成一第二掺杂区；以及形成一第三导电层填满该第二凹槽，其中该第三导电层为多晶硅层。
附图说明
图1A～图1I显示一传统分离闸极快闪存储器的制造方法；
图2A～图2L显示本发明一实施例中分离闸极快闪存储器的制造方法。
符号说明：
10、30～硅基底；
101、301～源极掺杂区；
102、302～汲极掺杂区；
11、31～闸极氧化层；
12、17、20、32、37、30、42～多晶硅层；
13、33～氮化硅层；
131、132、331、332～凹槽；
14、18、19、34、38、39、41～氧化硅层；
15、35～光阻层；
16、36～间隙壁；
21～介电层；
211～介层孔；
22～金属层。
具体实施方式
图2A至图2L显示本发明一实施例中分离闸极快闪存储器的制造方法。
首先，如图2A所示，提供一硅基底30，并在硅基底30上形成一闸极氧化层31及一多晶硅层32。本实施例中，该基底可为一未掺杂的硅基底。
接着，如图2B所示，在多晶硅层32上形成一氮化硅层33，同时利用蚀刻步骤在氮化硅层33中形成凹槽331，并使凹槽331底部的多晶硅层32亦被蚀刻而产生凹陷。
然后，如图2C所示，沉积一氧化硅层34并利用平坦化制程移除覆盖于氮化硅层33上的氧化硅层34而仅残留填满凹槽331的氧化硅层34。
再来，如图2D所示，使用一光阻层35为屏蔽，对氮化硅层33及多晶硅层32进行蚀刻而形成凹槽332，使凹槽332底部的闸极氧化层31露出，并在硅基底30中植入离子而形成一源极掺杂区301。
接着，平坦化该第二导电层，而移除该第一绝缘层表面上的第二导电层；在本实施例中，如图2E所示，移除光阻层35。沉积一氧化硅层36并进行回蚀，而去除凹槽332底部露出的闸极氧化层31并于凹槽332侧壁残留下氧化硅层36做为间隙壁(spacer)之用。再沉积一多晶硅层37，并利用平坦化制程去除覆盖于氮化硅层33与氧化硅层34上方的多晶硅层37，而留下填满凹槽332的多晶硅层37。另外，本发明中的该第二导电层也可为一经掺杂后的多晶硅层。
然后，如图2F所示，对多晶硅层37进行氧化而在多晶硅层37上形成氧化硅层38，再使用光阻层(图未显示)为屏蔽进行蚀刻，使两侧的氮化硅层33、多晶硅层32与门极氧化层31被移除而形成凹槽，且露出硅基底30。
再来，如图2G所示，形成一附着于可见沉积层表面与侧壁的氧化硅层39，再沉积一附着于氧化硅层39表面的多晶硅层40。
接着，如图2H所示，对多晶硅层40进行平坦化制程，使覆盖于上方的多晶硅层40移除而形成一平坦表面。
然后，如图2I所示，对多晶硅层40进行蚀刻。此时由于多晶硅层40经过平坦化，消除了其弧状的转角而产生一较接近垂直的转角，因此蚀刻的结果将可使靠近硅基底30表面的多晶硅层40被移除，露出其下的氧化硅层39而留下附着于氧化硅层39垂直侧壁的多晶硅层40。如此，做为字符线用的多晶硅层40将形成方块状，而非传统制程中所形成的弧状。然后再将露出的氧化硅层39移除。
再来，如图2J所示，对硅基底30及多晶硅层40进行氧化，而在两者的表面产生氧化硅层41。在此处由于做为字符线用的多晶硅层40一般均会有离子植入，因此，在多晶硅层40表面所生成的氧化层41的厚度会较在硅基底30表面所生成的氧化层41的厚度大。
接着，如图2K所示，对氧化硅层41进行回蚀，由于在硅基底30表面与多晶硅层40表面的氧化硅层41厚度不同，蚀刻的结果将使硅基底30表面的氧化硅层41被移除而留下多晶硅层40表面的氧化硅层41。然后再进行离子植入而在硅基底30中形成一汲极掺杂区302。
最后，如图2L所示，沉积一多晶硅层42，填入两相邻字符线(多晶硅层40)间的凹孔中，以做为位线的接触插塞之用。
综合上述，本发明藉由在传统制程步骤中增加对字符线多晶硅层的平坦化步骤，消除其弧状转角而形成一方块状的字符线，同时利用硅基底与多晶硅层不同的氧化特性，制作字符线与位线接触插塞间的绝缘氧化层，再直接以多晶硅层形成位线的接触插塞，避免传统上使用金属层制作位线接触插塞时所造成的间距问题，而可以有效缩短存储单元的间距，减少电路面积。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定者为准。
Claims (8)
1.一种分离闸极快闪存储器的制造方法，其特征是：包括以下步骤：
提供一基底，该基底中具有一第一掺杂区，该基底上形成有一具有一第一凹槽的第一绝缘层，且该基底上设有一第一导电层及一浮接闸极层，该第一导电层与该第一掺杂区电性接触，该浮接闸极层则与该基底及该第一导电层绝缘；
沿该第一绝缘层表面形成一第二导电层；
平坦化该第二导电层，而移除该第一绝缘层表面上的第二导电层；
蚀刻沿该第一凹槽形成的该第二导电层，使该第二导电层底部的该第一绝缘层露出形成第二凹槽且该第一凹槽侧壁仍残留有该第二导电层；
移除该第二凹槽底部露出的该第一绝缘层而露出该基底；
沿该第二导电层形成一第二绝缘层；
在该第二凹槽底部露出的该基底中形成一第二掺杂区；以及
形成一第三导电层填满该第二凹槽，其中该第三导电层为多晶硅层。
2.如权利要求1所述的分离闸极快闪存储器的制造方法，其特征是：沿该第二导电层形成该第二绝缘层的方法包括以下步骤：
氧化该第二导电层及该第二凹槽底部被露出的该基底而产生一氧化层，且该第二凹槽底部的该基底表面的氧化层厚度较该第二导电层表面的氧化层厚度小；以及
蚀刻该氧化层而移除该第二凹槽底部的该基底表面的该氧化层。
3.如权利要求2所述的分离闸极快闪存储器的制造方法，其特征是：该第二导电层为一经掺杂后的多晶硅层，该基底为一未掺杂的硅基底。
4.如权利要求1所述的分离闸极快闪存储器的制造方法，其特征是：该第一绝缘层为氧化层。
5.如权利要求1所述的分离闸极快闪存储器的制造方法，其特征是：该第一导电层为多晶硅层。
6.如权利要求1所述的分离闸极快闪存储器的制造方法，其特征是：该第二导电层成方块状。
7.如权利要求1所述的分离闸极快闪存储器的制造方法，其特征是：该第二导电层为字符线。
8.如权利要求1所述的分离闸极快闪存储器的制造方法，其特征是：该第三导电层为位线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02103516 CN1204621C (zh) | 2002-02-05 | 2002-02-05 | 分离闸极快闪存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02103516 CN1204621C (zh) | 2002-02-05 | 2002-02-05 | 分离闸极快闪存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1437253A CN1437253A (zh) | 2003-08-20 |
| CN1204621C true CN1204621C (zh) | 2005-06-01 |
Family
ID=27627855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02103516 Expired - Lifetime CN1204621C (zh) | 2002-02-05 | 2002-02-05 | 分离闸极快闪存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1204621C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100413054C (zh) * | 2003-12-30 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 使用氧化物线间隔物制造动态随机访问存储器单元结构的方法及其产生的结构 |
-
2002
- 2002-02-05 CN CN 02103516 patent/CN1204621C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1437253A (zh) | 2003-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101060109A (zh) | 毗连式接触结构及其形成方法 | |
| CN1624901A (zh) | 制造nand快闪器件的方法 | |
| KR100338104B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100799129B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| CN1204621C (zh) | 分离闸极快闪存储器的制造方法 | |
| CN1187041A (zh) | 半导体存储器件及其制造方法 | |
| CN1286178C (zh) | 存储器件的结构及其制造方法 | |
| CN1315182C (zh) | 形成具有自行对准接触窗的存储装置的方法和所形成装置 | |
| CN1118102C (zh) | 绝缘栅型半导体器件及其制法 | |
| CN1275314C (zh) | 位元线的形成方法 | |
| CN100351999C (zh) | 半导体器件及其制造方法 | |
| CN1607655A (zh) | 内存组件的位线与位线接触窗的制造方法 | |
| CN1303651C (zh) | 自对准接触窗形成方法 | |
| CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
| CN100485875C (zh) | 自行对准接触窗开口的制造方法与内连线结构及其制造方法 | |
| KR970053925A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| CN1194406C (zh) | 堆栈闸极快闪存储装置的制造方法 | |
| CN1259721C (zh) | 存储器件的结构及其制造方法 | |
| CN1290172C (zh) | 镶嵌结构的位元线接触窗插塞的制作方法 | |
| CN1231949C (zh) | 形成栅极结构的方法、自对准接触孔结构及其形成方法 | |
| CN1378244A (zh) | 自动对准接触窗开口的制造方法 | |
| CN1433079A (zh) | 垂直式只读存储器及其工艺 | |
| CN1855377A (zh) | 接触窗开口的形成方法与半导体元件的制造方法 | |
| CN1206723C (zh) | 堆栈闸极快闪存储装置的制造方法 | |
| CN1280910C (zh) | 存储器器件的结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050601 |