CN1199178C - 采用纠错码的数据处理方法和数据处理设备 - Google Patents

采用纠错码的数据处理方法和数据处理设备 Download PDF

Info

Publication number
CN1199178C
CN1199178C CNB011435593A CN01143559A CN1199178C CN 1199178 C CN1199178 C CN 1199178C CN B011435593 A CNB011435593 A CN B011435593A CN 01143559 A CN01143559 A CN 01143559A CN 1199178 C CN1199178 C CN 1199178C
Authority
CN
China
Prior art keywords
correcting code
data
error correcting
byte
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011435593A
Other languages
English (en)
Other versions
CN1359103A (zh
Inventor
小竹晃一
石泽良之
小岛正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000377838A external-priority patent/JP3619151B2/ja
Priority claimed from JP2000401172A external-priority patent/JP3519684B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1359103A publication Critical patent/CN1359103A/zh
Application granted granted Critical
Publication of CN1199178C publication Critical patent/CN1199178C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种采用纠错码的数据处理方法和采用该方法的设备。其中，当为存储器(2)中存储的数据生成并添加纠错码时，即使该存储器(2)上的数据中出现错误，仍可消除该错误的负面影响。在本发明中，当在存储器(2)中存储数据时，事先利用另一个存储器(1)，例如SRAM，生成纠错码PI。把纠错码PI和数据一起写入到存储器(2)中。当存储16个区段的数据和PI后，为数据和PI生成并添加纠错码PO。当从存储器(2)读出该数据时，每次读出一个PI系列进行一次PI校正处理。这使得即使在存储器(2)上该数据被破坏(或出现错误)时仍有可能恢复原始数据。

Description

采用纠错码的数据处理 方法和数据处理设备
                        技术领域
本发明涉及把视频数据、声频数据或者计算机数据记录到媒体(例如光盘或磁盘)上的或者再现媒体上记录的数据时使用的一种有效的纠错码生成方法。
本发明还涉及发送或接收视频数据等时的一种有效纠错码生成方法。
本发明还涉及采用该纠错码生成方法的记录设备、再现设备和接收设备。
本发明的特征尤其在于一种在实现纠错过程中使用缓冲存储器的纠错方法。
                        背景技术
当把视频数据、声频数据、计算机数据等记录在光盘或磁盘上时，对数据块添加纠错码。在该纠错码添加过程中，数据块暂时存储在存储器中并生成用于该数据块的各行和各列的纠错码。
添加到行中的纠错码通常称为内奇偶校验并简写为PI。添加到列中的纠错码通常称为外奇偶校验并简写为PO。
在纠错码添加过程中，当生成纠错码之前数据块暂时存储在存储器中时，可能会破坏该存储器上该数据的一部分(或者可能出现差错)。可以把这种破坏归因于该存储器的数据模式或安装状态。另外，外部突发噪声可能具有负面效应。
此刻出现的错误称为存储错误。
在这样的情况下，对已出现存储错误的数据块(以下称为变更的数据块)生成纠错码。对该变更的数据块添加该纠错码并把结果块记录到记录媒体上。
当从该记录媒体重现数据时，纠错电路利用该纠错码对该变更的数据块进行纠错处理。即，其正确地再现该变更的数据块。这意味着包含着存储错误的数据块又被正确地再现。然而对于原始数据，存储错误是不需要的。
因此，在已出现存储错误时，不可能正确地恢复原始数据。
                        发明内容
从而，本发明的目的是提供一种采用纠错码并且即使在存储器上已出现数据错误(存储错误)时仍能恢复原始数据的数据处理方法，并且提供采用该方法的记录系统或再现系统部件和采用该方法的发送系统和接收系统。
本发明提供一种采用纠错码的数据处理方法，其特征在于包括下述步骤：通过利用一个第一存储器为M行×N列的由M×N字节组成的数据块中的每行生成P字节的纠错码PI并对该行添加该纠错码PI；在一个第二存储器中汇集K个M行×(N+P)列的由(M×(N+P))字节组成的添加了纠错码PI的数据块以生成含有(K×(M×(N+P)))字节的聚合数据块，其中所述第二存储器具有对应于至少一个纠错乘积码块，即ECC块的容量，该ECC块是通过将一个纠错码添加到由M×N字节构成的数据块上得到的；通过利用所述第二存储器为所述聚合数据块中的每列生成S字节的纠错码PO并对该列添加该纠错码PO以生成纠错乘积码块；在从所述第二存储器读出所述ECC块并发送该ECC块之前利用添加到各行的纠错码PI进行错误校正处理；以及按行的次序顺序地发送经过了所述纠错处理的ECC块或者把该ECC块记录在记录媒体上。
本发明提供一种采用纠错码的数据处理方法，其特征在于包括下述步骤：当发送或从记录媒体读出并接收纠错乘积码块，即ECC块时，其中所述ECC块是这样构成的：对M行×N列中的由M×N字节组成的数据块中的每行生成并添加P字节的纠错码PI；把K个M行×(N+P)列中的由(M×(N+P))字节组成的添加了纠错码PI的数据块汇集在一起以生成含有(K×(M×(N+P)))字节的聚合数据块；对所述聚合数据块的每列生成并添加S＝K×Q字节的纠错码PO；并以Q字节为单位把所述纠错码PO分布到K个添加了纠错码PI的数据块从而使每个数据块由数据和纠错码组成并包含固定的(M+Q)×(N+P)字节数量，利用一个第二存储器基于所述纠错码PI和PO对所述数据块中的错误数据字节进行第一错误校正处理，其中所述第二存储器具有对应于至少一个纠错乘积码块，即ECC块的容量，该ECC块是通过将一个纠错码添加到由M×N字节构成的数据块上得到的；并且然后通过使用一个第一存储器基于所述纠错码PI对经过了所述第一错误校正处理的数据进行行错误校正处理。
本发明提供一种采用纠错码的数据处理设备，其特征在于包括：装置，用于通过利用一个第一存储器为M行×N列中的由M×N字节组成的数据块中的每行生成P字节的纠错码PI并对该行添加该纠错码PI；装置，用于在一个第二存储器中汇集K个M行×(N+P)列中的由(M×(N+P))字节组成的添加了纠错码PI的数据块以生成含有(K×(M×(N+P)))字节的聚合数据块，其中所述第二存储器具有对应于至少一个纠错乘积码块，即ECC块的容量，该ECC块是通过将一个纠错码添加到由M×N字节构成的数据块上得到的；装置，用于通过利用所述第二存储器为所述聚合数据块中的每列生成S字节的纠错码PO并对该列添加该纠错码PO以生成纠错乘积码块；装置，用于在从所述第二存储器读出所述ECC块并发送该ECC块之前利用添加到各行的纠错码PI进行错误校正处理；以及装置，用于按行的次序顺序地发送经过了所述纠错处理的ECC块或者把该ECC块记录在记录媒体上。
本发明提供一种采用纠错码的数据处理设备，其特征在于包括：当发送或从记录媒体读出并接收纠错乘积码块，即ECC块时，其中所述ECC块是这样构成的：对M行×N列中的由M×N字节组成的数据块中的每行生成并添加P字节的纠错码PI；把K个M行×(N+P)列中的由(M×(N+P))字节组成的添加了纠错码PI的数据块汇集在一起以生成含有(K×(M×(N+P)))字节的聚合数据块；对所述聚合数据块的每列生成并添加S＝K×Q字节的纠错码PO；并以Q字节为单位把所述纠错码PO分布到K个添加了纠错码PI的数据块从而使每个数据块由数据和纠错码组成并包含固定的(M+Q)×(N+P)字节数量，装置，用于利用一个第二存储器基于所述纠错码PI和PO对所述数据块中的错误数据字节进行错误校正处理，其中所述第二存储器具有对应于至少一个纠错乘积码块，即ECC块的容量，该ECC块是通过将一个纠错码添加到由M×N字节构成的数据块上得到的，及装置，用于通过使用第一存储器基于所述纠错码PI对受过所述第一错误校正处理的数据进行行错误校正处理。
下面是依据本发明的纠错码处理方法的基本概念。
本发明的特征在于该发送或记录系统为具有矩阵结构的数据块中的每行生成纠错码PI并且把该纠错码PI和该数据块都存储在存储器中，当从该存储器读取添加着该纠错码PI的该数据块时，根据该纠错码PI对数据块的各行进行纠错处理。
此外，本发明特征在于，当从存储器读取该利用纠错码PI进行了纠错处理的矩阵结构式数据块时，该接收或再现系统再次利用该纠错码PI对数据块的各行进行纠错处理。
具体地，当在一存储器(第一存储器)中存储数据时，本发明在生成纠错码PI之前使用一个分立的第二存储器(一个带有不损害数据的结构的存储器，例如SRAM)并且把结果数据以及该数据都写入到第一存储器。
接着，在第一存储器中存储K段的数据和PI后，生成用于该数据和PI的纠错码PO并添加给它们。当从第一存储器读数据时，每次取出PI系列时进行PI校正处理。这使得即使在第一存储器上对数据产生损害(或发生存储错误)下也能按其原始状态恢复数据。
在再现数据时，把再现数据暂时地存储在存储器中并且进行PI和PO纠错处理。在这些纠错处理后发送该存储器上的数据时，再次对从第一存储器读出的数据进行PI校正处理。这使得即使在该存储器上对数据产生损害(或发生存储错误)下也能按其原始状态恢复数据。
此外，本发明的一个目的是提供一种数据处理设备，该设备通过改进使用存储器的方法能正确地恢复原始数据(甚至存储器上出现数据错误时)并且能保证操作的可靠性。
具体地，本发明的特征在于该发送或记录系统为具有矩阵结构的数据块中的每行生成纠错码PI并把该纠错码PI和该数据块都存储在存储器中，当从该存储器读取添加着该纠错码的该数据块时，根据该纠错码PI对数据块的各行进行纠错处理。
接着，当在利用该纠错码PI进行纠错处理的过程中感测到不可能校正的差错时，改变其中曾存储过相关行或数据块的存储器区段，从而避免发生存储错误，另外，出现存储错误的区域被查明并且以后不再使用。
                        附图说明
图1是一个说明图，示出获得DVD中的物理段的数据处理过程；
图2是一个说明图，示出DVD中数据段的配置；
图3是用来生成杂乱数据的反馈移位寄存器的说明图；
图4是示出ECC块的说明图；
图5是示出记录段的说明图；
图6是一个说明图，示出其中插入纠错码PO的ECC块；
图7是一个方块图，用于帮助说明常规记录和再现部件的记录系统中的纠错码生成方法；
图8是一个方块图，用于帮助说明常规记录和再现部件的再现系统中的纠错码生成方法；
图9帮助说明常规记录和再现部件中出现DRAM存储错误时的纠错码；
图10是一种记录系统的方块图，用于帮助说明依据本发明的纠错码生成方法的一实施例；
图11是一个说明图，示出通过依据本发明的纠错码生成方法得到的ECC块的数据结构；
图12是一种再现系统的方块图，用于帮助说明对通过依据本发明的纠错码生成方法得到的ECC块中的错误进行校正的实施例方法；
图13是一种记录系统的方块图，用于帮助说明依据本发明的纠错码生成方法的另一实施例；
图14是一种记录系统的方块图，用于帮助说明依据本发明的纠错码生成方法的又一实施例；
图15是一种再现系统的方块图，用于帮助说明对通过依据本发明的纠错生成方法得到的ECC块中的错误进行校正的另一实施例方法；
图16是一种记录和再现系统的方块图，用于帮助说明一个采用依据本发明的纠错码生成方法和利用纠错码校正错误的纠错方法的实施例；
图17是一种记录和再现系统的方块图，用于帮助说明另一个依据本发明的纠错码生成方法的实施例；
图18A和18B是说明图，示出当通过依据本发明的纠错码生成方法处理数据时的一包含着存储错误的ECC块的数据串例子和缓冲存储器的存储变换例子；以及
图19是一个说明图，示出另一个通过依据本发明的纠错码生成方法处理包含着存储错误的ECC块的例子。
                        具体实施方式
以下参照各附图说明本发明的各种实施例。
现利用DVD(数字通用盘)通过参照图1至图8说明数据记录和再现部件中的纠错码添加电路和纠错电路的配置。
首先参照图1至图6说明DVD上被记录数据的结构。
图1示出为了得到DVD中的物理段的数据处理顺序。根据信号处理的阶段各个段被称为“数据段”、“记录段”或“物理段”。如图2中所示，一个数据段包括2048字节的主数据，4字节的标识数据(ID)，2字节的ID错误检测码(IED)，(用于检测ID中的错误的代码)。6字节的版权管理信息(CPR-MAI)以及4字节的错误检测信号(EDC)，(用于检测该数据段中的错误的信号)。添加ID、IDE、CPR-MAI和EDC的步骤是图1中的步骤A1至步骤A3。在步骤A1，对主数据添加ID。在步骤A2，进而添加IED。另外，在步骤A3，添加CPR-MAI。
接着，计算用于主数据的EDC。对该主数据添加该EDC。然后，对该数据段中的主数据(含有2048个字节)添加杂乱数据(步骤A4、A5、A6)。之后，把该杂乱数据后面的16个数据段装配在一起。对该16个数据段生成并添加交叉Reed-Solomon纠错码(步骤A6)。记录段即添加了ECC的段是对其添加纠错码PI和纠错码PO的数据段(步骤A7)。物理段是被进行过8/16改进的段，从而记录段中每隔91字节的间隔对头部添加一个同步码(SYNC码)(步骤A8)。
现利用图2说明DVD数据段的结构。
含有2064字节的数据段(其中包括2048字节长的主数据)由172字节×12行构成。即，一个数据段包括2048字节的主数据，4字节的标识数据(ID)，2字节的ID错误检测码(IED)，6字节的版权管理信息(CPR-MAI)以及4字节的错误检测码(EDC)。
图3示出一个反馈移位寄存器，其产生用于在步骤A4杂乱主数据(含有2048个字节)的杂乱数据Sk。例如，该数据段的一部分ID充当产生杂乱数据Sk的初始值。杂乱数据Sk用于对该数据段的主数据(2048字节)进行杂乱。从而，杂乱后的主数据Dk是Sk(k＝0到2047)和Dk的“异”运算结果。
现利用图4说明ECC块的结构。
形成一数据块以具有172列×192行，即16个各含有172字节×12行的数据段的集合。对该172列×192行生成并添加Reed-Solomon纠错码。首先，对172个列中的每个列生成并添加16字节的纠错码PO。该PO序列中的每一列含有192字节+16字节，即208字节。接着对包含着纠错码PO行的208个行中的每一行生成并添加10字节的纠错码PI。该已添加纠错码PI和PO的182列×208行形成一个ECC块。即使颠倒生成PO和PI的次序，仍得到相同的代码模式。
ECC块纵向上的一列称为一个PO系列，而横向上的一行称为一个PI系列。一个PO系列含有192字节+16字节，即208字节。在一个PO系列中可以校正长达8字节的错误，一个PI系列含有172字节+10字节，即182字节。在一个PI系列中，可以校正多达5字节的错误。
接着，参照图5和6说明记录段的结构。
在由208行×182列组成的ECC块中，由纠错码PO构成的16行一行一行地分立。按192行数据段中每12行的间隔一个一个地插入这些分立的行，从而产生图6中示出的重新排列形式。这称为PO的行插入。这样，行插入之后的ECC块是由16组13行×182字节(＝添加了PI后的数据(12行)+PO(一行))组成的。
如图5中所示，一个记录段是由添加了PI后的数据(12行)+PO(一行)，即(13行×182字节)构成的，如图6中所示，行插入之后的ECC块是由16个记录段组成的。
一个物理段是这样的，在13行×182字节的记录段(2366字节)中，从行0开始，在每行中按91字节的间隔对头部添加一个同步(SYNC)码并且一行一行地实施调制。通过向91字节的数据的头部添加该SYNC码而得到的称为一个SYNC帧。这样，一个物理段由16组×2SYNC帧组成。
现参照图7和8说明数据记录部件中的纠错码添加电路。
在图7中，顺序地把从主机发送的用户数据存储到缓冲存储器201中。当从该缓冲存储器201读出时，由段信息添加装置202、EDC生成和添加装置203以及杂乱装置204处理该被存储的用户数据。按2048字节主数据的间隔实施该处理，从而把这些数据转换到一个数据段中。
段信息添加装置202对主数据添加4字节的标识数据(ID)，2字节的ID错误检测码(IED)和6字节的版权管理信息(CPR-MAI)。EDC生成和添加装置为总共2060字节的数据生成并添加4字节的错误检测码(EDC)，从而生成总共含有2064字节的数据段。杂乱装置204混杂数据段中的主数据。
顺序地把杂乱后的数据段存储到ECC存储器205中。在该ECC存储器205中，形成172列×192行的数据块，即16个172字节×12行的数据段的集合。PI生成和添加装置206以及PO生成和添加装置207对该172列×192行的数据块生成并且添加纠错码，从而生成一个ECC块。
如前面所说明，该ECC块受到行插入并且然后发送到调制/同步添加装置208。调制/同步添加装置208在该输入的行插入后的ECC块中把8位的输入数据转换成16位的码字。即，实现8/16调制。然后，按输入数据每91字节的间隔对头部添加一个SYNC码，从而形成一个物理段。把所形成的物理段作为记录数据发送并且记录在媒体上。
现在说明纠错码的作用。
包括着错误检测和校正装置的数据再现系统再现记录数据。当再现过程中再现的物理段里的数据出现错误时，该错误检测和校正装置利用纠错码校正含有错误的ECC块中的错误。该错误检测和校正装置可以在其校正能力范围内不带任何错误地恢复原始EEC块。
现参照图8说明数据再现侧上的纠错码生成方法。在由同步分离/解调装置221把从记录媒体读出的回放数据与同步码分离后，解调8/16调制数据，以提取记录段，由于因盘的缺陷、记录或再现记录数据过程中的噪声、抖动、串音等出现错误(回放信号错误)，回放数据含有错误。
顺序地把读出的记录段存储到ECC存储器205中，从而构建由16个记录段组成的带有182列×192行的ECC块进行错误校正，从而校正回放信号中的校正错误。
PI校正装置223对ECC块的每行计算错误模式检测值出错位组。若检测出错误，它进行错误校正。在无错误下回现原始数据时，出错位组的值为0。当在记录或发送信号过程中出现错误时，出错位组取由错误位置和错误模式确定的值，其中该错误位置指示出现错误的位置而该错误模式表示该错误的状态。
PO校正装置222从存储器205读出该PO系列中的208字节的数据并对数据执行特定运算。当作为该运算的结果出错位组不为0时，PO校正装置222对该PO系列进行错误校正。在该错误校正处理中，16字节的纠错码PO能校正该系列中多达8字节的错误。当要校正的数据受到错误校正从而恢复生成纠错码时刻的数据时，出错位组取等于O的值。对ECC块的全部182个列执行上述操作。
当一个PO系列中出现8字节或更长的错误时，PO校正装置222不能校正错误。然而，在这种情况下，因为PI校正装置223可以校正PI系列中多达5字节的错误，若对该182列进行PO校正时一个PI系列中包含的错误的长度为5字节或更短，可以校正这些错误。
另外，重复进行PO校正和PI校正有可能校正一次PO校正和一次PI校正不能校正的错误。当所有的出错位组都具有为0的值时，结束ECC块的校正。
校正错误后的ECC块被发送到取消杂乱装置224。取消杂乱装置224向杂乱数据段中2048字节长的主数据添加杂乱数据(或者用杂乱数据对主数据进行“异”运算)来取消主数据的杂乱并把结果数据存储在缓冲存储器201中。
EDC错误检测装置225根据数据段中包含的4字节错误检测码(EDC)检测数据段中的错误。当检测出错误时，再次重现该数据段。按顺序地把缓冲存储器201中存储的数据段发送到主机。
价格低容量大的DRAM(动态RAM)充当缓冲存储器205、201。由于DRAM的结构，取决于该存储器的数据模式或安装状态，可能发生破坏该存储器上数据(或出现存储错误)。在存储器上的部分数据已被破坏(或已出现存储错误)并且已改变该数据块的情况下，当生成并添加纠错码PI、PO时，纠错码PI、PO变成用于因存储错误而改变的数据的正确纠错码。当把带有为该改变过的数据生成的纠错码的ECC块作为ECC块存储并接着再现时，即使在再现后进行纠错处理，所再现的是该改变过的数据。
现参照图9说明一个其中大小为172字节×192行的数据块36的一部分出现存储错误并从而改变该数据块的情况。
首先，PO生成和添加装置9为172列的每一列生成并添加PO。但是，用于列31的纠错码PO33(16字节)是在因存储错误32而发生改变的数据的基础上生成的。
接着，PI生成和添加电路8为包含着纠错码PO的208行的每一行生成并添加PI。为行34生成的纠错码PI36(10字节)是在因存储错误32而改变的数据的基础上生成的。
另外，为16行的纠错码PO生成的纠错码PI37是在包含着根据因存储错误32而改变的数据生成的纠错码PO33的数据的基础上生成的。
结果，对因存储错误32而改变的数据块添加适当的纠错码。此刻，所有用于包含着错误32的208个行的PI系列的以及用于182个列的PO系列的错误模式检测值出错位组的值都取0，其结果是不认为该ECC块具有错误。然而，实际上，该ECC块中的原始数据已被存储错误32改变。
这里，将讨论把基于改变过的数据块建立的ECC块记录到记录媒体上并接着从该媒体再现该块下的回放数据。
利用纠错码对回放数据进行纠错处理。这里，在校正能力的范围内校正再现数据中出现的错误，从而恢复回放数据。然而，不能校正记录之前所包含的存储错误。也就是说，即使利用纠错码PO33校正PO系列中的错误，从而再现包含着存储错误32的数据并正确地完成错误校正，但这不可能恢复原始的用户数据。
如果存储错误出现在再现侧的缓冲存储器中的数据里，有可能把该含有存储错误的数据发送到主机。
(本发明的发明点)
如上面所描述，当存储器上的数据被破坏时(或出现错误时)，即使基于因存储错误而改变的数据生成纠错码并且在再现操作中读出该数据和进行纠错处理以把该数据记录到记录媒体上，尽管恢复被错误改变了的数据，但不可能正确地恢复原始数据。
当存储器上的受到错误校正的数据被破坏(或出现错误)时，有可能把有错的数据发送到主机。
为了防止存储器上的数据被破坏(或出现错误)，必须用带有防止数据受到破坏的结构的存储器，例如S-RAM等，实现用来存储数据的存储器。但是，这种结构在价格上是不受欢迎的。
从而，本发明的一个目的是提供一种在存储器上出现错误的情况下仍能不丢失原始数据地生成纠错码的方法和设备，以及提供使用该方法和该设备的记录设备、再现设备、发送设备和接收设备。
(本发明的基本概念)
依据本发明的纠错码生成系统包括：段存储器(例如由SRAM构成)，用于生成并添加PI的PI生成和添加装置，用于存储添加了PI的数据的缓冲存储器，用于生成并添加PO的PO生成和添加装置，行存储器(例如由SRAM构成)，用于实现PI校正的PI校正装置以及用于实现PO校正的PO校正装置。该系统利用该段存储器对数据添加纠错码PI，把添加了PI后的数据存储在该缓冲存储器中，在发送该添加了PI的数据或把它记录在记录媒体之前利用该行存储器进行PI校正，从而能够修正存储错误。
在再现侧的上述处理中，在把数据发送到主机之前再次进行该PI校正，这使得能够校正存储错误。
此外，依据本发明的一种纠错码生成系统包括段存储器，PI生成和添加装置，缓冲存储器，PO生成和添加装置，PI校正装置以及PO校正装置。该系统利用该段存储器对数据添加纠错码PI以生成数据块(添加了PI的数据)，把该添加了PI的数据存储在缓冲存储器中，在发送该添加了PI的数据或把它记录在记录媒体上之前利用该缓冲存储器进行PI校正，从而能够校正存储错误。
另外，依据本发明的一种纠错码生成系统包括PI生成和添加装置，缓冲存储器，PO生成和添加装置，行存储器，PI校正装置以及PO校正装置。该系统利用要存储到该缓冲存储器的数据生成纠错码PI，生成对该数据添加纠错码PI的数据块(添加了PI的数据)，在该缓冲存储器中存储该块，在从该缓冲存储器发送或记录该添加了PI的数据之前利用该行存储器进行PI校正，从而能够校正存储错误。
并且，依据本发明的一种纠错码生成系统包括段存储器，PI生成和添加装置，PO生成和添加装置，PI校正装置以及PO校正装置。该系统利用该段存储器对数据添加纠错码PI以便生成数据块(添加了PI的数据)，在该缓冲存储器中存储该添加了PI的数据，从该缓冲存储器发送或记录添加了PI的数据，接着在再现侧于把数据发送到主计算机之前对该添加了PI的数据进行PI校正，从而能够校正存储错误。
以下，通过参照附图利用各具体实施例说明本发明的特征。
现参照图10说明依据本发明的第一实施例的数据记录设备中的纠错码添加电路，在段存储器1中顺序地存储从主机发送的用户数据(主数据)。此刻，段信息添加装置5对2048字节的主数据添加4字节的标识数据(ID)，2字节的ID错误检测码(IED)以及6字节的版权管理信息(CPR-MAI)。EDC生成和添加装置6对包含着ID、IED、CPR-MAI总共为2060字节的数据生成4字节的错误检测码并对该2060字节的数据添加该错误检测码。杂乱装置7对2048字节长的主数据添加杂乱数据(或者对主数据和杂乱数据进行“异”运算)，从而生成杂乱后的数据段。
PI生成和添加装置8为段存储器1中存储的杂乱后的数据段(或数据块)中的每行(172字节)生成纠错码PI(10字节)并对该行添加该PI，从而生成182字节×12行的添加了PI的数据段(数据块)。
段存储器1具有存储添加了PI的数据段(182字节×12行)的容量并且例如由SRAM(静态RAM)。SRAM具有很少使存储的数据出现错误的结构，这确保利用段存储器1生成的纠错码PI是为不带有任何错误的用户数据生成的正确的码。
在缓冲存储器2中顺序地存储来自段存储器1的添加了PI的数据(或称为具有182字节×12行的数据块)。在该缓冲存储器2中，16个182字节×12行的数据段(添加了PI的数据)汇集在一起以便构182字节×192行的聚合的添加了PI的数据(或者聚合数据块)。
此时，PO生成和添加装置9为缓冲存储器2中存储的聚合数据块(182字节×192行)中的每列(192字节)生成纠错码PO(16字节)并把该PO添加到该列上。从而，为缓冲存储器2中存储的聚合数据块构建已经添加了纠错码PI、PO的ECC块。
缓冲存储器工具有足够的保持多个ECC块的容量，以确保在记录在记录媒体之前存储从主计算机发送的数据的功能，它例如由DRAM构成。取决于DRAM的数据模式或安装状态，该存储器上的数据可能发生破坏或者出现存储错误。然而，如后面说明那样，依据本发明的数据处理方法除去这些存储错误。
一行一行地(以182字节为单位)读出缓冲存储器2中的ECC块并存储在行存储器3中，PI校正装置10利用行存储器3进行PI校正，以校正存储错误，这恢复原始数据(或正确的ECC块)。行存储器3例如由SRAM构成并具有存储PI系列的一行(182字节)的容量。
顺序地把从行存储器3输出的行数据发送到调制/同步添加装置4，后者进行8/16调制和同步码添加并把结果数据作为记录数据输出到记录媒体。
图11示出在从缓冲存储器2输出的ECC块中的一部分数据出现错误(例如前面提到的存储错误或由外部噪声引起的错误42)的情况。
在本发明中，在把数据存储到缓冲存储器中之前利用数据存储器1生成纠错码PI。从而，对于包括着行45的所有192个行，纠错码PI都是在原始数据的基础上生成的纠错码。即，纠错码PI是用于不带有错误42的数据的纠错码。
另一方面，PO生成和添加装置9和缓冲存储器2一起基于每列(192字节)中的数据生成纠错码PO。从而，用于列41的纠错码PO44(16字节)是基于包含着存储错误42的数据而生成的纠错码。
乘积码(Product code)是区域48(用圆圈标志)中的用于纠错码的纠错码，不论首先生成并添加码PI再接着生成并添加码PO还是首先生成并添加码PO再接着生成并添加码PI，会得到相同的码模式。
此时，纠错码PI是出现错误之前对原始数据添加的正确纠错码。这样，对纠错码PI块生成并添加纠错码PO是用于原始数据的正确纠错码。另外，添加到图11中示出的172列中除列41之外的其它列(717)的纠错码PO是正确的纠错码。
当从缓冲存储器2顺序地读这样的ECC块并在行存储器3进行PI校正时，行45中的错误42容易地受到PI校正。即，恢复数据正确的行45。另外，为含有错误42的数据生成PO系列中的每一行也受到PI校正，从而恢复正确的PO系列。即，行46受到PI校正，从而校正字节43。类似地，其它行(用三角符号标志)也受到PI校正，从而生成正确的PO系列。
在上面的处理中，在行存储器3对ECC块中的所有的行进行PI校正。PI校正不受限于是这样的并且可以只对用矩形符号标记的位置处的各行进行以便缩短处理时间。这是因为如果该图中矩形符号位置处的PO系列是正确的纠错码，可以晚些时候轻易地校正存储错误42。
在上面的解释中，使用了一个未在聚合数据块中逐行地分布PO块的ECC块。然而，在实际的ECC块中，如图1和6说明的那样，纠错码PO逐行地分布在聚合数据块中。
图12示出再现装置，用于对通过上面的处理(图10的电路所实现的处理)得到的和从记录媒体再现的ECC块进行纠错处理。
光学头从记录媒体读出的回放数据被引入到同步分离/解调装置11。同步分离/解调装置11从回放数据检测同步并对受到8/16调制的数据解调，从而产生记录段。由于因盘中的缺陷或者因把数据记录到记录媒体中的或从记录媒体再现数据中的噪声在数据中出现错误，记录段中的数据中可能包含错误。
读出的记录段顺序地存储在缓冲存储器2中并把16个记录段汇集在一起，从而在缓冲存储器2中形成182列×208行的ECC块。PO校正装置14和PI校正装置10使182列×208行的ECC块受到错误校正。
此时，实际上在进行PO校正前先对PO块进行PI校正处理。这是因为，如果在PO块中出现存储错误，PI校正能够恢复正确的纠错码PO。
按数据发送的顺序从缓冲存储器2一行一行地(以182字节为单位)读出校正过错误的ECC块并存储在段存储器1中。PI校正装置10利用段存储器1对每行中的172字节进行PI校正。这是因为，当在缓冲存储器2中进行PO校正时出现存储错误，对于校正这样的错误PI校正是有效的。
接着，取消杂乱装置对杂乱数据段中的主数据(2048字节)和杂乱数据乘以杂乱数据(或对这二个数据进行“异”运算)，从而生成杂乱之前的数据段，接着，EDC错误检测装置12利用该数据段中包含的4字节错误检测码(EDC)检测该数据段中的错误。若检测出该数据段中不存在错误，把该数据段发送到主机。
在上面的说明中，当数据从缓冲存储器2存储到段存储器1中时，PI校正装置10进行PI校正。替代地，可以仅在利用EDC检测出错误时进行PI校正。
另外，在每行的错误模式的检测值出错位组中，可能只计算一部分的出错位组以检测错误，仅当判断出存在错误时进行PI校正。即，在利用纠错码PI的纠错处理中，仅计算从纠错码PI得到的错误模式检测值(P字节)中的一部分(R字节，R＜P)并进行出错检测。仅当判断出存在错误时才进行错误校正。
图13示出本发明的另一实施例。
该实施例是通过去掉图10的实施例中的行存储器3得到的。在图13的实施例中，PI校正装置10利用缓冲存储器2进行PI校正。由于其余配置和图10的实施例相同，省略说明。当出现存储错误时，由PO生成和添加装置9生成的纠错码PO变成基于含有存储错误的数据而生成的纠错码。对纠错码PO的所有行进行PI校正能把基于含有存储错误的数据生成的纠错码恢复成基于原始数据生成的纠错码PO。
在该实施例中，由于PI校正后的ECC块存在于缓冲存储器2里，存在着它包含着存储错误的可能。然而，纠错码PO被恢复成基于原始数据生成的纠错码。这样，即使ECC块含有错误，通过PO校正会校正该错误。
图14示出本发明的又一实施例。
段信息添加装置15把来自主计算机的用户数据按2048字节主数据为单位转换成一个数据段。段信息添加装置15对主数据添加4字节的标识数据(ID)，2字节的ID错误检测码(IED)以及6字节的版权管理信息(CPR-MAI)。EDC生成和添加装置16对总共为2060字节的数据生成并添加4字节的错误检测码(EDC)，从而生成总共含有2064字节的数据段。杂乱装置17杂乱该数据段中的主数据。
顺序地把杂乱后的数据段存储到缓冲存储器2中。在缓冲存储器2中，把16个172字节×12行的数据段汇集到一起以形成172列×192行的数据块。
PI生成和添加装置18从杂乱装置17接收数据段，接着为每行数据(172字节)生成10字节的纠错码PI，并把PI提供给缓冲存储器2。从而在缓冲存储器2中构建182字节×192行的添加加了PI的块。此刻的纠错码是基于原始数据生成的纠错码，由于其余部分和前面说明的实施例相同，省略掉说明。
图15是和该纠错码生成电路对应的错误校正电路。
除了把缓冲存储器2的输出给行存储器3之外，该实施例几乎和图12的实施例相同。PI校正装置10利用缓冲存储器2对至少包含PO的行进行错误校正，以便纠错码PO变为正确的纠错码。接着，PO校正装置10进行PO校正处理。PO校正处理后的数据按发送次序提供给行存储器3。PI校正装置10利用行存储器3进行PI校正。这使得即使PO校正期间在缓冲存储器中出现存储错误仍可在行存储器3上校正存储错误。
通过取消杂乱装置取消从行存储器3输的数据的杂乱，从而产生数据段。通过EDC错误检测装置12该数据段受到错误检测。
图16示出本发明的再一个实施例。
该实施例是通过利用图13的实施例中缓冲存储器2省去PI校正装置10得到的。其余部分和图13的实施例相同。在该实施例中，当再现系统对缓冲存储器2中构建的ECC块进行错误校正时，在PO校正之前PI校正装置10进行PI校正。
如上面所说明，本发明有效于一种信号发送/记录和再现设备，即使存储器上发生错误其仍能不丢失原始数据地进行纠错码生成处理。另外，本发明有效地应用于低价格的能在不丢失原始数据下把数据记录到记录媒体上的信号发送/记录和再现设备，其通过简化对有故障存储器的检查允许发生更多的存储错误来替代提高合格率。本发明还应用于数据通信领域中发送/接收系统的各种设备。它们包括无线电部件，例如蜂窝电话、计算机之间的发送/接收终端和电视发射机/接收机。在记录和再现系统中，本发明可用于DVD机、CD机以及其它采用通信功能的存储设备等等。
如前面已说明那样，依据本发明，有可能提供一种采用纠错码的甚至当出现数据错误(存储错误)时仍能恢复原始数据的数据处理方法，并提供采用该方法的记录或再现系统设备和采用该方法的发送和接收系统。
本发明不受限于上述各实施例。以下说明本发明的其它实施例。
在图17中，通过段信息添加装置15把来自主计算机的用户数据按2048字节为单位转换成数据段。
段信息添加装置15对主数据(含2048字节)添加4字节的标识数据(ID)、二字节的ID错误检测码(IED)和6字节的版权管理信息(CPR-MAI)。EDC生成和添加装置16包含着ID、IED和CPR-MAI总共2060字节的数据生成4字节的纠错码，从而生成总共含2064字节的数据段。杂乱装置17对主数据(2048字节)添加杂乱数据(或者对主数据和杂乱数据进行“异”运算)，从而对主数据进行杂乱。
PI生成和添加装置8对杂乱后的数据段(或数据块，172字×12行＝2064字节)的每一行(172字节)生成纠错码PI(10字节)。接着，通过存储器控制装置20顺序地把生成的纠错码PI存储在缓冲存储器2中。通过该存储器控制装置20还顺序地把对应的172字节×12行的数据存储到缓冲存储器2中，从而生成182字节×12行的添加了PI的数据(数据块)。继续这样的数据处理，以在缓冲存储器2中构建16个添加了纠错码PI的数据块。即，在缓冲存储器2中，16个182字节×12行的数据段(添加了PI的数据)汇集在一起，以构建182字节×192行的聚合的添加了PI的数据(或聚合数据块)。
上面的处理中生成的纠错码PI是基于原始数据生成的正确的纠错码。
PO生成和添加装置9为缓冲存储器2中存储的聚合数据块(182字节×192行)的每一列(192字节)生成纠错码PO(16字节)。从而，为缓冲存储器2中存储的聚合数据块构建添加了纠错码PI和PO的ECC块。
缓冲存储器2具有足够的保持多个ECC块的容量，以确保在记录到记录媒体上之前存储从主计算机发送的数据的功能，它例如由DRAM构成。取决于该存储器的数据模式或安装状态，该存储器上的数据可能发生破坏或者出现存储错误。当在该状态下生成纠错码PO时，该纠错码PO变成基于含有存储错误的数据而生成的纠错码。
一行一行地读出缓冲存储器2中的ECC块(以182字节为单位)并存入行存储器3。PI校正装置10利用行存储器3进行PI校正，从而校正存储错误，这恢复原始数据(或正确的ECC块)。行存储器3例如由SRAM(静态RAM)构成并具有存储PI系列的一行(182字节)的容量。
顺序地把从行存储器3输出的行数据发送到调制/同步添加装置4，装置4进行8/16调制和同步码添加并把结果数据作为记录数据输出到记录媒体。
这里，再次参照图11说明上面的该实施例的作用。
图11示出从缓冲存储器2输的ECC块中的一部分数据出现错误(例如前面提供的存储错误或者外部噪声造成的错误42)的情况。
在本发明中，在把数据存储到缓冲存储器2中之前利用数据存储器1生成纠错码PI。从而，对于包括着行45的所有192个行，纠错码PI都是在原始数据的基础上生成的纠错码。即，纠错码PI是用于不带有错误42的数据的纠错码。
另一方面，PO生成和添加装置9和缓冲存储器2一起基于每列(192字节)中的数据生成纠错码PO。从而，用于列41的纠错码PO44(16字节)是基本包含着存储错误42的数据而生成的纠错码。
乘积码是区域48中的用于纠错码的纠错码，不论首先生成并添加码PI再接着生成并添加码PO还是首先生成并添加码PO再接着生成并添加码PI，会得到相同的码模式。
此时，纠错码PI是出现错误之前对原始数据添加的正确纠错码。这样，对纠错码PI块生成并添加的纠错码PO是用于原始数据的正确纠错码。另外，添加到图11中示出的172列中除列41之外的其它列(171)的纠错码PO是正确的纠错码。
当从缓冲存储器2顺序地读这样的ECC块并在行存储器3进行PI校正时，行45中的错误42容易地受到PI校正。即，恢复数据正确的行45。另外，为含有错误42的数据生成的PO系列中的每一行也受到PI校正，从而恢复正确的PO系列。即，行46受到PI校正，从而校正字节43。类似地，其它行(用三角符号标志)也受到PI校正，从而生成正确的PO系列。
在上面的处理中，利用行存储器3对ECC块中的所有的行进行PI校正。PI校正不受限于是这样的并且可以只对用矩形符号标记的位置处的各行进行以便缩短处理时间。这是因为如果该图中矩形符号位置处的PO系列是正确的纠错码，可以晚些时候轻易地校正存储错误42。
在上面的解释中，使用了一个未在聚合数据块中逐行地分布PO块的ECC块。然而，在实际的ECC块中，如图1和6说明的那样，纠错码PO逐行地分布在聚合数据块中。即，纠错码PO是按为12行的聚合数据块存在一行纠错码PO的方式分布的。
后面说明图17的再现系统。
现说明存储器控制装置20的功能。存储器控制装置20接收从PI生成和添加装置8、同步分离/解调装置11、PO生成和添加装置9、PO校正装置9、PI校正装置10以及行存储器3存储或读数据的请求。根据请求，存储器控制装置20把数据写入缓冲存储器2或从缓冲存储器2读出数据。在这种情况下，存储器控制装置20控制数据存储位置，从而不使用缓冲存储器2的有缺陷的存储区。
假定PI校正装置10请求存储器控制装置20读数据并把一行数据存储到行存储器3中。接着，还假定PI校正装置10对行存储器3中的数据进行错误校正。此刻，若检测出错误，PI校正装置把有关错误的位置的信息发送到存储器控制装置20。
存储器控制装置20在出错地址寄存器21中存储该处存储过含有错误的数据的地址。在出错地址寄存器21中，当同一地址出现多次错误时，还记录该错误发生的次数。例如，当同一地址处二次出现存储错误时，存储器控制装置20把该地址判断为一个有缺陷的地址。接着，存储器控制装置20在有缺陷地址寄存器22中登记有缺陷地址的信息。在有缺陷地址寄存器22中登记有缺陷地址信息的准则可以是三次重复或者更多次的重复。
有缺陷地址寄存器22中登记的有缺陷地址信息由数据写地址和读地址控制部分23查阅，后者防止使用有缺陷的地址。
例如，假定当从地址A开始存储图18A的ECC块中的数据列(BO，O)至(B207，181)时，地址(A+J)已在该有缺陷地址寄存器中登记。则跳过地址(A+J)把(BO，J)存储在地址(A+J+1)处。此刻，可以把(BO，J)存储在一预先准备的替代区中。另外，不仅可以按字节也可以按行管理有缺陷的存储区。
下面说明PI校正失败(或不可能进行)时的数据再现。
当一个行中出现6个或更多的存储错误时，不可能实现PI校正。当一个ECC块中的数据发生6个或更多的存储错误时，PO(16行)的PI校正会失败。
当检测出PI校正处理中错误数量超过可校正的错误数量时，改变正使用的存储区并且重新进行处理。在重新处理中，请求主计算机再次发送数据。接着，通过存储器控制装置20把添加了纠错码的数据存储在缓冲存储器20中。在此情况下，该正使用存储区是替代出现了错误的错误区或者一个和该错误区不同的空白区。
当存储纠错码PO的区域中每行的错误数量超过可校正错误数量时，通过下面的方法重新进行处理。
在进行重新处理中，存储在缓冲存储器2中第一存储区里的192行×182字节的聚合数据块(含有纠错码PI)被移到缓冲存储器2中的第二存储区中。在每行受到PI校正处理后，利用缓冲存储器2中的第二存储区再次进行PO生成和添加处理。在该情况下，可以在系统内部完成重新处理，不必请求主计算机再次发送数据。
图19帮助说明缓冲存储器2上数据的移动。
数据移动装置24把从AO开始存储的ECC块(n)移动到以地址A3作为其开头的空白区。在该情况中，被移动的数据包含地址AO区中含有的存储错误。在每行上进行PI校正造成校正这些存储错误。利用受过PI校正处理的数据进行PO生成和添加处理。
现利用图17说明数据再现中的操作。
光学头从记录媒体读出的回放数据被引入到同步分离/解调装置11。同步分离/解调装置11从回放数据检测同步并对受到8/16调制的数据解调，从而产生记录段。由于因盘中的缺陷或者因把数据记录到记录媒体中的或从记录媒体再现数据中的噪声在数据中出现错误，记录段中的数据中可能包含错误。
通过存储装置20把读出的记录段顺序地存储在缓冲存储器2中并把16个记录段汇集在一起，从而在缓冲存储器2中形成182列×208行的ECC块。PO校正装置14和PI校正装置10使182列×208行的ECC块受到错误校正。
按数据发送的顺序从缓冲存储器2一行一行地(以172字节为单位)读校正过错误的ECC块并存储在行存储器3中。PI校正装置10利用行存储器3对每行中的172字节进行校正。结果是，即使在缓冲存储器2中的杂乱后的数据段中出现存储错误，会通过该PI校正校正错误。
接着，取消杂乱装置对杂乱后的数据段中的主数据(2048字节)和杂乱数据乘以杂乱数据(或对这二个数据进行“异”运算)，从而生成杂乱之前的数据段。接着，EDC错误检测装置12利用该数据段中包含的4字节错误检测码(EDC)检测该数据段中的错误。若检测出该数据段中不存在错误，把该数据段发送到主机。
如上面所说明，本发明可用于一种信号发送/记录和再现设备，即使存储器上发生错误其仍能不丢失原始数据地进行到错码生成处理。另外，本发明有效地应用于低价格的能在不丢失原始数据下把数据记录到记录媒体上的信号发送/记录和再现设备，其通过对有故障存储器的检查允许发生更多的存储错误来替代提高合格率。本发明还应用于数字通信领域中发送/接收系统的各种设备。它们包括无线电部件，例如蜂窝电话、计算机之间的发送/接收终端和电视发射机/接收机。在记录和再现系统中，本发明有效于DVD机、CD机以及其它采用通信功能的存储设备等等。
如前面已说明那样，依据本发明，有可能提供一种采用纠错码的甚至当出现数据错误(存储错误)时仍能恢复原始数据的数据处理方法，并提供采用该方法的记录或再现系统以及采用该方法的发送和接收系统。

Claims (20)

1.一种采用纠错码的数据处理方法，其特征在于包括下述步骤：
通过利用一个第一存储器(1)为M行×N列的由M×N字节组成的数据块中的每行生成P字节的纠错码PI并对该行添加该纠错码PI；
在一个第二存储器(2)中汇集K个M行×(N+P)列的由(M×(N+P))字节组成的添加了纠错码PI的数据块以生成含有(K×(M×(N+P)))字节的聚合数据块，其中所述第二存储器(2)具有对应于至少一个纠错乘积码块，即ECC块的容量，该ECC块是通过将一个纠错码添加到由M×N字节构成的数据块上得到的；
通过利用所述第二存储器为所述聚合数据块中的每列生成S字节的纠错码PO并对该列添加该纠错码PO以生成纠错乘积码块；
在从所述第二存储器读出所述ECC块并发送该ECC块之前利用添加到各行的纠错码PI进行错误校正处理；以及
按行的次序顺序地发送经过了所述纠错处理的ECC块或者把该ECC块记录在记录媒体上。
2.根据权利要求1的数据处理方法，其特征在于：
所述通过利用一个第一存储器(1)为M行×N列的由M×N字节组成的数据块中的每行生成P字节的纠错码PI并对该行添加该纠错码PI的步骤包括，
通过利用所述第二存储器(2)为所述聚合数据块中的每列生成S＝K×Q字节的纠错码PO并对该列添加该纠错码PO；
以Q字节为单位把所述纠错码PO分布到K个添加了纠错码PI的数据块中以使每个块构建成一个由数据和纠错码组成的并包含固定的(M+Q)×(N+P)字节量的纠错乘积码块。
3.根据权利要求1的数据处理方法，其特征在于：
所述通过利用一个第一存储器(1)为M行×N列的由M×N字节组成的数据块中的每行生成P字节的纠错码PI并对该行添加该纠错码PI的步骤；以及在一个第二存储器(2)中汇集K个M行×(N+P)列的由(M×(N+P))字节组成的添加了纠错码PI的数据块以生成含有(K×(M×(N+P)))字节的聚合数据块，其中所述第二存储器(2)具有对应于至少一个纠错乘积码块，即ECC块的容量的步骤；
包含着第一过程和第二过程，其中第一过程从主计算机按含有N字节的行接收数据并顺序地在第二存储器(2)中存储所发送的N字节数据，第二过程并行于第一过程基于所述发送的N字节数据为每个所述行生成P字节的纠错码、顺序地把生成的P字节的纠错码PI存储到所述第二存储器中并在M行×(N+P)列中生成由(M×(N+P))字节组成的添加了纠错码PI的数据块。
4.根据权利要求1、2或3的数据处理方法，其特征在于，当基于所述纠错码PI对所述ECC块进行错误校正处理时，仅使纠错码PO的各行进行错误校正处理。
5.根据权利要求1、2或3的数据处理方法，其特征在于：
从所述第二存储器(2)中顺序地读出所述ECC块的每行并存储在一个第三存储器(3)中，
当基于纠错码PI对所述第三存储器中存储的单位块进行错误校正处理时，对所述第三存储器中存储的数据块里的每一行或对纠错码PO的行进行错误校正处理，以及
按行的次序顺序地发送经过了所述错误校正处理的单位块或把该单位块记录到记录媒体上。
6.一种采用纠错码的数据处理方法，其特征在于包括下述步骤：
当发送或从记录媒体读出并接收纠错乘积码块，即ECC块时，其中所述ECC块是这样构成的：对M行×N列中的由M×N字节组成的数据块中的每行生成并添加P字节的纠错码PI；把K个M行×(N+P)列中的由(M×(N+P))字节组成的添加了纠错码PI的数据块汇集在一起以生成含有(K×(M×(N+P)))字节的聚合数据块；对所述聚合数据块的每列生成并添加S＝K×Q字节的纠错码PO；并以Q字节为单位把所述纠错码PO分布到K个添加了纠错码PI的数据块从而使每个数据块由数据和纠错码组成并包含固定的(M+Q)×(N+P)字节数量，
利用一个第二存储器(2)基于所述纠错码PI和PO对所述数据块中的错误数据字节进行第一错误校正处理，其中所述第二存储器(2)具有对应于至少一个纠错乘积码块，即ECC块的容量，该ECC块是通过将一个纠错码添加到由M×N字节构成的数据块上得到的；并且然后
通过使用一个第一存储器(1)基于所述纠错码PI对经过了所述第一错误校正处理的数据进行行错误校正处理。
7.根据权利要求6的数据处理方法，其特征在于，仅当从所述第二存储器(2)读出数据的过程中从添加到所述数据块的错误检测码EDC判断出在所述数据块中存在错误时才利用所述第一存储器(1)进行错误校正处理。
8.根据权利要求1或2的数据处理方法，其特征在于还包括下述步骤：
当发送或从记录媒体读出并且接收该经受过所述错误校正处理的ECC块时，通过利用第三存储器(2)基于所述纠错码PI和PO对所述数据块中的错误数据字节进行第二错误校正处理；以及
通过利用第四存储器(1)基于所述纠错码PI对经受过所述第二错误校正处理的数据进行第三错误校正处理。
9.依据权利要求1、2、3、6中任一权利要求的数据处理方法，其特征在于所述第一到第四存储器是SRAM。
10.依据权利要求1、2、3、6中任一权利要求的数据处理方法，其特征在于，利用所述纠错码PI进行的错误校正处理通过仅计算从P字节纠错码PI得到的P字节的模式检测值中的一部分R字节，R＜P，检测错误，仅当判断存在错误时，才进行校正处理。
11.一种采用纠错码的数据处理设备，其特征在于包括：
装置(8)，用于通过利用一个第一存储器(1)为M行×N列中的由M×N字节组成的数据块中的每行生成P字节的纠错码PI并对该行添加该纠错码PI；
装置(2)，用于在一个第二存储器中汇集K个M行×(N+P)列中的由(M×(N+P))字节组成的添加了纠错码PI的数据块以生成含有(K×(M×(N+P)))字节的聚合数据块，其中所述第二存储器(2)具有对应于至少一个纠错乘积码块，即ECC块的容量，该ECC块是通过将一个纠错码添加到由M×N字节构成的数据块上得到的；
装置(9)，用于通过利用所述第二存储器为所述聚合数据块中的每列生成S字节的纠错码PO并对该列添加该纠错码PO以生成纠错乘积码块；
装置(2，10)，用于在从所述第二存储器读出所述ECC块并发送该ECC块之前利用添加到各行的纠错码PI进行错误校正处理；以及
装置(4)，用于按行的次序顺序地发送经过了所述纠错处理的ECC块或者把该ECC块记录在记录媒体上。
12.根据权利要求11的数据处理设备，其特征在于：
所述用于通过利用所述第二存储器为所述聚合数据块中的每列生成S字节的纠错码PO并对该列添加该纠错码PO以生成纠错乘积码块的装置(9)包含装置(2，9)，用于通过利用所述第二存储器为所述聚合数据块中的每列生成S＝K×Q字节的纠错码PO并对该列添加该纠错码PO；
装置(2，9)，用于以Q字节为单位把所述纠错码PO分布到K个添加了纠错码PI的数据块中以使每个数据块构建成一个由数据和纠错码组成的并包含固定的(M+Q)×(N+P)字节量的纠错乘积码块(ECC块)。
13.根据权利要求11的数据处理设备，其特征在于包括：
用于汇集K个由(M×(N+P))字节组成的添加了纠错码PI的数据块的装置(2)包括：
装置(2，18)，用于执行第一过程和第二过程，其中第一过程从一个主计算机按含有N字节的行地接收数据并顺序地在第一存储器中存储所发送的N字节数据，第二过程并行于第一过程基于所述发送的N字节数据为每个所述行生成P字节的纠错码PI、顺序地把生成的P字节的纠错码PI存储到所述第一存储器中，及
在M行×(N+P)列中生成由(M×(N+P))字节组成的添加了纠错码PI的数据块的装置。
14.依据权利要求11、12或13的数据处理设备，其特征在于，当基于所述纠错码PI在所述ECC块进行错误校正处理时，仅使纠错码PO的各行受到错误校正处理。
15.依据权利要求11、12或13的数据处理设备，其特征在于还包括：
装置(3)，用于从所述第二存储器中顺序地读出所述ECC块的每行并存储在一个第三存储器中，
装置(10)，用于当基于纠错码PI对所述第三存储器中存储的单位块进行错误校正处理时，对所述第三存储器中存储的数据块里的每一行或对纠错码PO的行进行错误校正处理，以及
装置(4)，用于按行的次序顺序地发送经过了所述错误校正处理的单位块或把该单位块记录到记录媒体上。
16.一种采用纠错码的数据处理设备，其特征在于包括：
当发送或从记录媒体读出并接收纠错乘积码块，即ECC块时，其中所述ECC块是这样构成的：对M行×N列中的由M×N字节组成的数据块中的每行生成并添加P字节的纠错码PI；把K个M行×(N+P)列中的由(M×(N+P))字节组成的添加了纠错码PI的数据块汇集在一起以生成含有(K×(M×(N+P)))字节的聚合数据块；对所述聚合数据块的每列生成并添加S＝K×Q字节的纠错码PO；并以Q字节为单位把所述纠错码PO分布到K个添加了纠错码PI的数据块从而使每个数据块由数据和纠错码组成并包含固定的(M+Q)×(N+P)字节数量，
装置(2，14)，用于利用一个第二存储器基于所述纠错码PI和PO对所述数据块中的错误数据字节进行第一错误校正处理，其中所述第二存储器(2)具有对应于至少一个纠错乘积码块，即ECC块的容量，该ECC块是通过将一个纠错码添加到由M×N字节构成的数据块上得到的，及
装置(1，10)，用于通过使用第一存储器基于所述纠错码PI对受过所述第一错误校正处理的数据进行行错误校正处理。
17.根据权利要求16的数据处理设备，其特征在于，仅当从所述第二存储器读数据的过程中从添加到所述数据块的错误检测码(EDC)判断出在所述数据块中存在错误时才利用所述第一存储器进行错误校正处理。
18.根据权利要求11或12的数据处理设备，其特征在于包括：
装置(2，14)，用于当发送或从记录媒体读出并且接收该受过所述错误校正处理的ECC块时，通过利用所述第三存储器基于所述纠错码PI和PO对所述数据块中的错误数据字节进行第二错误校正处理；以及
装置(1，10)，用于通过利用第四存储器基于所述纠错码PI对经过了所述第二错误校正处理的数据进行第三错误校正处理。
19.根据权利要求11、12、13、16中任一权利要求的数据处理设备，其特征在于所述第一到第四存储器是SRAM。
20.依据权利要求11、12、13、16中任一权利要求的数据处理设备，其特征在于，利用所述纠错码PI进行的错误校正处理通过仅计算从P字节纠错码PI得到的P字节模式检测值中的一部分R字节，R＜P，检测错误，仅当判断存在错误时，才进行校正处理。
CNB011435593A 2000-12-12 2001-12-12 采用纠错码的数据处理方法和数据处理设备 Expired - Fee Related CN1199178C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP377838/2000 2000-12-12
JP2000377838A JP3619151B2 (ja) 2000-12-12 2000-12-12 誤り訂正符号を用いたデータ処理方法とその方法を用いた装置
JP401172/2000 2000-12-28
JP2000401172A JP3519684B2 (ja) 2000-12-28 2000-12-28 誤り訂正符号を用いたデータ処理装置

Publications (2)

Publication Number Publication Date
CN1359103A CN1359103A (zh) 2002-07-17
CN1199178C true CN1199178C (zh) 2005-04-27

Family

ID=26605688

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011435593A Expired - Fee Related CN1199178C (zh) 2000-12-12 2001-12-12 采用纠错码的数据处理方法和数据处理设备

Country Status (5)

Country Link
US (1) US6983413B2 (zh)
EP (1) EP1223578A3 (zh)
KR (1) KR100482939B1 (zh)
CN (1) CN1199178C (zh)
TW (1) TW579499B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3752995B2 (ja) * 2000-09-27 2006-03-08 日本ビクター株式会社 情報記録再生装置
KR20030059914A (ko) * 2002-01-03 2003-07-12 삼성전자주식회사 에러 정정 코드 블럭 생성 방법 및 장치와 그것이 적용된광 저장매체
TWI227869B (en) * 2002-11-04 2005-02-11 Mediatek Inc Data coding method and system
JP2004206798A (ja) * 2002-12-25 2004-07-22 Ricoh Co Ltd 光ディスク装置のエンコードデータ符号回路
CN100466086C (zh) * 2003-06-13 2009-03-04 联发科技股份有限公司 数据编码方法及系统
FR2861517B1 (fr) * 2003-10-23 2006-01-27 Thomson Licensing Sa Methode de reconstruction de paquets perdus et appareils implementant la methode
US7543218B2 (en) * 2004-01-31 2009-06-02 Samsung Electronics Co., Ltd. DVD decoding method and apparatus using selective po-correction
US7480828B2 (en) 2004-06-10 2009-01-20 International Business Machines Corporation Method, apparatus and program storage device for extending dispersion frame technique behavior using dynamic rule sets
JP4095587B2 (ja) * 2004-06-30 2008-06-04 株式会社東芝 データ処理装置及びデータ処理方法
KR100604909B1 (ko) * 2004-10-11 2006-07-28 삼성전자주식회사 가변적인 반복 에러 정정 횟수를 갖는 디지털 신호 처리방법
US7899986B2 (en) * 2004-11-10 2011-03-01 Nokia Corporation Method and system for controlling a hard disk drive using a multimediacard physical interface
JP4643978B2 (ja) 2004-12-01 2011-03-02 ルネサスエレクトロニクス株式会社 スクランブル回路、デ・スクランブル回路及び方法、並びにディスク装置
US7725779B2 (en) * 2005-01-25 2010-05-25 Ternarylogic Llc Multi-valued scrambling and descrambling of digital data on optical disks and other storage media
TW200641802A (en) * 2005-05-17 2006-12-01 Realtek Semiconductor Corp Method and apparatus for accessing data stored on an optical disc
US7774676B2 (en) * 2005-06-16 2010-08-10 Mediatek Inc. Methods and apparatuses for generating error correction codes
US7430701B2 (en) * 2005-06-16 2008-09-30 Mediatek Incorporation Methods and systems for generating error correction codes
KR100688574B1 (ko) * 2005-09-16 2007-03-02 삼성전자주식회사 광디스크의 데이터 처리장치 및 처리방법
JP2008033995A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
KR100840195B1 (ko) * 2006-11-28 2008-06-23 쎄텍 주식회사 표준 ｄｖｄ 디스크 제작시 읽기 에러 생성 방법
CN100458718C (zh) * 2006-12-29 2009-02-04 福昭科技（深圳）有限公司 一种闪存存储装置及其数据读取和写入方法
CN101651448B (zh) * 2009-09-04 2013-05-01 京信通信系统（中国）有限公司 一种用于保护功率放大器的数据信息的方法及系统
JP2013109567A (ja) * 2011-11-21 2013-06-06 Toshiba Corp ストレージデバイス及び誤り訂正方法
WO2013157693A1 (ko) * 2012-04-19 2013-10-24 조선대학교산학협력단 자가치유형 오류 허용 에프피지에이 연산 유닛 및 구조
US9720766B2 (en) 2012-04-19 2017-08-01 Industry-Academic Cooperation Foundation Chosun University Self-healing, fault-tolerant FPGA computation and architecture
US10221553B2 (en) 2012-10-02 2019-03-05 As Ip Holdco, Llc Toilet flush valve assemblies
US20150311921A1 (en) * 2014-04-25 2015-10-29 Kabushiki Kaisha Toshiba Memory controller, storage device and decoding method
US10541780B2 (en) * 2015-03-15 2020-01-21 Qualcomm Incorporated Code block level error correction and media access control (MAC) level hybrid automatic repeat requests to mitigate bursty puncturing and interference in a multi-layer protocol wireless system
CN107453759B (zh) * 2016-06-01 2020-08-28 卡斯柯信号有限公司 安全编码系统中数据延时发送安全处理方法
KR102511903B1 (ko) * 2018-02-26 2023-03-21 에스케이하이닉스 주식회사 고정된 에러정정능력의 에러정정코드 엔진을 이용하여 재구성할 수 있는 에러정정동작을 수행하는 메모리 시스템
US10877835B2 (en) * 2018-07-19 2020-12-29 Micron Technology, Inc. Write buffer management
US11914469B2 (en) * 2021-07-16 2024-02-27 Vmware, Inc. Resiliency and performance for cluster memory
US11789813B2 (en) * 2021-12-16 2023-10-17 Micron Technology, Inc. Memory device crossed matrix parity

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525308A (en) 1983-05-20 1985-06-25 Pennwalt Corporation Hydroxy-t-alkyl peroxyesters
JPS60176136A (ja) 1984-02-23 1985-09-10 Fujitsu Ltd 磁気記録再生装置におけるデ−タの記録方法
US5247523A (en) * 1989-07-12 1993-09-21 Hitachi, Ltd. Code error correction apparatus
DE4033981A1 (de) 1989-10-26 1991-05-02 Olympus Optical Co Speicherkartenvorrichtung mit einem halbleiterspeicher
JPH04205133A (ja) 1990-11-30 1992-07-27 Hitachi Ltd ディスク制御装置
JP3314387B2 (ja) 1991-04-22 2002-08-12 日本電気株式会社 磁気テープ制御装置
US6125466A (en) * 1992-01-10 2000-09-26 Cabletron Systems, Inc. DRAM parity protection scheme
KR0150971B1 (ko) * 1993-05-31 1998-10-15 김광호 디지탈 자기기록재생장치 및 방법
KR0155736B1 (ko) * 1993-07-16 1998-12-15 김광호 디지탈 기록재생방법 및 장치
DE69427685T2 (de) * 1993-09-29 2002-04-25 Sony Corp Verfahren und vorrichtung zur datenwiedergabe
KR100224806B1 (ko) * 1994-01-31 1999-10-15 윤종용 디지탈영상재생시스템의 에러정정 장치
CN1120491C (zh) 1995-04-12 2003-09-03 株式会社东芝 生成及记录纠错合计符号块用的数据处理方法及装置
JPH08335370A (ja) * 1995-06-07 1996-12-17 Sony Corp データ記録方法及び再生方法
JP3562544B2 (ja) * 1996-08-13 2004-09-08 ソニー株式会社 復号化装置および復号化方法
KR100196927B1 (ko) * 1996-11-08 1999-06-15 윤종용 디지털 영상신호 기록/재생장치의 오류정정방법
KR19980065723A (ko) * 1997-01-14 1998-10-15 김광호 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치
JPH113290A (ja) 1997-06-11 1999-01-06 Hitachi Ltd メモリ制御方式
KR100223821B1 (ko) * 1997-06-18 1999-10-15 구자홍 디지탈 비데오 디스크 시스템의 에러정정 회로 및 방법
US5974580A (en) * 1997-07-23 1999-10-26 Cirrus Logic, Inc. Concurrent row/column syndrome generator for a product code
KR100272541B1 (ko) * 1997-07-25 2000-12-01 구자홍 디지탈비데오디스크-롬용데이터디코더
KR100257196B1 (ko) * 1997-09-02 2000-06-01 구자홍 디지탈 비데오 디스크-롬용 데이터 디코딩 장치
US6041430A (en) * 1997-11-03 2000-03-21 Sun Microsystems, Inc. Error detection and correction code for data and check code fields
KR100272708B1 (ko) * 1997-12-30 2000-11-15 전주범 D－vhs시스템에서 셔플링을 이용한 디지털 데이터의 코딩/디코딩 방법
CN100383886C (zh) 1998-02-25 2008-04-23 松下电器产业株式会社 纠错装置和纠错方法
US6718506B1 (en) * 2000-10-02 2004-04-06 Zoran Corporation High speed DVD error correction engine

Also Published As

Publication number Publication date
EP1223578A3 (en) 2008-07-16
KR20020046979A (ko) 2002-06-21
KR100482939B1 (ko) 2005-04-15
EP1223578A2 (en) 2002-07-17
CN1359103A (zh) 2002-07-17
US6983413B2 (en) 2006-01-03
US20020073376A1 (en) 2002-06-13
TW579499B (en) 2004-03-11

Similar Documents

Publication Publication Date Title
CN1199178C (zh) 采用纠错码的数据处理方法和数据处理设备
CN1084966C (zh) 纠错编码译码方法和利用这种方法的电路
CN1156841C (zh) 数据记录设备和方法、重放设备和方法
CN1254819C (zh) 光盘缺陷的管理方法和光盘装置
CN1188857C (zh) 根据作为电子水印埋入在著作物中的复制属性，在记录媒体上记录著作物的复制品的记录装置，进行对记录的复制
CN1554091A (zh) 在高密度只读记录介质上形成的链接区域的结构及其制造/再现方法和设备
CN1220762A (zh) 在记录载体上记录特技播放信号
CN1410992A (zh) 包括秘密信息的信息的记录方法和设备及重现方法和设备
CN101075456A (zh) 记录/再现数据的方法和记录介质的盘检验方法
CN1275255C (zh) 在记录介质上形成数据的方法
CN1265372C (zh) 信息存储介质、信息再现装置和方法、及信息记录方法
CN1261941C (zh) 记录介质的再现装置和再现方法、数据输出控制方法、数据输出方法、检错方法以及数据输出和再现方法
CN1290113C (zh) 数据再现方法和装置
CN1482744A (zh) 交叉交织理德-所罗门码的校正
CN1725354A (zh) 数据处理设备和方法
JP4140344B2 (ja) 復号化装置及びコンピュータプログラム
CN1650364A (zh) 数据记录再现装置以及数据记录再现方法
CN1386276A (zh) 数据记录介质、内容数据、记录介质、数据记录方法和装置、数据再现方法和装置
JP2006191378A (ja) 誤り訂正装置、再生装置及び再生方法
CN1255803C (zh) 磁带记录装置和方法
JP3619151B2 (ja) 誤り訂正符号を用いたデータ処理方法とその方法を用いた装置
CN1677503A (zh) 数据再现设备和数据再现方法
JP3519684B2 (ja) 誤り訂正符号を用いたデータ処理装置
KR100467270B1 (ko) 에러 정정장치 및 방법
CN1617251A (zh) 记录介质、记录设备和记录方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20141212

EXPY Termination of patent right or utility model