CN1197170C - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN1197170C
CN1197170C CN00130572.7A CN00130572A CN1197170C CN 1197170 C CN1197170 C CN 1197170C CN 00130572 A CN00130572 A CN 00130572A CN 1197170 C CN1197170 C CN 1197170C
Authority
CN
China
Prior art keywords
layer
movable part
substrate
etching
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN00130572.7A
Other languages
English (en)
Other versions
CN1290968A (zh
Inventor
上柳胜道
佐佐木光夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN1290968A publication Critical patent/CN1290968A/zh
Application granted granted Critical
Publication of CN1197170C publication Critical patent/CN1197170C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Weting (AREA)

Abstract

本发明涉及半导体结构及其制造方法。目的在于不使用特殊工艺而能够防止粘附(sticking)现象，并实现高成品率、低价格及高可靠性。其方法是在制作具有与基板(100)隔开并自由可动的检测构件(103)的半导体器件时，减少检测构件(103)的下表面与基板(100)的表面之间的接触面积，减少由液体表面张力(300)产生的从检测构件(103)下表面指向基板(100)表面方向的吸引力(F)。

Description

半导体结构及其制造方法
技术领域
本发明涉及力学量传感器等半导体结构及其制造方法。
背景技术
下面根据图6～图8对已有的半导体结构制造方法加以说明。
图6表示作为第1个现有例子的半导体结构制造方法。
在图6(a)中，硅基板10表面上形成BPSG或PSG等绝缘层11，再生成作为可动电极及固定电极的多晶硅12。另外，根据不同情况，可使用将硅基板10、氧化膜绝缘层11、硅活性层12接合形成的SOI晶片。
在图6(b)中，在多晶硅12(或SOI晶片)上使用抗蚀剂形成图形并进行刻蚀，利用多晶硅或硅活性层形成检测构件13。
图6(c)表示对BPSG、PSG或氧化膜等绝缘层11使用BHF等刻蚀液20进行牺牲层刻蚀。
借助于此，在基板的中央部制成多晶硅构件30，它是由具有Si梁结构的可变的检测构件13构成。该多晶硅构件形成的结构是在硅基板10的中央部分离，而由梁支持在硅基板10的周围。
在图6(d)的工序中，利用纯水或IPA等液体置换刻蚀液，将包含作为多晶硅构件的检测构件13在内的区域加以清洗。
在图6(e)的烘干工序中，检测构件13与硅基板10的间隙中，由于在清洗时液体产生表面张力21，使得刚性低的检测构件13吸附于基板10上。
下面的图7表示第2个现有的例子(参照日本特开平7-505743号公报)。
图7(a)中，硅基板10的上表面形成BPSG或PSG等绝缘层，生成作为可动电极及固定电极的多晶硅12。另外，根据不同情况，可使用将硅基板10、氧化膜绝缘层11、硅活性层12接合形成的SOI晶片。
图7(b)表示使用抗蚀剂形成图形以及进行刻蚀，形成使用多晶硅或硅活性层的检测构件13。
图7(c)表示使用刻蚀液20进行第1牺牲层刻蚀，使检测构件13没有完全分离。
在图7(d)中，利用感光性聚合物(polymer)40形成图形支持检测构件13。
在图7(e)中，利用第2牺牲层刻蚀并烘干检测构件13。这时由于利用感光性聚合物40的刚性支持着检测构件13，所以不会发生粘着(sticking)现象。
在图7(f)中，采取用灰抛光(ashing)等方法的烘干工序除去感光性聚合物40
在图7(g)和图7(h)中，制成分离状态的可变的检测构件13。
下面的图8表示第3个现有的例子(参照日本特开平7-209105号公报和特开平7-245414号公报)。
在图8(a)中，硅基板10的上表面形成BPSG或PSG等绝缘层，生成作为可动电极及固定电极的多晶硅12。另外，根据不同情况，可使用将硅基板10、氧化膜绝缘层11、硅活性层12接合形成的SOI晶片。
图8(b)表示使用抗蚀剂形成图形以及进行刻蚀，使用多晶硅或硅活性层形成检测构件13。
图8(c)表示使用BHF等刻蚀液20对BPSG、PSG或氧化膜等绝缘层11进行牺牲层刻蚀。
在图8(d)中，以保持液态的对二氯苯(paradichlorobenzene)或萘(naphthalene)等升华物质50取代洗净液，在检测构件13与硅基板10的间隙使升华物质50固化
在图8(e)和图8(f)中，使升华物质50升华，从而制成检测构件13。
但是，在上述已有的例子中存在着下面所述的问题。
在图6的第1个现有的例中，如图6(d)～(e)所示，多晶硅构件30与硅基板10的间隙中在洗净时洗净液产生表面张力21，因此发生了刚性低的检测构件13吸附在硅基板10上的粘结现象(下称粘附(sticking)现象)。
图7的第2个现有的例子中，在对第1牺牲层进行刻蚀之后，留下高低差有数微米的凹凸，在这种状态下，使感光性聚合物40形成图形时很难提高图形精度，而且很难在晶片内将感光性聚合物40均匀地注入到牺牲层刻蚀的下表面。
另外的问题是，注入牺牲层刻蚀下表面的感光性聚合物40很难利用采取灰抛光等方法的烘干工序完全除去，不仅会导致制造时成品率下降，而且可能无法可靠地形成检测构件13的可动范围，传感器的可靠性降低。
又，将牺牲层刻蚀分为2个工序，还增加使感光性聚合物40形成图形的工序，这提高了工艺成本。
在第3个现有的例子中的问题是，升华物质50没有完全去除，好不容易清洗干净的传感器表面常有残留异物，使传感器的可靠性降低。
因此，本发明的目的是提供不使用特殊的工艺而又能够防止粘附现象、提高成品率的廉价而且高可靠性的半导体结构及其制造方法。
发明内容
本发明是一种在基板上部具有可变梁结构的可动部的器件，所述可动部的下表面设置向所述基板的表面成凸状延伸、并且使与所述基板相对的前端部面积最小的凸部，使所述可动部的凸出前端部与所述基板表面之间相间隔以充分保证该可动部的可移动范围。
在这里，可以在该可动部的变形最大的区域或变形比较大的多个区域形成所述可动部下表面设置的凸部。
可以采用作为第1层的硅基板、在该硅基板上叠层的作为第2层的绝缘层、以及在该绝缘层上叠层的作为第3层的硅层构成的三层结构，构成的可动部作为传感器构件具备在所述第3层上配线的元器件；在所述第3层中形成的、具有贯穿所述第3层的多条槽的重量部；以及支持所述重量部的梁，所述可动部还包括通过所述第3层中的所述重量部的所述多条槽对所述第2层进行蚀刻而在所述重量部下表面形成的具有凸出形状的前端部的凸部。
本发明是一种在基板上部作成可变梁结构的可动部的半导体结构制造方法，使用隔着绝缘层在所述基板上形成活性层的构件，具备在所述活性层上对功能元件进行配线的工序、在所述活性层形成多条贯穿到下方所述绝缘层表面的刻蚀槽的工序、将刻蚀液注入所述多条刻蚀槽对所述绝缘层进行刻蚀以使所述活性层脱离所述基板表面而形成所述可动部的工序、以及形成凸部的工序，所述形成凸部的工序是通过对刻蚀所述绝缘层时的刻蚀时间进行调整，以此在构成所述可动部的活性层的下表面形成向所述基板的表面成凸状延伸、并且使与所述基板相对的前端部面积最小的凸部，这样使所述可动部的凸出前端部与所述基板表面之间相隔足够距离以充分保证该可动部的可动范围。
在这里，可以在该可动部的变形最大的区域或变形比较大的多个区域形成所述活性层下表面设置的凸部。
本发明还提供一种半导体结构的制造方法，所述构件采用作为第1层的硅基板、在该硅基板上叠层的作为第2层的绝缘层、以及在该绝缘层上叠层的作为第3层的硅层构成的三层结构，所述方法具备在所述硅层上对元器件进行配线的工序；在所述硅层形成贯穿到下方所述绝缘层表面的多条槽的形成工序；通过所述多条槽刻蚀所述绝缘层以形成可动部的工序，所述可动部包括支持所述重量部的梁；以及形成凸部的工序，所述形成凸部的工序是通过对刻蚀所述绝缘层时的刻蚀时间进行调整，以此在构成所述重量部的硅层下表面形成向着所述基板的表面成凸状延伸、并且使与所述硅基板相对的前端部面积最小的凸部。
附图说明
图1表示本发明第1实施形态的半导体结构制造方法工序图。
图2是表示采用本发明的加速度传感器的结构平面图。
图3(a)是加速度传感器的传感器构件的放大正面图。
图3(b)是该传感器构件的侧面图。
图4是表示传感器检测电路的电路图。
图5表示本发明第2实施形态的半导体结构制造方法工序图。
图6表示作为第1已有例的半导体结构制造方法工序图。
图7是表示作为第2已有例的半导体结构制造方法的工序图。
图8是表示作为第3已有例的半导体结构制造方法的工序图。
具体实施方式
下面参照附图对本发明的实施形态详细加以说明。
首先对本发明的概要加以说明。
下面对在本发明中利用三层结构SOI(Silicon on Insulater)晶片的半导体器件及半导体结构制造方法的一个例子加以说明，所述三层结构的SOI晶片是由将第3层热氧化形成的SiO2构成的第2层绝缘体及第3层硅构成的双层晶片与下部的第1层的硅基板接合构成的。
在将这种SOI晶片的第3层作为传感器构件加工制作半导体力学量传感器(压力、加速度、角速度等)的构件中，形成传感器外形的槽部与以去除处于传感器下表面的第2绝缘层为目的形成的多个通孔之间的刻蚀间隔，以及多个通孔之间的刻蚀间隔并非一定，而是调整刻蚀时间使特定的部分较长。
借助于这样的刻蚀调整形成下面所述的结构，即使该传感器下表面的做得较长的特定部分的第2层形成向下部第1层突出的结构，并且该突出部的前端与下方第1层之间的距离能够充分保证传感器可以移动的范围。下面举出SOI晶片的三层结构作为例子，但是本发明不限于此。
下面举出具体的例子加以说明。
例1
下面根据图1～图4对本发明第1实施形态加以说明。
(传感器结构)
首先根据图2～图4对构成加速度传感器的情况下的传感器结构加以说明。
图2是所制成的加速度传感器的平面图。图3(a)、(b)表示设置于图2的中央部的传感器部分的放大图。
构成加速度传感器的芯片90以硅基板100、在该硅基板100上形成的在电气上隔离以及作为牺牲层的SiO2层102、以及形成于该SiO2层102上的硅层101作为基本构成。
在硅层101上形成传感器103、数字调整电路104、模拟放大电路105、输入输出端子106、数字调整用端子107。
配置于芯片90的中心部的传感器103的下表面去除了SiO2层102，形成梁结构，使传感器103的构件能够自由振动。
又如图3(a)所示，传感器103包含各形成一个应变片113a、113b、113c、113d的4条梁111a、111b、111c、111d与形成牺牲层刻蚀用的通孔108的重量部110a、110b。重量部110a与110b之间由两条梁111b、111d连接。传感器103由设置于两端的梁115a、115b、115c、115d支持于周边部。
图4表示在梁111a～111d上配线的半导体应变片113a～113d的电路结构。
4个半导体应变片113a、113b、113c、113d构成的惠斯登(Wheastone)电桥电路的输出电压用模拟放大电路105的放大器放大，由数字调整电路104调整灵敏度和温度特性等传感器特性。
而对于这样构成的加速度传感器，如果加速度在图3(b)的箭头方向Z起作用，则对4个半导体应变片113a～113d中的2个半导体应变片113b、113d产生压缩应力，电阻值下降，而对2个半导体应变片113a、113c产生拉伸应力，电阻值上升。利用这样的电阻值变化，可以从惠斯登电桥电路得到与加速度相应的传感器输出。
下面对本发明加速度传感器的制造方法加以说明。
对本发明的半导体结构制造方法的大概情况加以说明。
本制造方法可以分为下面所述各工序：
(1)在作为第1层的基板上隔看作为第2层的绝缘层形成在其上对功能元件进行配线的第3层即硅活性层，这样的SOI结构中，在第3层上进行形成扩散配线、Al配线、Al衬垫(pad)、钝化膜等一般IC器件的工序；
(2)去除制作传感器构件用的第3层表面的钝化膜，形成刻蚀槽的工序；
(3)在刻蚀第3层的Si及第2层的绝缘膜时形成保护Al配线、Al衬垫、钝化膜的抗蚀剂图形的工序；
(4)对第3层的Si进行加工，制作传感器构件原型的工序；
(5)使用BHF等刻蚀液去除作为第2层的绝缘层制作传感器构件时，比其他刻蚀间隔长的部分的第3层与第1层分离，并且留下第2层的一部分形成凸状的工序；
(6)去除保护用的抗蚀剂的工序。
下面根据图1对具体制造方法进行说明。
在图1(a)中，利用作为第1层的硅基板100、作为第2层的SiO2102以及作为第3层的硅层101(薄硅层)构成SOI晶片。
在该SOI晶片中，半导体应变片113a～113d、数字调整电路104、模拟放大电路105、输入输出端106、以及其他配线等电路结构需要的器件形成于Si层101。
在图1(b)中，利用抗蚀剂形成图形，利用以HF+HNO3混合液进行的湿法刻蚀或以SF6+O2混合气体进行的干法刻蚀形成作为传感器构件103的原型的传感器部103a。利用这样的刻蚀在传感器部103a沿垂直方向上设置数条刻蚀槽130。该刻蚀槽130具有达到SiO2102表面的深度。
图1(c)中，通过设置于传感器部103a的刻蚀槽130利用HF等刻蚀液体200对与传感器下表面相对的SiO2102部分进行牺牲层刻蚀将其去除。
通过去除该SiO2102，与硅基板100表面分离，制成可变传感器构件103。
在进行该牺牲层刻蚀之际，利用控制刻蚀时间的方法使留下的SiO2不妨碍传感器构件103的移动范围，以此在传感器构件103的下表面形成向着硅基板100成凸出形状的凸部120。
该凸部120由SiO2102构成，其前端部的面积大大小于已有的传感器下表面的面积。这样形成使凸部120的前端部与Si基板100的表面相对的形状。
在图1(d)中，用纯水或IPA(异丙醇)等置换刻蚀液对传感器构件103进行清洗
在进行清洗处理时，在IPA等液体中产生表面张力300(沿箭头方向的吸引力F)，但是由于凸部120的SiO2与硅基板100相对的面积狭小，在这里产生的表面张力300也小。这样，就能够利用传感器构件103本身的刚性使构件悬浮着干燥。
在图1(e)，使传感器构件干燥的该干燥处理中，由于(自重+传感器构件103的弹力)＞(表面张力300)的关系成立，因此不会发生所谓粘着(sticking)现象，能够使传感器构件103干燥。在这种情况下，被除去牺牲层后留下的空间或传感器构件103的表面不残留异物，能够防止粘着现象。
如上所述，把SiO2层102的一部分作为凸部120留下，使液体的表面张力300产生的将传感器下表面向Si基板100的方向吸引的吸引力下降，这样可以减少传感器下表面与硅基板100的接触面积，可以防止发生粘着现象。
(第2例)
下面根据图5对本发明的实施形态加以说明。与上述第1例相同的部分其说明省略，使用相同的符号。
在本例中，对传感器构件103的传感器下表面的SiO2102进行刻蚀形成凸部120之际，应该考虑传感器的检测对象对传感器构件103的作用程度。
也就是说，传感器构件103本身，变形最大的部分或变形相对较大的多个部分的刻蚀间隔设定得比其他部分的刻蚀间隔长。
下面举出具体的例子加以说明。
(制造方法)
本例中使用的传感器设与第1例的加速度传感器相同。下面根据图5对加速度传感器的制造方法加以说明。
在图5(a)中，利用作为第1层的硅基板100、作为第2层的SiO2102以及作为第3层的硅层101(薄硅层)构成SOI晶片。
在该SOI晶片中，半导体应变片113a～113d、数字调整电路104、模拟放大电路105、输入输出端106、以及其他配线等电路结构需要的器件形成于Si层101。
在图5(b)中，利用抗蚀剂形成图形，利用以HF+HNO3混合液进行的湿法刻蚀或以SF6+O2混合气体进行的干法刻蚀形成作为传感器构件103的原型的传感器部103a。
利用这样的刻蚀在传感器部103a沿垂直方向上设置数条刻蚀槽130。该刻蚀槽130具有达到SiO2102表面的深度。
而在传感器构件103的形状中，对灵敏度下降没有影响的部分中，在加速度产生时比其他部分变形较大的部分，形成的图形使刻蚀槽130(通孔、槽)与刻蚀槽130(通孔、槽)之间比其他部分长1～2微米。
亦即使作为传感器构件103的传感器中央部的槽间隔X1大于周边部的槽间隔X2。
图5(c)中，通过设置于传感器部103a的刻蚀槽130，利用HF等刻蚀液体200对与传感器下表面相对的SiO2102部分进行牺牲层刻蚀将其去除。通过去除该SiO2102，与硅基板100表面分离，制成可变传感器构件103。
在进行该牺牲层刻蚀之际，利用控制刻蚀时间的方法使留下的SiO2不妨碍传感器构件103的移动范围，以此在传感器构件103的下表面形成向着硅基板100成凸出形状的凸部120。该凸部120由SiO2102构成，其前端部的面积大大小于已有的传感器下表面的面积。这样形成使凸部120的前端部与Si基板100的表面相对的形状。
而在进行牺牲层刻蚀时，不管在什么位置，刻蚀时间是一定的，因为位于槽间隔X2区域的传感器下表面的SiO2102的厚度比槽间隔X1区域的薄，因此更快受到刻蚀，其结果是，只在传感器中央部分形成凸部120。在这种情况下，将刻蚀时间设定为槽间隔X2区域的SiO2102完全消失的时间，可以只在传感器中央部留下凸部120。
在图5(d)中，用纯水或IPA等置换刻蚀液对传感器构件103进行清洗。
在进行清洗处理时，在IPA等液体中产生表面张力300，但是由于凸部120的SiO2与硅基板100相对的面积狭小，因此在这里产生的表面张力300小。这样，就能够利用传感器构件103本身的刚性使构件悬浮干燥。
在图5(e)，对传感器构件进行烘干处理，在该烘干处理中，由于(自重+传感器构件的弹力)＞(表面张力300)的关系成立，不会发生所谓粘着(sticking)现象，能够使传感器构件103干燥。
如上所述，采用本发明，在制作具有与基板分离并自由可动的检测构件的半导体器件时，由于在检测构件下表面设置前端部面积狭小的凸部，可以使检测构件下表面与基板表面的接触面积减少，借助于此，能够好容易制成一种半导体结构，它能够减少由液体表面张力产生的从检测构件下表面向基板表面方向的吸引力，能够防止粘着现象。
又，采用本发明，能够有效防止作为牺牲层刻蚀时的最大问题粘着现象，因此能够生产成品率高而成本低、而且可靠性好的半导体力学量传感器。
还有，采用本发明，则传感器构件本身的变形最大的部分或变形比较大的多个部分的刻蚀间隔设定得比其他部分的刻蚀间隔大，因此只对最容易发生粘着现象的部位能够有效地防止发生粘着现象，能够提高工作效率。

Claims (6)

1.一种半导体结构，在基板上部具有可变梁结构的可动部，其特征在于，
所述可动部的下表面设置向所述基板的表面成凸状延伸、并且使与所述基板相对的前端部面积最小的凸部，
使所述可动部的凸出前端部与所述基板表面之间相间隔以充分保证该可动部的可动范围。
2.根据权利要求1所述的半导体结构，其特征在于，在该可动部的变形最大的区域或变形比较大的多个区域形成所述可动部下表面设置的凸部。
3.一种半导体结构，采用作为第1层的硅基板、在该硅基板上叠层的作为第2层的绝缘层、以及在该绝缘层上叠层的作为第3层的硅层构成的三层结构，
所述半导体结构具有作为传感器构件的可动部，所述可动部包括：
在所述第3层上配线的元器件；
在所述第3层中形成的、具有贯穿所述第3层的多条槽的重量部；以及
支持所述重量部的梁，
其特征在于，所述可动部还包括：
通过所述第3层中的所述重量部的所述多条槽对所述第2层进行蚀刻而在所述重量部下表面形成的具有凸出形状的前端部的凸部。
4.一种半导体结构的制造方法，在基板上部作成可变梁结构的可动部，其特征在于，
使用隔着绝缘层在所述基板上形成活性层的构件，
具备
在所述活性层上对功能元件配线的工序、
在所述活性层形成多条贯穿到下方所述绝缘层表面的刻蚀槽的工序、
将刻蚀液注入所述多条刻蚀槽对所述绝缘层进行刻蚀以使所述活性层脱离所述基板表面而形成所述可动部的工序、以及
形成凸部的工序，
所述形成凸部的工序是通过对刻蚀所述绝缘层时的刻蚀时间进行调整，以此在构成所述可动部的活性层的下表面形成向所述基板的表面成凸状延伸、并且使与所述基板相对的前端部面积最小的凸部，
使所述可动部的凸出前端部与所述基板表面之间相间隔以充分保证该可动部的可动范围。
5.根据权利要求4所述的半导体结构的制造方法，其特征在于，在该可动部的变形最大的区域或变形比较大的多个区域形成所述活性层下表面设置的凸部。
6.一种半导体结构的制造方法，其特征在于，采用作为第1层的硅基板、在该硅基板上叠层的作为第2层的绝缘层、以及在该绝缘层上叠层的作为第3层的硅层构成的三层结构，
所述方法具备：
在所述硅层上对元器件进行配线的工序；
在所述硅层形成贯穿到下方所述绝缘层表面的多条槽的工序；
通过所述多条槽刻蚀所述绝缘层以形成可动部的工序，所述可动部包括支持所述重量部的梁；以及
形成凸部的工序，
所述形成凸部的工序是通过对刻蚀所述绝缘层时的刻蚀时间进行调整，以此在构成所述重量部的硅层下表面形成向着所述基板的表面成凸状延伸、并且使与所述硅基板相对的前端部面积最小的凸部。
CN00130572.7A 1999-09-30 2000-09-29 半导体结构及其制造方法 Expired - Fee Related CN1197170C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28078399A JP2001102597A (ja) 1999-09-30 1999-09-30 半導体構造およびその製造方法
JP280783/1999 1999-09-30

Publications (2)

Publication Number Publication Date
CN1290968A CN1290968A (zh) 2001-04-11
CN1197170C true CN1197170C (zh) 2005-04-13

Family

ID=17629905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00130572.7A Expired - Fee Related CN1197170C (zh) 1999-09-30 2000-09-29 半导体结构及其制造方法

Country Status (5)

Country Link
US (1) US6346735B1 (zh)
JP (1) JP2001102597A (zh)
CN (1) CN1197170C (zh)
DE (1) DE10045340A1 (zh)
GB (1) GB2356936A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055421A1 (de) * 2000-11-09 2002-05-29 Bosch Gmbh Robert Verfahren zur Erzeugung einer mikromechanischen Struktur und mikromechanische Struktur
US6828171B2 (en) * 2002-01-16 2004-12-07 Xerox Corporation Systems and methods for thermal isolation of a silicon structure
JP4455831B2 (ja) * 2003-03-28 2010-04-21 株式会社デンソー 加速度センサの製造方法
JP4581485B2 (ja) * 2003-08-01 2010-11-17 ヤマハ株式会社 加速度センサおよびその製造方法
FR2881273B1 (fr) * 2005-01-21 2007-05-04 St Microelectronics Sa Procede de formation d'un substrat semi-conducteur de circuit integre
JP2007216368A (ja) * 2006-02-20 2007-08-30 Sony Corp 電気機械素子、電子回路装置、およびこれらの製造方法
WO2008001252A2 (en) * 2006-06-29 2008-01-03 Nxp B.V. Method for manufacturing mems devices with moveable structure
JP4997502B2 (ja) * 2006-09-20 2012-08-08 国立大学法人東北大学 半導体素子の製造方法
US7712370B2 (en) * 2006-12-22 2010-05-11 Asm Japan K.K. Method of detecting occurrence of sticking of substrate
US20080164546A1 (en) * 2007-01-10 2008-07-10 Infineon Technologies Sensonor As Design of MEMS Packaging
DE102007046498B4 (de) * 2007-09-18 2011-08-25 Austriamicrosystems Ag Verfahren zur Herstellung eines mikroelektromechanischen Bauelementes
CN101462691B (zh) * 2007-12-19 2011-08-24 清华大学 刻蚀牺牲层形成间隙的方法
FR2925888A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique Dispositif a structure pre-liberee
JP5950858B2 (ja) * 2013-03-28 2016-07-13 三菱電機株式会社 マイクロデバイスの製造方法
TWI605440B (zh) * 2015-11-27 2017-11-11 Po Yuan Huang Replaceable light-emitting wafer system
CN108178121B (zh) * 2018-02-07 2024-05-03 北京先通康桥医药科技有限公司 触诊探头及其制造方法
CN115662847B (zh) * 2022-11-16 2023-03-14 山东科技大学 基于x波段的串联接触式射频mems开关及其制作方法
CN116931376B (zh) * 2023-09-15 2023-12-08 江苏中科智芯集成科技有限公司 晶圆扇出型封装方法和结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180927A (ja) 1982-04-16 1983-10-22 Toshiba Corp 半導体感圧素子の保護装置
CH670914A5 (zh) 1986-09-10 1989-07-14 Landis & Gyr Ag
US5314572A (en) 1990-08-17 1994-05-24 Analog Devices, Inc. Method for fabricating microstructures
JP3120260B2 (ja) 1992-12-26 2000-12-25 日本碍子株式会社 圧電／電歪膜型素子
JP3612723B2 (ja) 1994-01-18 2005-01-19 株式会社デンソー 半導体力学量センサの製造方法
JP3395325B2 (ja) 1994-03-07 2003-04-14 株式会社デンソー 半導体加速度センサの製造方法
DE4423396C2 (de) * 1994-07-04 2001-10-25 Fraunhofer Ges Forschung Verfahren zum Herstellen einer mikromechanischen Oberflächenstruktur
WO1996023230A1 (de) * 1995-01-24 1996-08-01 Siemens Aktiengesellschaft Mikromechanisches bauelement

Also Published As

Publication number Publication date
CN1290968A (zh) 2001-04-11
DE10045340A1 (de) 2001-04-05
JP2001102597A (ja) 2001-04-13
GB0023248D0 (en) 2000-11-01
GB2356936A (en) 2001-06-06
US6346735B1 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
CN1197170C (zh) 半导体结构及其制造方法
US5313836A (en) Semiconductor sensor for accelerometer
CN1304272C (zh) 在微机电结构应用中形成间隙的牺牲层技术
CN1022136C (zh) 容性加速度计及其制造方法
CN1815646A (zh) 可变电容器及制造可变电容器的方法
CN1613154A (zh) 具有触头和支座凸块的mems器件及其相关方法
CN1795699A (zh) 声音检测机构
CN1514215A (zh) 不接触式温度测量传感器
US10721576B2 (en) MEMS microphone and method for manufacturing the same
KR19980080738A (ko) 반도체 제조에 사용되는 석영유리성분
CN100347847C (zh) 加速度传感器
CN102185517A (zh) 静电致动器
US8957564B1 (en) Microelectromechanical system megasonic transducer
CN1598596A (zh) 加速度传感器
US8067812B2 (en) Acceleration sensor and method of producing the same
CN112492486B (zh) 麦克风芯片、mems麦克风及电子装置
CN1525527A (zh) 硅基微机械微波/射频开关芯片的制备方法
KR0170371B1 (ko) 반도체 구조물내의 메사제조방법
US20090115006A1 (en) SOI substrate and semiconductor acceleration sensor using the same
CN110171802B (zh) 一种mems的深硅刻蚀方法
EP1955369A2 (en) Device and method for holding a substrate
RU2006101285A (ru) Зонд для сканирующего зондового микроскопа и способ его изготовления
US20240140781A1 (en) Micro-electro-mechanical system device
CN1264020C (zh) 微重力加速度级电容式加速度传感器
CN1743261A (zh) 在（111）晶面的硅片上纳米梁的结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050413

Termination date: 20091029