CN1192008A - 信号处理器 - Google Patents

Abstract

一种1位信号处理器,其每级包括耦合到输入端4的第一个1位乘法器A_n、耦合到输出5的第二个1位乘法器C_n、将系数乘法器的输出求和的加法器6_n和将加法器6_n的输出积分的积分器7_n。末级包括系数乘法器A_n+1和加法器6_n+1。加法器6_n+1将系数乘法器A_n+1的输出与前面中间级的积分器的输出求和。选系数A_n和C_n以提供输入信号的整体衰减和噪声量化,还提供低通滤波器对输入信号提供增益补偿。以此方式可使输入信号带外的量化噪声减小。

Description

信号处理器

本发明涉及包括具有滤波部分的第n级戴尔塔-希格马调制器(Delta-Sigma Modulator)的1位信号处理器，其中n至少为3。本发明的优选实施例涉及音频信号处理，但本发明却并不局限于音频信号处理器。

下面参照附图1、2和3来描述本发明的背景，其中，图1为已知的戴尔塔-希格马调制器的方框图，图2为作为第3(n＝3)级滤波器部分而构成的戴尔塔-希格马调制器的方框图，而图3为噪声整形特性。

已经知道可以通过以至少为耐奎斯特率采样模拟信号和由m位数对采样的幅度编码来将模拟信号转换成数字形式。因此，如果m＝8，采样就量化为8位的精度。一般来说m可以为等于或大于1的任意位数。

为了量化成仅有1位，据知提供了“希格马-戴尔塔模/数转换器”或“戴尔塔-希格马模/数转换器”的模-数转换器(ADC)。此处采用了名词“戴尔塔-希格马”。这种ADC已在由德克萨斯仪器公司的Craig Marven和Gillian Ewers以ISBN 0-904.047-00-8公开的“数字信号处理的简单方法”中描述了。

见图1的这种ADC，模拟输入信号与1位输出信号的积分2(希格马)间的差1(戴尔塔)馈给1位量化器3。输出信号包括逻辑值0和1的位，并分别代表为-1和+1的实际值。积分器3将1位的输出累加，这样其中所存储的值则跟随于模拟信号的值。量化器3随着每个位的产生将累加值增加(+1)1位或减少(-1)1位。ADC需要很高的采样来产生输出位流，其累加值跟随于模拟信号。

下面的描述及权利要求中的“1位”信号意味着信号被量化成诸如由戴尔塔-希格马ADC产生的1位数的精度。

构成n级滤波部分直接处理1位信号的戴尔塔-希格马调制器(DSM)是由N.M.Casey和James A.S.Angus在1993年10月7-10日于纽约的第95届AES会议上的为名“音频信号的1位数字处理”的论文中提出的。图2示出这种DSM滤波部分的第3级(n＝3)的电路图。

见图2，DSM具有一个1位音频信号的输入端4以及产生处理后的1位信号的输出端5。1位信号的位由已知的未示出的钟控装置经DSM所钟控。输出1位信号是由诸如具有零阈值电平的比较器的1位量化器所产生的。DSM具有3级，每级包括连接到输入端4的第一1位乘法器a₁、a₂、a₃，连接到输出端5的第二1位乘法器C₁、C₂、C₃，加法器6₁，6₂，6₃和积分器7₁，7₂，7₃。

1位乘法器将所接收的1位信号乘以P位系数A₁、A₂、A₃、C₁、C₂、C₃，产生P位乘积，这些乘积由加法器61、62、63相加且和加到积分器7上。在加法器62、63的中间级中也将处理级积分器的输出相加。未级包括连接到输入端的另一个1位乘法器A4，它使输入信号被P位系数A4相乘，加法器64将乘积加到处理级的积分器73的输出上。其和加到量化器2上。

在DSM中，两个的互补算术装置可用来代表正和负的P位数。量化器Q的输入可为正的，在输出量化为+1(逻辑1)，或负的，在输出量化为-1(逻辑0)。

在Casey和Angus的文章中“1位处理器将产生一个1位的输出，该输出包含在不可接受程度的噪声中所隐藏的音频信号中，并且急需使量化的噪声被适当地整形”，隐藏音频信号的噪声是由量化器Q产生的量化噪声。

量化器Q可以是加法器，其第一输入端接收音频信号而第二输入端接收基本上与音频信号无关的随机位流(量化噪声)。在这种电路方案下，在输入端4接收的音频信号由乘法器a₁、a₂、a₃、a₄正向馈给输出端5并由乘法器C₁、C₂、C₃从输出端5反馈回来。因此，在正馈路径中的系数A₁至A₄限定了音频信号Z变换传输函数的零，而在反馈路径中的系数C₁-C₃限定了音频信号的传输函数的极。

然而噪声信号是由乘法器C₁-C₃从量化器上反馈来的，这样，系数C₁-C₃限定噪声信号的传输函数的极。噪声信号的传输函数与输入信号的情况不同。

系数A₁-A₄和C₁-C₃在其它所要的特性中首选来提供电路的稳定性。

系数C₁-C₃用作噪声整形方面，从而如图3实线31所示使音带中的量化噪声减至最少。

系数A₁-A₄和C₁-C₃也用于所需的音频信号处理特性。

系数A₁-A₄和C₁-C₃的选择可由下列因素促成：

a)找出所需滤波特性的Z变换H(Z)，例如噪声整形函数；和

b)将H(Z)变换成系数。

以上可以由R.W.Adams等人在Joumal of Audio EngineeringSociety，1991年7/8月的39卷第7/8中的文章“Theory and PracticalImplementation of a Fifth Order Sigma-Delta A/D Converter”中描述的方法来实现。还可以由在上面已有技术部分的描述中所描述的Angus和Casey的文章中的方法来实现。说明分析第五级DSM和用于计算所需滤波特性的系数。

图10示出第五级、DSM，它具有系数a-f和A-E，加法器6和积分器7。积分器7的每一个都提供一个单位的延迟。积分器的输出从左到右由S-W来代表。对DSM的输入是一个信号X(n)，其中n代表采样的钟控序列中的一个采样。对量化器Q的输入是由Y(n)代表的，它也是DSM的输出信号。分析是基于一种工作模式，即假定量化器Q是一个简单的加法器，它将随机噪声加到处理后的信号上。因此在此分析中将忽略量化器。

信号Y(n)＝fx(n)+w(n)，即采样(n)的输出信号Y(n)为输入信号X(n)乘以系数f再加处理积分器7的输出W(n)。

将同一原则用于积分器7的每个输出信号上而产生方程组1。

                y[n]＝fx[n]+W[n]

            w[n]＝w[n-1]+ex[n-1]+Ey[n-1]+v[n-1]

        v[n]＝v[n-1]+dx[n-1]+Dy[n-1]+u[n-1]

        u[n]＝u[n-1]+cx[n-1]+Cy[n-1]+t[n-1]

        t[n]＝t[n-1]+bx[n-1]+By[n-1]+s[n-1]

        s[n]＝s[n-1]+ax[n-1]+Ay[n-1]

这些方程经过Z变换后得方程组2。

                y(z)＝fx(z)+W(z)

             W(z)(1-z^-1)＝z^-1(eX(z)+EY(z)+V(z))

             V(z)(1-z^-1)＝z^-1(dX(z)+DY(z)+U(z))

             U(z)(1-z^-1)＝z^-1(cX(z)+CY(z)+T(z))

             T(z)(1-z^-1)＝z^-1(bX(z)+BY(z)+S(z))

             S(z)(1-z^-1)＝z^-1(aX(z)+AY(z))

Z变换方程可解成Y(z)为X(z)的单一函数(方程3)。 $Y\left(z\right)=\mathrm{fX}\left(z\right)+\frac{z^{-1}}{(1-z^{-1})}\left(\mathrm{eX}\right(z)+\mathrm{EY}(z)+$ $\frac{z^{-1}}{1-z^{-1}}(\mathrm{dX}\left(z\right)+\mathrm{DY}(z)+$ $\frac{z^{-1}}{1-z^{-1}}(\mathrm{cX}\left(z\right)+\mathrm{CY}(z)+$ $\frac{z^{-1}}{1-z^{-1}}(\mathrm{bX}\left(z\right)+\mathrm{BY}(z)+$ $\frac{z^{-1}}{1-z^{-1}}(\mathrm{aX}\left(z\right)+\mathrm{AY}\left(z\right))\left)\right)\left)\right)$

这可被重新表达成方程4，DSM的所需传输数可被表达成串连形式： $\frac{Y\left(z\right)}{X\left(z\right)}$

则方程4为： $\frac{Y\left(z\right)}{X\left(z\right)}=\frac{{\mathrm{\α}}_0+{\mathrm{\α}}_1{z}^{-1}+{\mathrm{\α}}_2{z}^{-2}+{\mathrm{\α}}_3{z}^{-3}+{\mathrm{\α}}_4{z}^{-4}+{\mathrm{\α}}_5{z}^{-5}}{{\mathrm{\β}}_0+{\mathrm{\β}}_1{z}^{-1}+{\mathrm{\β}}_2{z}^{-2}+{\mathrm{\β}}_3{z}^{-3}+{\mathrm{\β}}_4{z}^{-4}+{\mathrm{\β}}_5{z}^{-5}}$ $=\frac{f{(1-z^{-1})}^5+z^{-1}e{(1-z^{-1})}^4+z^{-2}d{(1-z^{-1})}^3+z^{-3}c{(1-z^{-1})}^2+z^{-4}b(1-z^{-1})+z^{-5}a}{{(1-z^{-1})}^5-z^{-1}E{(1-z^{-1})}^4+z^{-2}D{\left({1-}^{-1}x\right)}^3-z^{-3}C{(1-z^{-1})}^2-z^{-4}B(1-z^{-1})-Z^{-5}A}$

解方程4可以从系数α₀-α₅中得出系数f-a，从系数β₀-β₅中得出系数E-A，系数α_n和β_n以已知方式选择以提供所需的传输函数。

f仅是分子中的Z⁰项，因此f＝α₀。

随后从左边的分子中减去α₀(1-z^-1)⁵项，得到算出的α⁰+α₁z^-1…+…α₅Z^-5-α₀(1-z^-1)⁵。

与此类似从右边分子中减去f(1-z^-1)⁵。随后e是唯一的z^-1项，并与在左边分子中计算出来的对应α₁相等。

这个处理过程对分子中的所有项重复进行。

这个处理过程对分母中的所有项重复进行。

本发明建议信号处理器可包括串联或并联耦合的去处理1位信号的多个DSM。这种方案从前面的文章中是无法知道的。

需要在DSM之间提供信号滤波，并在DSM之间维持1位信号流。这种滤波可能需要防止在连续的DSM中不需要的内建的量化噪声。但是，适合的滤波器至少将在多位数中产生的位流相加并且/或者将该位流乘以1个或多个P位系数。该滤波器下游的DSM的所有系数乘法器将接收P位信号并需要变成并不经济的P位乘法器。

根据本发明的一个方面，提供一种1位信号的信号处理器，包括一个第n级戴尔塔-希格马调制器(DSM)，其中n至少为3，该DSM具有：用于接收1位信号的输入端；用于将P位信号量化成1位形式的为处理器的输出信号的量化后的信号的量化器；多个信号组合器，包括：第一组合器，用于形成输入信号与一个系数的积与输出信号与一个系数积的加组合积分；至少两个中间组合器，每个组合器都用来形成输入信号与一个系数的积、输出信号与一个系数的积、以及前级积分的加组合积分；末级组合器，用于形成输入信号与一个系数的积以及前级积分的加组合，以形成被量化器再量化的所述P位信号，从而形成1位输出信号，其中选出所述系数以对输入信号提供整体衰减并还提供低通滤波器以对输入信号提供补偿增益。

通过对输入信号提供整体衰减和补偿增益，至少输入信号频带外的一些噪声(带外噪声)被减少。相信输入信号带内噪声或带外噪声的增加至少会降低DSM的稳定性。

带内或靠近该带频率的一些噪声将被增益补偿，因为低通滤波器特性会有滚降特性。但是整体噪声仍被减小。

通过在DSM中提供整体衰减和增益补偿，可以接收到1位信号，以1位形式处理和馈给后续DSM可以避免在后续DSM的信号组合器中需要P位系数乘法器。

为了更好地理解本发明下面参照图4-9的实例加以描述。

图4为根据本发明的戴尔塔-希格马调制器的示意性方框图；

图5包括频率-幅度图a、b和c，示出图4的戴尔塔-希格马调制器对输入信号的作用；

图6为图4的DSM积分器的方框图；

图7是图4的DSM的改进的方框图；

图8是图4、5和6中串联的DSM的示意性方框图；以及

图9为频响图。

图4的戴尔塔-希格马调制器(DSM)为具有5个积分器部分和一个末级部分的第五级DSM。DSM具有用于接收1位信号的输入端4和产生处理后的1位信号的输出端5。该位是由已知钟控电路(未示出)经DSM钟控的。

输出信号是由量化器Q在末级产生的。量化器Q接收P位信号，它可以是由正数和负数所代表的两个互补形式的。量化器可以是具有零阈值的比较器。量化器将正信号量化为+1(逻辑1)并将负信号量化成-1(逻辑0)。

第一积分器部分包括连接到输入端4的第一个1位乘法器a₁、连接到输出端5的第二个1位系数乘法器c₁、将1位乘法器a₁和c₁的输出求和的加法器61以及将加法器61的输出积分的积分器71。1位系数乘法器使1位信号被P位系数A₁和C₁乘。

四个中间积分器级相似地每个都包括连接到输入端4的第一个1位系数乘法器a₂、a₃、a₄、a₅、连接到输出端5的第二个1位系数乘法器c₂、c₃、c₄、c₅、加法器62、63、64、65和积分器72、73、74、75。加法器62、63、64、65除接收系数乘法器的输出外还接收前级积分器的输出。

图6示出积分器71、72、73、74、75的实例。积分器包括与延迟元件61串联的加法器60。延迟元件的输出反馈给加法器以累加加法器的输出，该加法器将系数乘法器的输出求和。图6的加法器610可由加法器61-65来实现，它将级中的系数乘法器中的各输出求和。因此不用对系数乘法器和积分器单独设立加法器。

对于图4所示的其中系数a₁-a₅和c₁-c₅为固定的并且在积分器中提供单独的加法器的情况，系数乘法a和c以及用于将系数乘法器的输出求和的加法器6可由查寻表所代替。对于被系数a₁和系数c₁所乘后的1位信号来说，输出则为+a₁、-a₁、+c₁、-c₁。查寻表便于存储+a₁和-a₁与+c₁和-c₁的所有可能的组合，该存储器可由1位信号来寻址。

如上面所讨论的，系数a₁-a₆和c₁-c₅可由上面所提到的文章中描述的方法来选出。

选出系数当然是用来贡献于电路的稳定性的。见图5a，还选择系数以提供如图5a的实线51所示的噪声整形，从而使在输入信号52范围内的噪声(带内噪声)减小。

根据如图4和5c所示的本发明的实施例，进一步选择系数，以提供如图5b所示的输入信号和噪声的诸如6dB的整体衰减，并且还如图5c的虚线53所示提供附加的低通滤波特性，在保持对带外噪声衰减的同时，补偿输入信号的6dB衰减。

如图5c所示，低通滤波器特性53具有滚降特性。图5A-5C是基于一种设计原则的，即第二级低通滤波器是与第三级DSM组合的。在最终的第五级DSM中，结果系数是通过DSM分配的。

DSM的稳定性是由带内或带外的额外的噪声来折衷处理的。噪声的减少使诸如如图8所示串连的3个DSM 70、71、72的多个DSM级联起来。

见图7和共同申请的英国专利申请9624761.5，DSM可以构成为带两输入4_a和4_b的信号混合器，输入4_a通过系数乘法器a₁-a₆连接到加法器61-66，输入4_b由另外的系数乘法器b连接到同一加法器。图7示出只有一个积分器级的电路装置。

见图8以及共同申请的英国专利申请9624671.5的描述，DSM70、71和72可以是信号混合器和加法器。

图9示出另一滤波器特性，其中预定的增益例如整数值的增益加到音频带上，而较少的增益，例如少于整数值增益的增益加到音频带外。图4的第五级DSM的系数被选出来实施图9的特性。

Claims (8)

1.一种1位信号的信号处理器，包括一个第n级戴尔塔-希格马调制器(DSM)，其中n至少为3，该DSM具有：

用于接收1位信号的输入端；

用于将P位信号量化成1位形式的为处理器的输出信号的量化后的信号的量化器；

多个信号组合器，包括：

第一组合器，用于形成输入信号与一个系数的积与输出信号与一个系数积的加组合积分；

至少两个中间组合器，每个组合器都用来形成输入信号与一个系数的积、输出信号与一个系数的积、以及前级积分的加组合积分；

末级组合器，用于形成输入信号与一个系数的积以及前级积分的加组合，以形成被量化器再量化的所述P位信号，从而形成1位输出信号，其中选出所述系数以在音频带内提供预定的增益而在音频带之外提供少于预定增益的增益。

2.如权利要求1的处理器，其特征在于预定增益为组合增益。

3.如权利要求1的处理器，其特征在于选出所述系数以提供输入信号的整体衰减和噪声量化，还提供一个低通滤波器以对输入信号提供补偿增益。

4.如权利要求3的处理器，其特征在于所述整体衰减为6dB，而补偿增益为6dB。

5.如权利要求1、2、3或4的处理器，其特征在于n＝5，即为四个中间组合器。

6.如权利要求1、2、3、4或5的处理器，其特征在于DSM具有另一用来接收另一个1位信号的输入端，且每个组合器还将另一1位信号与另一系数的积与前述加组合相组合。

7.如前述任一权利要求的处理器，其特征在于包括多个串联安置的所述DSM。

8.一种包括如前述任一权利要求所述的信号处理器的音频信号处理器。

Images