CN1187819C - 倒装芯片焊垫配置 - Google Patents
倒装芯片焊垫配置 Download PDFInfo
- Publication number
- CN1187819C CN1187819C CN 01144461 CN01144461A CN1187819C CN 1187819 C CN1187819 C CN 1187819C CN 01144461 CN01144461 CN 01144461 CN 01144461 A CN01144461 A CN 01144461A CN 1187819 C CN1187819 C CN 1187819C
- Authority
- CN
- China
- Prior art keywords
- circle
- conductive projection
- chip
- conductive
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 230000003139 buffering effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 44
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000005452 bending Methods 0.000 abstract description 2
- 239000011241 protective layer Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 241000218202 Coptis Species 0.000 description 2
- 235000002991 Coptis groenlandica Nutrition 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000000879 anti-atherosclerotic effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种倒装芯片焊垫配置，至少包含：芯片核心导电凸块阵列；由内而外有四圈导电凸块圈，其中第一圈的每一导电凸块连接至电源环(powerring)；第二圈导电凸块圈内的导电凸块连接至接地环(ground ring)；信号输入输出端，则主要连接至第三圈导电凸块圈及第四圈导电凸块圈；此外为减少电感抗，第三圈导电凸块的每一导电凸块，与该第四圈导电凸块圈内的导电凸块呈左右交错排列以减少电导线的弯折；此外，倒装芯片的再分布导体层形成于护层下、最上层导体层上方，并依据芯片的最上层导体层输出入缓冲区及接地、电源总线而定义再分布导体层以减少信号输出端与外围两圈导电凸块圈的导电凸块电导线(conductive trace)长度。
Description
技术领域
本发明涉及集成电路封装技术，特别是一种可减少阻抗及改善倒装芯片高频信号传输品质的倒装芯片焊垫配置。
背景技术
随着极大型集成电路(ULSI)制程技术地世代更替，单一芯片功能增强，促使封装技术层次也不得不因应而大幅提升。传统大型集成电路(LSI)、或中型集成电路(MSI)的利用导线架连接芯片的输入输出端或接触垫(bondingpad)，或称导线接触垫(wire bond pad)，再以陶瓷或树脂成型的封装方法，对超大型集成电路(VLSI)已显得不敷所需，更何况ULSI。
概利用导线架连接接触垫的封装方法，为防止金线过长或注入封装胶质材料所产生金线偏移现象，接触垫只能设计于芯片的元件区的外围。元件因此需要藉助更长的电导线(conductive trace)以连接接触垫与元件之间。此外，随着单一芯片功能增强与高速性能要求的趋势下，I/O引脚数亦越来越多。传统焊线连接接触垫的方式，伴随高电感，不利芯片的高速运作，已不能满足未来高性能集成电路的需求。
因此，一种称为倒装芯片(flip-chip)的IC封技术即因应上述需求而生。这种技术，请参考图1，将多个导电凸块24设计于芯片20的最上层而构成最上层导体层，即最上层导体层是指该芯片未形成再分布导体层之前的最终结构，每一导电凸块24，并不限于形成于芯片元件区以外的四周，而是以阵列方式几近平均分布于芯片20各处。最后芯片20再翻转过来(flipped)使得芯片上层阵列分布的导电凸块24朝下连接于对应的基板26。封装基板26上有对应的导电凸块垫(或称倒装芯片凸块垫)28以阵列方式与其对应，以承接导电凸块24。
由于倒装芯片与导线接触垫(wire bonding pad)芯片，在芯片核心内部(core)差异性并不大。当芯片设计为导线接触垫芯片时，接触垫配置于芯片内四周围(接触垫下方一般不允许有元件存在)，芯片的其余周围则覆盖以护层。当芯片设计为倒装芯片时，原导线接触垫型芯片的护层上则再形成一金属层，并经光刻及蚀刻步骤形成电导线。由芯片内四周围的导线接触垫位置连接至芯片核心，再形成凸块及连接锡球于其上。因此，就集成电路设计公司而言，多仍利用现有的因应导线接触垫芯片的设计工具设计倒装芯片。
一传统倒装芯片的横截面示意图，请参考图2所示。其基本架构由下而上包含多晶硅层(元件栅极或导体层)40、第一内连线介电层50A、第一内连线导体层60A、第二内连线介电层50B、第二内连线导体层60B、第三内连线介电层50C、第三内连线导体层60C、及护层70。多晶硅层40与第一内连线导体层60A之间，第一、二内连线导体层之间，第二、三内连线导体层之间分别以介层55A、55B、55C连接。护层70上并有一第四金属层80，经光刻及蚀刻定义为再分布导线层(redistribution layer；简称RDL)，用以连接接触垫75至芯片核心的各个预定位置，再形成护层(passivation layer)92，并经光刻与蚀刻图案化后，进行电镀，或以网板印刷的方式，形成导电凸块95。其中护层92位于倒装芯片焊垫配置的最上层，用以保护再分布导体层，以防止裸露。
上述传统所有导电凸块呈阵列型态分布。此外，不管导电凸块是信号或是接地或是接电源电压，多混合存在于各行列的导电凸块间。因此就信号连接而言，部分引线(或称电导线(conductive trace))较长，部分引线较短。视原设计芯片周围接触垫与芯片核心的导电凸块距离而定。其俯视图则如图3所示，连接电源P的外围接触垫利用RDL层97连接至芯片的芯片核心接触垫98，其他接地G的接触垫，连接信号S的接触垫亦同。
发明内容
有鉴于传统倒装芯片设计，信号导电凸块、接地导电凸块、电源导电凸块混合于阵列式导电凸块之间，因此，部分的信号导电凸块所利用的再分布导线层RDL的电导线阻抗就会较大。本发明将解决上述问题，而提出一种芯片上减少阻抗的倒装芯片焊垫配置以减少信号线焊垫的阻抗。
本发明的目的是提供因高频操作下电导线的弯角而产生的电感及电感抗的解决方法。
本发明的另一目的是用以减少与信号输入输出端有关的阻抗的倒装芯片焊垫配置法。
本发明揭露一种倒装芯片焊垫配置，至少包含：芯片核心导电凸块阵列；由内而外有四圈导电凸块圈，其中第一圈的每一导电凸块连接至电源环(power ring)。第二圈导电凸块圈内的导电凸块连接至接地环(groundring)；信号输入输出端，则主要连接至第三圈导电凸块圈及第四圈导电凸块圈。此外为减少电感抗且第三圈导电凸块的每一导电凸块，与该第四圈导电凸块圈内的导电凸块呈左右交错排列以减少IC封装基板电导线的弯折。此外，倒装芯片的再分布导体层形成于护层下方和最上层导体层上方，且该再分布导体层是依据芯片的最上层导体层输出入缓冲区及接地、电源总线而定义的，以减少信号输出端与外围两圈导电凸块圈的导电凸块电导线(conductive trace)长度。
附图说明
图1显示倒装芯片IC封装技术，以倒装芯片的导电凸块对应基板上的倒装芯片凸块垫的示意图；
图2显示传统倒装芯片各金属层，接触垫与导电凸块相关位置的横截面示意图；
图3显示传统倒装芯片再分布导线层RDL，与VSS、VCC及信号的连接的示意图；
图4显示依据本发明方法设计的倒装芯片导电凸块配置示意图；
图5显示依据本发明方法设计的倒装芯片导电凸块配置芯片核心，四圈导电凸块配置示意图，请注意外两圈连接信号输入输出端的导电凸块左右或上下交错排列。
具体实施方式
本发明的导电凸块配置请参考图4。倒装芯片核心100包含各种核心电压(core voltage)凸块和核心接地(core ground)凸块呈阵列型态分布。核心100周围显示四圈导电凸块，由内而外依序为连接至电源环(power ring)VCC的电源凸块110a、连接至接地环(ground ring)的VSS凸块110b、信号凸块110c及110d。请注意最外二圈信号凸块110c、110d并且呈左右交错方式。信号凸块110c、110d在最外两圈的优点是最外圈空间最大，因此，可以布置最多的信号凸块。而最外二圈信号凸块110c、110d呈左右交错方式的优点是可以使与信号凸块连接的电导线115呈直线而不必弯折。如此可以使电感抗效应最低，特别是信号凸块是做为高频的输出入垫时。另外，该第三圈导电凸块圈的每一导电凸块与相邻的该第四圈及该第二圈导电凸块圈的每一导电凸块呈左右交错排列，且该第一圈导电凸块圈的每一导电凸块与该第二导电凸块圈的每一导电凸块圈则呈对齐排列。
为降低连接信号凸块的电导线过长产生的阻抗，本发明改变再分布层(RDL)的位置。例如以三层导线层M1、M2、M3为例，传统方法M3导线层形成后接着形成护层、及护层窗以露出接触垫，再形成M4并定义为RDL层，用以在芯片核心各个位置上形成导电凸块。请同时参考图5，本发明的方法改为M1(图未示)、M2(图未示)、M3导线层形成后，接着形成导线层M4，导线层M4用以定义成RDL层。而原M3导线层部分原设计为接触垫区域则去除，并利用该区域下方的半导体基板配置电容、静电放电防护元件及电感元件其中之一及其组合。
导线层M4的定义是依据M3导线层上输出入信号缓冲区(I/O总线)与电压/电源总线(voltage/ground bus)(位于第三层导线层M3)而对M4定义，请参考图5。因此，本发明将可减少信号输出端和两圈信号凸块的电导线。特别是对传统导线接触垫芯片设计而言，导线M3已将信号连接至接触垫，而本发明是将代表信号的导电凸块配置于导线接触垫附近，因此更可显现本发明将代表信号连接的导电凸块配置于导线接触垫附近的优点。请注意图5除了示I/O总线电压/电源总线(M3)外，仅示位于芯片核心外围的四圈导电凸块及其对应的导线分布层M4。上述四圈导电凸块，由内而外依序分别为连接至电源环(power ring)VCC电源凸块110a、连接至接地环(ground ring)的VSS凸块及连接至信号输入输出端的两圈信号凸块S。此外，上述倒装芯片的信号输入输出端以配置于第四圈导电凸块圈110d为第一优先，第三圈导电凸块圈110c为次优先，依接近芯片核心导电凸块阵列而递减优先配置顺序。换言之，必要时也可以将少数的接地环或少数的接电源环的连接配置于第四圈导电凸块圈110d及第三圈导电凸块圈110c。当然，信号输入输出端亦可连接配置于第一圈导电凸决圈11a及第二圈导电凸块圈110b。但优先顺序则远低于第四圈导电凸块圈110d或第三圈导电凸块圈110c。
此外，只要核心电压凸块下方交会于连接核心电压的电导线就直接以介层连接。核心接地凸块下方交会于连接核心接地的电导线也直接以介层连接。如此可以进一步减少连接至核心电压的电导线长度。
当然，当倒装芯片凸块已如上改变，配合倒装芯片凸块的基板上的凸块垫，也将对应而变更配置一如前述。
以上所述实施例仅系为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以其限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的权利要求范围内。
Claims (7)
1.一种倒装芯片焊垫配置，其特征是：至少包含：
芯片核心导电凸块阵列；
第一圈导电凸块圈，包围该芯片核心导电凸块阵列，该第一圈导电凸块圈内半数以上的导电凸块，连接至电源环；
第二圈导电凸块圈，包围该第一圈导电凸块圈，该第二圈导电凸块圈内半数以上的导电凸块，连接至接地环；
第三圈导电凸块圈，包围该第二圈导电凸块圈；及
第四圈导电凸块圈，包围该三圈导电凸块圈，该第三圈及该第四圈导电凸块圈内半数以上的导电凸块连接至信号输入输出端，且该第三及该第四圈导电凸块圈的每一导电凸块呈左右交错排列，以使连接该第三圈及第四导电凸块圈内的导电凸块的电源线没有弯角，用以降低高频信号的电感抗。
2.如权利要求1所述的倒装芯片焊垫配置，其特征是：该第三圈导电凸块圈的每一导电凸块与相邻的该第四圈及该第二圈导电凸块圈的每一导电凸块呈左右交错排列，且该第一圈导电凸块圈的每一导电凸块与该第二圈导电凸块圈的每一导电凸块呈对齐排列。
3.如权利要求1所述的倒装芯片焊垫配置，其特征是：上述的芯片核心导电凸块阵列用以连接各种核心电压。
4.如权利要求1所述的倒装芯片焊垫配置，其特征是：上述的第一圈至第四圈导电凸块圈通过护层下方的一再分布导体层将上述的导电凸块分别连接至电源环或接地环或信号端，而护层则位于倒装芯片焊垫配置的最上层，用以保护再分布导体层，以防止裸露。
5.如权利要求1所述的倒装芯片焊垫配置，其特征是：上述的第一至第四圈导电凸块圈下方的半导体用以配置电容、静电放电防护元件、电感元件及其组合所组成的群组其中的一种。
6.如权利要求1所述的倒装芯片焊垫配置，其特征是：上述倒装芯片的信号输入输出端以配置于该第四圈导电凸块圈为第一优先，该第三圈导电凸块圈为次优先，第二圈及第一圈为最后考虑。
7.如权利要求1所述的倒装芯片焊垫配置，其特征是：上述倒装芯片再分布导体层形成于护层下方和最上层导体层上方，且该再分布导体层是依据该芯片的最上层导体层输出入缓冲区及接地、电源总线而定义的，以减少信号输出端与该第三圈及第四导电凸块圈的导电凸块电导线长度，其中护层位于倒装芯片焊垫配置的最上层，用以保护再分布导体层，以防止裸露，最上层导体层是指该芯片未形成再分布导体层之前的最终结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01144461 CN1187819C (zh) | 2001-12-18 | 2001-12-18 | 倒装芯片焊垫配置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01144461 CN1187819C (zh) | 2001-12-18 | 2001-12-18 | 倒装芯片焊垫配置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1357921A CN1357921A (zh) | 2002-07-10 |
| CN1187819C true CN1187819C (zh) | 2005-02-02 |
Family
ID=4677599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01144461 Expired - Lifetime CN1187819C (zh) | 2001-12-18 | 2001-12-18 | 倒装芯片焊垫配置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1187819C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8710680B2 (en) * | 2010-03-26 | 2014-04-29 | Shu-Ming Chang | Electronic device package and fabrication method thereof |
| TWI449143B (zh) * | 2011-08-03 | 2014-08-11 | 矽品精密工業股份有限公司 | 用於３ｄ積體電路的電性互連機構 |
| CN105374694B (zh) * | 2015-12-04 | 2020-09-01 | 上海兆芯集成电路有限公司 | 芯片装置及其凸块配置方法 |
-
2001
- 2001-12-18 CN CN 01144461 patent/CN1187819C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1357921A (zh) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW515054B (en) | Flip chip pad arrangement on chip for reduction of impedance | |
| CN209929298U (zh) | 芯片封装 | |
| CN100352050C (zh) | 带多行焊接焊盘的半导体芯片 | |
| US6812580B1 (en) | Semiconductor package having optimized wire bond positioning | |
| US20080290486A1 (en) | Leadframe package | |
| US7489035B2 (en) | Integrated circuit chip package having a ring-shaped silicon decoupling capacitor | |
| CN101540308A (zh) | 半导体芯片封装 | |
| US7466021B2 (en) | Memory packages having stair step interconnection layers | |
| JP2010287758A (ja) | 半導体集積回路装置及びその設計方法 | |
| CN101236940B (zh) | 重配置线路层的线路结构 | |
| KR100874925B1 (ko) | 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템 | |
| CN1187819C (zh) | 倒装芯片焊垫配置 | |
| US7208403B2 (en) | Tile-based routing method of a multi-layer circuit board and related structure | |
| US8362614B2 (en) | Fine pitch grid array type semiconductor device | |
| CN115995440A (zh) | 半导体封装结构及其制造方法 | |
| US7122892B2 (en) | Multi-chip integrated circuit module for high-frequency operation | |
| CN2521757Y (zh) | 晶片上减少阻抗的覆晶焊垫配置 | |
| US20060065983A1 (en) | Semiconductor package with wire bond arrangement to reduce cross talk for high speed circuits | |
| US20070029663A1 (en) | Multilayered circuit substrate and semiconductor package structure using the same | |
| CN102655132B (zh) | 半导体结构及其制法 | |
| CN112736053B (zh) | 芯片封装模块 | |
| US6875639B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI822461B (zh) | 具金屬屏蔽層的晶片封裝及其製造方法 | |
| CN2662449Y (zh) | 基板堆栈式封装结构 | |
| TWI473242B (zh) | 晶片封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050202 |
|
| CX01 | Expiry of patent term |