CN118352227A - 一种阱区离子注入方法 - Google Patents
一种阱区离子注入方法 Download PDFInfo
- Publication number
- CN118352227A CN118352227A CN202410470720.8A CN202410470720A CN118352227A CN 118352227 A CN118352227 A CN 118352227A CN 202410470720 A CN202410470720 A CN 202410470720A CN 118352227 A CN118352227 A CN 118352227A
- Authority
- CN
- China
- Prior art keywords
- well region
- layer
- side wall
- photoresist layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000005468 ion implantation Methods 0.000 title claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims description 52
- 230000008569 process Effects 0.000 claims description 26
- 230000003667 anti-reflective effect Effects 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 19
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种阱区离子注入方法,包括:提供一衬底,衬底中设置有若干有源区,若干有源区之间设有浅沟槽隔离结构;在衬底的表面形成衬垫氧化层;在衬垫氧化层表面形成阱区图形化的光刻胶层;在阱区图形化的光刻胶层上形成侧墙阻挡层;刻蚀侧墙阻挡层,在阱区图形化的光刻胶层的边缘形成侧墙,侧墙的宽度在浅沟槽隔离结构的边界/边界以内;以阱区图形化的的光刻胶层与侧墙为掩膜进行离子注入,以在衬底中形成阱区。本发明提供的技术方案,解决了离子注入时会诱发的阱邻近效应的问题。
Description
技术领域
本发明涉及半导体器件领域,尤其涉及一种阱区离子注入方法。
背景技术
当代的半导体器件制造工艺需要通过高能离子注入的方式完成阱离子的掺杂。由于阱离子掺杂能量较高,往往需要较厚的光刻胶作为掩蔽层。当高能离子注入到光刻胶边缘时,会从光刻胶侧壁横向散射到器件沟道中,进而导致阱边缘区器件沟道掺杂浓度的提高,最终导致器件阈值电压绝对值的升高及其他电性参数的漂移,并由此诱发了阱邻近效应(全称Well Proximity Effect,简称WPE)。
阱邻近效应在0.25μm技术节点时已引起技术人员的关注,随着集成电路根据摩尔定律的发展越做越小,阱邻近效应带来的不良影响将愈加显著,并逐渐不可忽略。
因而,如何降低或消除离子注入时诱发的阱邻近效应,成为本领域技术人员亟须解决的技术问题。
发明内容
本发明提供一种阱区离子注入方法,以解决离子注入时会诱发的阱邻近效应的问题。
根据本发明的第一方面,提供了一种阱区离子注入方法,包括:
提供一衬底,所述衬底中设置有若干有源区,所述若干有源区之间设有浅沟槽隔离结构;
在所述衬底的表面形成衬垫氧化层;
在所述衬垫氧化层表面形成阱区图形化的光刻胶层;
在所述阱区图形化的光刻胶层上形成侧墙阻挡层;
刻蚀所述侧墙阻挡层,在所述阱区图形化的光刻胶层的边缘形成侧墙,所述侧墙的宽度在所述浅沟槽隔离结构的边界/边界以内;
以所述阱区图形化的的光刻胶层与所述侧墙为掩膜进行离子注入,以在所述衬底中形成阱区。
可选的,所述侧墙阻挡层为SiN/SiON/SiO2之一或者三者中两者的组合材料。
可选的,所述侧墙阻挡层为低于200摄氏度化学气相沉积工艺进行制作。
可选的,刻蚀所述侧墙阻挡层为各向同性干法等离子刻蚀。
可选的,所述光刻胶层厚度为1.4μm~4μm;所述侧墙阻挡层厚度为0.12μm~0.71μm。
可选的,所述侧墙侧边与所述衬底表面的夹角为80°~85°。
可选的,还包括去除所述阱区离子注入后的所述阱区图形化的光刻胶层。
可选的,去除所述阱区图形化的光刻胶层后还包括阱区离子的退火步骤。
可选的,在所述衬底的表面形成衬垫氧化层之后,还包括:
在所述衬垫氧化层的表面形成底部抗反射层。
可选的,所述底部抗反射层的材料为氧化硅或含硅的碳氧化物。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的一种阱区离子的注入方法,通过在阱区图形化的光刻胶层上形成侧墙阻挡层,并刻蚀侧墙阻挡层,以在阱区图形化的光刻胶层的边缘形成侧墙;所述侧墙设置于浅沟槽隔离结构的边界或边界以内,阻挡了离子向阱区边缘的衬底中散射,降低了阱区边缘处衬底掺杂浓度的不均匀性,有效地提高了掺杂的均匀性。
进一步地,将侧墙的倾斜角度设置为80°~85°时,使得注入的离子在同方向上发生多次碰撞散射才能顺利进入衬底,降低了入射离子弹出阱区图形化的光刻胶层的侧壁并进入阱区边缘的概率。
更进一步地,本发明还在位于衬底表面的衬垫氧化层的表面形成一底部抗反射层,对横向散射离子起到阻挡作用,进一步阻挡了横向散射离子进入边缘衬底中,保证了阱区掺杂的均匀性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种半导体结构的示意图;
图2是本发明一实施例提供的一种阱区离子注入方法的流程示意图;
图3-图9是本发明一种实施例提供的根据一种阱区离子注入方法制作的不同工艺阶段的器件结构示意图;
图10-图16是本发明另一种实施例提供的根据一种阱区离子注入方法制作的不同工艺阶段的器件结构示意图;
附图标记说明:
100、200、300-衬底;
101、201、301-浅沟槽隔离结构;
102、202、302-衬垫氧化层;
104、204、304-阱区图形化的光刻胶层;
2041、3041-光刻胶层;
205、305-固化层;
206、306-侧墙阻挡层;
2061、3061-侧墙;
303-底部抗反射层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。术语“上”和“上方”以及他们的任何变形,意图在于描述位置关系,并不代表描述对象之间是直接接触的关系。
如背景技术所述,在采用高能离子注入的方式完成阱离子的掺杂时会诱发的阱邻近效应。以下结合图1进行说明,图1是一种半导体结构的示意图,包括衬底100,所述衬底100的表面具有衬垫氧化层102,所述衬底100包括若干有源区,所述有源区之间的衬底100内具有浅沟槽隔离结构101;位于所述衬垫氧化层102表面的图形化的光刻胶层104,所述图形化的光刻胶层104暴露出任一有源区。
在图1中,当对暴露出的有源区进行阱区离子注入时,注入离子和光刻胶中的固定离子容易发生碰撞散射,导致注入离子会从光刻胶侧壁横向散射到半导体结构的沟道中,进而导致阱边缘区器件沟道掺杂浓度的提高,并由此诱发了阱邻近效应(Well ProximityEffect,WPE),从而给形成于阱区边缘处的器件的电性参数带来影响。图1中箭头代表阱区离子的注入方向。当需要通过高能离子注入的方式完成阱离子的掺杂时,阱离子掺杂能量较高,往往需要较厚的阱区图形化的光刻胶层104作为掩蔽层,由于更高的光刻胶厚度使得注入离子发生散射的区域离图形化的光刻胶层104侧壁的距离更远,将形成更大的横向散射范围。因而,尤其对于小尺寸的半导体器件,阱区离子注入时,相应的阱邻近效应将更显著。
针对上述问题,本领域的技术人员已提供了一些解决方案,例如,在版图设计时模拟阱边缘器件的性能参数,适当拉大阱边缘与器件沟道的距离的方案,但这种方法不能节约版图面积,不利于器件集成度的提高。
为了解决上述问题,本发明提供了一种阱区离子注入方法,如图2所示,图2是本发明的阱区离子注入方法的流程示意图,包括:
步骤S11:提供一衬底,所述衬底中设置有若干有源区,所述若干有源区之间设有浅沟槽隔离结构;
步骤S12:在所述衬底的表面形成衬垫氧化层;
步骤S13:在所述衬垫氧化层表面形成阱区图形化的光刻胶层;
步骤S14:在所述阱区图形化的光刻胶层上形成侧墙阻挡层;
步骤S15:刻蚀所述侧墙阻挡层,在所述阱区图形化的光刻胶层的边缘形成侧墙,所述侧墙的宽度在所述浅沟槽隔离结构的边界/边界以内;
步骤S16:以所述阱区图形化的的光刻胶层与所述侧墙为掩膜进行离子注入,以在所述衬底中形成阱区。
本发明提供的技术方案,通过在阱区图形化的光刻胶层上形成侧墙阻挡层,并刻蚀侧墙阻挡层,以在阱区图形化的光刻胶层的边缘形成侧墙;所述侧墙设置于浅沟槽隔离结构的边界或边界以内,在阱区图形化的光刻胶层的侧壁设置侧墙,用于阻挡阱区离子进入阱区边缘;进一步地,适当的侧壁倾斜角度将使得注入离子需要在同方向上发生多次碰撞散射才能顺利进入衬底,从而本发明提供的技术方案通过设置侧墙,阻挡了离子向阱区边缘的衬底中散射,降低了阱区边缘处衬底掺杂浓度的不均匀性,改善了阱区邻近效应。
下面以具体的实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图3至图9是本发明一实施例的一种阱区离子注入方法的过程的剖面结构示意图。
请参考图2和图3,执行步骤S11,提供一衬底200,所述衬底200中设置有若干有源区,所述若干有源区之间设有浅沟槽隔离结构201。
本发明这里的描述的有源区指的是:在衬底200中,用于掺杂阱区离子以形成阱区的区域。
请继续参考图2和图3,执行步骤S12,在所述衬底200的表面形成衬垫氧化层202,以用于保护所述衬底200;
一种具体举例中,所述衬垫氧化层202为:二氧化硅。
一种实施方式中,形成所述衬垫氧化层202时,采用的工艺为:炉管热氧化工艺。
请参考图2,执行步骤S13,在所述衬垫氧化层202表面形成阱区图形化的光刻胶层204。
一种实施例中,在所述衬垫氧化层202表面形成阱区图形化的光刻胶层204的形成过程如图4至图5所示。
请参考图4,在所述衬垫氧化层202的表面涂敷光刻胶层2041。
一种实施方式中,光刻胶层2041可以为负性光刻胶,也可以为正性光刻胶,对光刻胶材料的选择不做限定。
一种实施方式中,涂敷光刻胶层2041时采用的工艺包括但不限于:超声波喷涂、旋转涂胶法等涂敷方法。
请参考图5,对光刻胶层2041进行光刻,显影,以形成阱区图形化的光刻胶层204。
具体地,利用光罩对光刻胶层2041进行曝光并显影,其中,如该光刻胶选用正性光刻胶,曝光显影后去除曝光的光刻胶;如该光刻胶层选用负性光刻胶,曝光显影后去除未曝光的光刻胶,以形成阱区图形化的光刻胶层204。具体选用何种类型光刻胶,在此不做限定,以具体工艺为准。
一种实施方式中,在进行光刻,显影时,选择的掩膜板为:阱离子注入时的掩模板。
由于后续需要在阱区图形化的光刻胶层表面沉积侧墙阻挡层,而阱区图形化的光刻胶层容易发生坍塌或变形,且侧墙阻挡层沉积到阱区图形化的光刻胶层表面也会对阱区图形化的光刻胶层的内部应力产生影响。
请参考图6,在形成阱区图形化的光刻胶层204,还包括:对所述形成阱区图形化的光刻胶层204进行固化处理,以在形成阱区图形化的表面部分的光刻胶层204中形成固化层205。
固化处理,在一些具体的实施方式中可以包括紫外光照射或升温烘烤处理。
在本优选实施例中,由于进行固化处理之后形成于阱区图形化的光刻胶层的表面的固化层的硬度较大,因而可以避免阱区图形化的光刻胶层在后续工艺出现变形或坍塌的现象。
请参考图2和图7,执行步骤S14,在所述阱区图形化的光刻胶层204上形成侧墙阻挡层206。
一种实施例中,侧墙阻挡层206通过低于200摄氏度化学气相沉积工艺形成。其中,目前常用的光刻胶在较高温度下易发生变形或者坍塌。变形或者坍塌,可能是光刻胶的分解或者材料的变形导致,亦或是其他原因,在此不做具体限制。总之,为保证在光刻胶不变形的前提下,采用低温化气相沉积的方式进行制作侧墙阻挡层。光刻胶的变形直接会导致后续在进行阱离子注入时,离子注入的范围产生变化,易导致所制作的器件失效和降低所制作芯片的良率。在此依据阱离子注入的光刻胶常用的材料,因此对应将侧墙阻挡层的化学气相沉积的温度控制在200摄氏度以下。
一种实施例中,所述侧墙阻挡层206为SiN/SiON/SiO2之一或者三者中两者的组合材料。即所述侧墙阻挡层的材料为:SiN、SiON或SiO2中的任一之一,或者三者中任意两者的组合材料。这三种材料可以采用较低温度的化学气相沉积的方法制作。
请参考图2和图8,执行步骤S15,刻蚀所述侧墙阻挡层206,在所述阱区图形化的光刻胶层204的边缘形成侧墙2061,所述侧墙2061的宽度在所述浅沟槽隔离结构201的边界/边界以内。
其中,侧墙2061的宽度在所述浅沟槽隔离结构201的边界/边界以内指的是:侧墙2061靠近阱区的一侧在阱区的边界上或之外。侧墙的宽度需不影响阱区离子剂量的注入。因此,刻蚀后侧墙的宽度需控制在阱区的边界上或之外,使得最终的侧墙可以在阻挡散射的离子同时,将离子散射至阱区之外方向,大幅度降低阱临近效应。
一种实施例中,刻蚀所述侧墙阻挡层206时采用的工艺为:各向同性干法等离子刻蚀。
由于各向同性干法等离子刻蚀在刻蚀结束后可以天然地在刻蚀对象的侧壁形成侧墙倾角θ,从而采用各向同性干法等离子刻蚀对前述厚度范围内的侧墙阻挡层206进行刻蚀,可以制备后续优选的倾角范围内的侧墙2061。这里的侧墙倾角θ指的是侧墙侧壁内侧与衬底之间的夹角。侧墙2061的宽度与沉积的侧墙阻挡层206厚度一致,与光刻胶的厚度和设定的侧墙倾角相关。侧墙的宽度,即侧墙阻挡层的厚度=光刻胶厚度/tanθ。这里的侧墙的宽度的含义即下述所述侧墙的宽度在所述浅沟槽隔离结构的边界/边界以内,从而保证形成的侧墙可以在保证离子注入的均匀性的同时,有效降低阱区邻近效应。侧墙宽度与光刻胶厚度和刻蚀形成的倾角相关,与半导体器件制造技术节点相关,刻蚀工艺可依据侧墙阻挡层的材料和刻蚀速率进行适应性调整,本发明并不对此进行限制,本领域的技术人员可以根据需要选择合适的工艺。
请参考图2和图9,执行步骤S16,以所述阱区图形化的光刻胶层204与所述侧墙2061为掩膜进行离子注入,以在所述衬底200中形成阱区。图9中箭头代表离子注入方向;这里的阱区指的是:浅沟槽隔离结构201之间的有源区在进行离子注入之后形成的结构区域。
一种实施例中,在衬底200中注入的离子类型为:N型离子或P型离子。
一种实施方式中,N型离子可以是:磷(P)或砷(As)。
另一种实施方式中,P型离子可以是:硼(B)或铟(In)。
在形成阱区图形化的光刻胶层时采用阱区离子注入的掩膜板,形成阱区离子注入的窗口;在进行离子注入时采用同一个掩膜板,实现了阱区图形化的的光刻胶与阱区的精确对准。
一种优选的实施例中,以所述阱区图形化的光刻胶层204与所述侧墙2061为掩膜进行离子注入的同时,旋转衬底200,使得掺杂的离子可以从多角度掺入有源区,进一步提高阱区掺杂的均匀性。
一种具体举例中,以进行N型阱区离子注入为例,进行阱区离子掺杂的时,在以2°的倾角进行阱区离子掺杂。
一种实施例中,进行离子注入后,还包括:去除所述阱区离子注入后的所述阱区图形化的光刻胶层204、固化层205和侧墙2061。
一种实施例中,去除所述阱区图形化的光刻胶层204、固化层205和侧墙2061后,还包括:阱区离子的退火步骤。
由于在离子注入过程中,会在晶体结构中引入替位式缺陷,阱区离子掺杂之后进行退火可以提高掺杂的激活率,减少缺陷,改善物理或化学性质,实现电激活,以及减少界面附近的缺陷,从而提高半导体器件的性能和可靠性。
作为一种举例,在55nm的半导体制程中应用本实施例,在衬底200形成若干有源区,在若干有源区之间设有浅沟槽隔离结构。在所述衬底的表面形成衬垫氧化层。在所述衬垫氧化层表面形成阱区图形化的光刻胶层204,此光刻胶层的厚度为1.4μm~4.0μm。之后对图形化的光刻胶层的表面进行紫外固化,形成厚度0.07μm~0.2μm的固化层205。采用200摄氏度的化学气相沉积工艺在光刻胶层上形成厚度为0.12μm~0.71μm的侧墙阻挡层206,刻蚀所述侧墙阻挡层206后留下的侧墙2061宽度为:0.12μm~0.71μm,不超出其所在的浅沟槽隔离结构201,保证了阱区离子注入的均匀性。刻蚀后的所述侧墙2061侧边与所述衬底200表面的夹角为80°~85°。
当倾斜角度过大时,一次碰撞散射将入射离子弹出光刻胶侧壁进入阱区边缘的概率增大。当倾斜角度过小时,同样无法有效的阻挡离子进入衬底200。而当侧墙2061的倾斜角度设置为80°~85°时,可以更有效的使得注入的离子在同方向上发生多次碰撞散射才能顺利进入衬底200,降低了入射离子弹出光刻胶侧壁进入阱区边缘的概率,有利于阱邻近效应的改善。
最后,以所述阱区图形化的的光刻胶层与所述侧墙为掩膜进行离子注入,以在所述衬底中形成阱区。形成的侧墙将对经碰撞散射后将注入阱边缘区的散射离子有阻挡作用,改变其散射角度、散射路径、降低其散射能量,有效防止注入离子通过光刻胶边缘横向散射到阱边缘衬底中,从而达到对阱临近效应的改善目的。
综上,本实施例提供的技术方案,通过在阱区图形化的光刻胶层上形成侧墙阻挡层,并刻蚀侧墙阻挡层,以在阱区图形化的光刻胶层的边缘形成侧墙;所述侧墙设置于浅沟槽隔离结构的边界或边界以内,阻挡了离子向阱区边缘的衬底中散射,降低了阱区边缘处衬底掺杂浓度的不均匀性,改善了阱区邻近效应。
图10至图16是本发明另一实施例的一种阱区离子注入方法的结构示意图。本实施例与图3至图9所述实施例的区别在于:本实施例中,在所述衬垫氧化层302的表面还形成了底部抗反射层303。
在图3的基础上请参考图2和图10,执行步骤S11:提供一衬底,S12:在所述衬底300的表面形成衬垫氧化层302之后,还包括:在所述衬垫氧化层302的表面形成底部抗反射层303。形成底部抗反射层303之前的结构包括:衬底300,所述衬底300中设置有若干有源区,所述若干有源区之间设有浅沟槽隔离结构301;在所述衬底300的表面形成衬垫氧化层302。
所述底部抗反射层303的所选材料应不溶于位于底部抗反射层303表面的光刻胶层3041显影时所用的显影液。
一种实施例中,所述底部抗反射层303的材料为氧化硅或含硅的碳氧化物。
所述底部抗反射层303用于:阻挡横向散射离子对阱区图形化的光刻胶层304边界外衬底300的掺杂。实现了更好的离子掺杂的均匀性。
一种具体实施例中,以55纳米技术节点为例,所述底部抗反射层303的厚度为:0.35μm~1.0μm。
在55纳米技术节点中,依据阱离子注入的注入能量和剂量,在已有的衬垫氧化层的厚度下,将底部抗反射层303的厚度控制在0.35μm~1.0μm,可以在保证阱区离子注入能落入最终需要形成的离子浓度的分布范围内。
请参考图2,执行步骤S13,在所述衬垫氧化层302表面形成阱区图形化的光刻胶层304。
一种实施例中,在所述衬垫氧化层302表面形成阱区图形化的光刻胶层304的形成过程如图11至图12所示。
请参考图11,在所述衬垫氧化层302的表面涂敷光刻胶层3041。
请参考图12,对光刻胶层3041进行光刻,显影,以形成阱区图形化的光刻胶层304。
请参考图13,一种优选的实施例中,在形成阱区图形化的光刻胶层304时还包括:对所述形成阱区图形化的光刻胶层304进行固化处理,以在形成阱区图形化的光刻胶层304的表面部分形成固化层305。
请参考图2和图14,执行步骤S14,在所述阱区图形化的光刻胶层304上形成侧墙阻挡层306。
请参考图2和图15,执行步骤S15,刻蚀所述侧墙阻挡层306,在所述阱区图形化的光刻胶层304的边缘形成侧墙3061,所述侧墙3061的宽度在所述浅沟槽隔离结构301的边界/边界以内。
请参考图2和图16,执行步骤S16,以所述阱区图形化的的光刻胶层304与所述侧墙3061为掩膜进行离子注入,以在所述衬底300中形成阱区。图16中箭头方向代表离子注入方向。
一种实施例中,进行离子注入后,还包括:去除所述阱区离子注入后的所述阱区图形化的光刻胶层304、固化层305、侧墙3061和底部抗反射层303。
一种实施例中,去除所述阱区图形化的光刻胶层304、固化层305、侧墙3061和底部抗反射层303后,还包括:阱区离子的退火步骤。
在本实施例中,衬垫氧化层302、阱区图形化的光刻胶层304以及侧墙阻挡层306的材料和制备工艺、阱区离子注入的类型,侧墙3061的倾斜角度和延伸宽度、阱区图形化的的光刻胶层304的固化方式等,均与图3至图9所述实施例相同,在此不作赘述。
综上,本实施例提供的阱区离子注入方法,通过在阱区图形化的光刻胶层的边缘设置侧墙,以阻挡离子横向散射进入阱区的衬底中,提高了阱区离子注入的均匀性。
综上所述,本发明一种阱区离子注入方法,通过在阱区图形化的光刻胶层的边缘设置侧墙,提高了阱区边缘掺杂的均匀性,解决了阱区离子注入时会诱发的阱邻近效应的问题。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种阱区离子注入方法,其特征在于,包括:
提供一衬底,所述衬底中设置有若干有源区,所述若干有源区之间设有浅沟槽隔离结构;
在所述衬底的表面形成衬垫氧化层;
在所述衬垫氧化层表面形成阱区图形化的光刻胶层;
在所述阱区图形化的光刻胶层上形成侧墙阻挡层;
刻蚀所述侧墙阻挡层,在所述阱区图形化的光刻胶层的边缘形成侧墙,所述侧墙的宽度在所述浅沟槽隔离结构的边界/边界以内;
以所述阱区图形化的的光刻胶层与所述侧墙为掩膜进行离子注入,以在所述衬底中形成阱区。
2.根据权利要求1所述的阱区离子注入方法,其特征在于,所述侧墙阻挡层为SiN/SiON/SiO2之一或者三者中两者的组合材料。
3.根据权利要求2所述的阱区离子注入方法,其特征在于,所述侧墙阻挡层为低于200摄氏度化学气相沉积工艺进行制作。
4.根据权利要求3所述的阱区离子注入方法,其特征在于,刻蚀所述侧墙阻挡层为各向同性干法等离子刻蚀。
5.根据权利要求3所述的阱区离子注入方法,其特征在于,所述光刻胶层厚度为1.4μm~4μm;所述侧墙阻挡层厚度为0.12μm~0.71μm。
6.根据权利要求1所述的阱区离子注入方法,其特征在于,所述侧墙侧边与所述衬底表面的夹角为80°~85°。
7.根据权利要求1所述的阱区离子注入方法,其特征在于,还包括去除所述阱区离子注入后的所述阱区图形化的光刻胶层。
8.根据权利要求7所述的阱区离子注入的方法,其特征在于,去除所述阱区图形化的光刻胶层后还包括阱区离子的退火步骤。
9.根据权利要求1~8任一所述的阱区离子注入方法,其特征在于,在所述衬底的表面形成衬垫氧化层之后,还包括:
在所述衬垫氧化层的表面形成底部抗反射层。
10.根据权利要求9所述的阱区离子注入方法,其特征在于,所述底部抗反射层的材料为氧化硅或含硅的碳氧化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410470720.8A CN118352227A (zh) | 2024-04-18 | 2024-04-18 | 一种阱区离子注入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410470720.8A CN118352227A (zh) | 2024-04-18 | 2024-04-18 | 一种阱区离子注入方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118352227A true CN118352227A (zh) | 2024-07-16 |
Family
ID=91817950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410470720.8A Pending CN118352227A (zh) | 2024-04-18 | 2024-04-18 | 一种阱区离子注入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118352227A (zh) |
-
2024
- 2024-04-18 CN CN202410470720.8A patent/CN118352227A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8334091B2 (en) | Resist pattern swelling material, and method for patterning using same | |
US6794256B1 (en) | Method for asymmetric spacer formation | |
US7132334B2 (en) | Methods of code programming a mask ROM device | |
JP2000195789A (ja) | 半導体素子の製造方法 | |
US9268228B2 (en) | Techniques for patterning a substrate | |
US20130045591A1 (en) | Negative tone develop process with photoresist doping | |
US10692731B2 (en) | Semiconductor structure and fabrication method with precise patterning thereof | |
CN118352227A (zh) | 一种阱区离子注入方法 | |
US20010044191A1 (en) | Method for manufacturing semiconductor device | |
CN114420629A (zh) | 半导体结构及其制作方法 | |
CN112366179A (zh) | 半导体器件结构和制备方法 | |
TWI691000B (zh) | 半導體製程 | |
CN109300849B (zh) | 低温多晶硅薄膜晶体管阵列基板及其制造方法 | |
CN113611605B (zh) | 图案化结构的制作方法 | |
CN111668299B (zh) | Ldmos器件的制造方法 | |
US20230298901A1 (en) | Feature patterning using pitch relaxation and directional end-pushing with ion bombardment | |
KR20070006052A (ko) | 반도체소자의 논-살리사이드 형성 방법 | |
US20010009792A1 (en) | Reduced gate length transistor structures and methods for fabricating the same | |
KR100831264B1 (ko) | 이온주입 마스크 형성 방법 | |
KR100328812B1 (ko) | 이온 주입방법 | |
TWI552313B (zh) | 同時製作晶胞區與周邊區之半導體元件的方法 | |
KR100231479B1 (ko) | 필드 트랜지스터의 제조방법 | |
KR100620198B1 (ko) | 반도체 소자 제조방법 | |
KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
KR19980054746A (ko) | 반도체 장치의 패턴 분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |