CN118339652A - 半导体装置 - Google Patents

Abstract

本发明校正半导体装置的不均匀翘曲。根据本发明的半导体装置设置有半导体基板、凹部层和填充膜。在半导体基板上形成半导体元件。凹部层包括不均匀地布置并且具有开口部的凹部，开口部向除了形成有半导体元件的表面以外的同一表面开口。凹部填充有填充膜。基于安装在半导体基板上的子基板的位置、形成在半导体基板上的布线的密度和形成在半导体基板中的贯通电极的布置密度中的至少一个，凹部层中的凹部的密度、宽度、深度和形状中的至少一个可不同。

Description

半导体装置

技术领域

本技术涉及半导体装置。更具体地，本技术涉及能够校正不均匀翘曲的半导体装置。

背景技术

在形成半导体元件的半导体基板中，有时会产生翘曲。当出现半导体基板的翘曲时，会出现制造缺陷或安装缺陷，并且导致可靠性的劣化。为了减少半导体基板的这种翘曲，例如，已公开了其中晶格形狭缝形成在半导体基板的后表面中并且狭缝填充有树脂的配置(例如，参见专利文献1)。

[引用列表]

[专利文献]

[专利文献1]

日本专利公开号2004-186651

发明内容

[技术问题]

然而，根据上述传统技术，具有均匀宽度和深度的晶格形狭缝被均匀地布置在半导体基板的后表面上。因此，可以仅校正半导体基板的均匀翘曲，而不校正半导体基板的不均匀翘曲。

鉴于这种情况已经实现了本技术，并且其目的是校正半导体装置中的不均匀翘曲。

[问题的解决方案]

已经实现了本技术以解决问题。本技术的第一方面是一种半导体装置，包括：半导体基板，在半导体基板上形成有半导体元件；凹部层，包括在半导体元件的形成表面以外的同一表面中具有开口并且不均匀地布置的凹部；以及填充膜，填充膜填充凹部。这提供了校正半导体基板的不均匀翘曲的效果。

此外，根据第一方面，填充膜可以是无机膜或树脂膜。这提供了校正半导体基板的不均匀翘曲的效果。

另外，在第一方面中，凹部可以是槽或孔。这提供了设置凹部的分布以校正半导体基板的不均匀翘曲的效果。

此外，根据第一方面，凹部在凹部层中的密度、宽度、深度和形状中的至少一个方面可以不同。这提供了设置凹部的分布以校正半导体基板的不均匀翘曲的效果。

另外，根据第一方式，根据安装在半导体基板上的子基板的位置、形成在半导体基板上的布线的布线密度和形成在半导体基板上的贯通电极的布置密度中的至少一个，凹部在凹部层中的密度、宽度、深度、形状中的至少一方面可以不同。这提供了设定凹部的分布，以便在兼顾安装在半导体基板的子基板或形成在半导体基板的布线及贯通电极的布置状况的同时校正半导体基板的不均匀翘曲的效果。

此外，根据第一方面，凹部可以形成为晶格状图案、圆形图案或独立图案。这提供了设定凹部的分布，以便在抑制裂纹发生的同时校正半导体基板的不均匀翘曲的效果。

另外，在第一观点中，也可以在半导体基板的与形成有半导体元件的表面相对的表面上形成凹部层。这提供了在不减小形成在半导体基板上的半导体元件的占有面积的情况下，校正半导体基板的不均匀翘曲的效果。

半导体装置还可以包括形成在半导体基板上的保护膜，并且凹部层可以形成在保护膜中。这提供了在不引起从半导体基板的后表面引出布线的问题的情况下，校正半导体基板的不均匀翘曲的效果。

另外，根据第一方面，半导体装置还可以包括支撑半导体基板的支撑基板，并且凹部层可以形成在支撑基板中。这提供了在实现薄的半导体基板的同时校正半导体基板的不均匀翘曲的效果。

另外，在第一观点中，也可以是，凹部的宽度大于0μm且为10μm以下，凹部的深度大于0μm且为30μm以下。这提供了精细地设定凹部的分布以便校正半导体基板的不均匀翘曲的效果。

另外，在第一方面中，也可以是，凹部与半导体基板的端部分离。这提供了抑制从凹部开始的裂纹出现的效果。

另外，在第一方面中，也可以是，半导体装置还包括：后表面布线，形成在半导体基板的与形成有半导体元件的表面相对的表面；以及贯通电极，与后表面布线连接并贯通半导体基板。由此，这提供了从形成有半导体元件的半导体基板的后表面侧向外部引出布线的效果。

此外，根据第一方面，半导体装置还可以包括使后表面布线和贯通电极与半导体基板绝缘的绝缘膜，并且填充膜的材料可以与绝缘膜的材料相同。这提供了同时形成填充膜和绝缘膜的效果。

此外，根据第一方面，半导体元件可以是背照式固态成像元件。这提供了从与固态成像元件的成像区域相对的表面向外部引出布线的效果。

附图说明

图1示出了根据第一实施方式的半导体装置的配置实施例的截面部分。

图2示出了根据第一实施方式的半导体装置的制造方法的一个实施例中的第一截面部分。

图3示出了根据第一实施方式的半导体装置的制造方法的一个实施例中的第二截面部分。

图4示出了根据第一实施方式的半导体装置的制造方法的一个实施例中的第三截面部分。

图5示出了根据第一实施方式的半导体装置的制造方法的一个实施例中的第四截面部分。

图6示出了根据第一实施方式的半导体装置的制造方法的一个实施例中的第五截面部分。

图7示出了根据第二实施方式的半导体装置的配置实施例的截面部分。

图8示出了根据第三实施方式的半导体装置的配置实施例的截面部分。

图9示出了根据第四实施方式的半导体装置的配置实施例的截面部分。

图10示出了根据第五实施方式的半导体装置的配置实施例的截面部分。

图11示出了根据第六实施方式的半导体装置的配置实施例的截面部分。

图12示出了根据第七实施方式的半导体装置的配置实施例的截面部分。

图13示出了根据第八实施方式的半导体装置的配置实施例的截面部分。

图14示出了根据第九实施方式的半导体装置的配置实施例的截面部分。

具体实施方式

在下文中，将解释用于执行本技术的实施方式(在下文中，称为实施方式)。将根据以下顺序给出解释。

1.第一实施方式(其中，在半导体基板中设置包括不均匀地布置的凹部的凹部层)

2.第二实施方式(其中，填充膜包括用于使后表面布线与半导体基板绝缘的绝缘膜)

3.第三实施方式(其中，在保护膜中设置包括不均匀地布置的凹部的凹部层)

4.第四实施方式(其中，在支撑基板中设置包括不均匀地布置的凹部的凹部层)

5.第五实施方式(其中，在半导体基板中设置包括布置密度在安装在半导体芯片上的子芯片之间变化的凹部的凹部层)

6.第六实施方式(其中，在凹部层中不均匀地布置的凹部的深度不同)

7.第七实施方式(其中，在凹部层中不均匀地布置的凹部的深度和宽度不同)

8.第八实施方式(其中，在凹部层中不均匀地布置的凹部均具有圆形平面形状)

9.第九实施方式(其中，在凹部层中不均匀地布置的凹部形成为独立图案)

<1.第一实施方式>

图1示出了根据第一实施方式的半导体装置的配置实施例的截面部分。应注意，在图1中，“a”是沿垂直方向截取的半导体装置100的配置实施例的截面部分，而“b”是沿水平方向截取的凹部层140的配置实施例的截面部分。

在图1中，半导体装置100包括半导体芯片101和子芯片102。例如，信号处理电路、诸如CPU(中央处理单元)的处理器、诸如DRAM(动态随机存取存储器)的存储器、图像传感器或者其组合可以形成在半导体芯片101和子芯片102上。子芯片102可包括诸如发光二极管或半导体激光器的发光元件，或者可包括诸如透镜或棱镜的光学组件。子芯片102设置在半导体芯片101上。子芯片102的尺寸小于半导体芯片101的尺寸。

半导体芯片101包括在其上形成有半导体元件的半导体基板111。在这种情况下，半导体基板111包括形成半导体元件的形成表面114。例如，在其上形成有半导体元件的形成表面114可以设置在半导体基板111的前表面侧上。例如，半导体元件可以是晶体管、光电二极管、电阻器、电容器或其组合。例如，半导体基板111为单晶硅基板。或者，半导体基板111可以是GaAs等的III-V族基板。

布线层112形成在半导体基板111上。在布线层112中设置有用于使布线113彼此绝缘的绝缘层。例如，诸如Al或Cu的金属可以用作布线113的材料。例如，可以使用SiO₂作为用于使布线113彼此绝缘的绝缘层的材料。

另一方面，子芯片102包括子基板161。例如，子基板161是单晶硅基板。子基板161可以是GaAs等的III-V族基板。在子基板161上形成布线层162。在布线层162中设置有用于使布线163彼此绝缘的绝缘层。子芯片102被接合到设置在半导体芯片101的芯片区域RA内的接合区域RB。芯片区域RA是俯视时半导体芯片101整体的区域。例如，可以在布线层112和布线层162彼此相对的情况下将子芯片102直接接合到半导体芯片101。应注意，布线层112和162可以在半导体制造过程之前制备，或者可以是再分布层(RDL)。微凸块(Micro-bump)可以用于将半导体芯片101和子芯片102接合在一起。优选的是，半导体芯片101的厚度和子芯片102的厚度均在约2μm至200μm的范围内。

在半导体芯片101的芯片区域RA上，形成用以覆盖子芯片102的保护膜171。例如，如果保护膜171是无机膜，则SiO₂、SiON、SiN、SiOC或SiCN可以用作保护膜171的材料。例如，如果保护膜171是有机膜，则具有硅酮、聚酰亚胺、丙烯酸或环氧骨架的树脂可以用作保护膜171的材料。或者，保护膜171的材料可以是包括SiO₂、AlN等的填充物的模制树脂，或者具有多种材料的分层结构。

另外，贯通电极121隔着绝缘膜122嵌入半导体基板111。贯通电极121在厚度方向上贯通半导体基板111，并与布线113连接。另外，在半导体基板111的后表面侧，隔着后表面绝缘膜150形成有后表面布线151。在后表面布线151上形成保护膜152。例如，诸如Cu、Ti、Ta、Al、W、Ni、Ru或Co的金属可以用作贯通电极121和后表面布线151的材料。或者，贯通电极121和后表面布线151可以各自具有多种材料的分层结构。例如，如果绝缘膜122以及后表面绝缘膜150为无机膜，则可以使用SiO₂、SiON、SiN、SiOC或SiCN作为绝缘膜122以及后表面绝缘膜150的材料。例如，如果绝缘膜122和后表面绝缘膜150是有机膜，具有硅酮、聚酰亚胺、丙烯酸或环氧骨架的树脂可以用作绝缘膜122和后表面绝缘膜150的材料。例如，阻焊剂(solder resist)可以用作保护膜152的材料。

突起电极153与后表面布线151连接。在这种情况下，从后表面布线151与突起电极153之间的连接位置去除保护膜152，使后表面布线151从保护膜152露出。突起电极153能够用作将半导体芯片101连接到母基板(mother substrate)等的外部连接端子。例如，突出电极153可以是诸如焊球的球电极，或者可以是包括导电体的柱状电极。

此外，凹部层140设置在半导体基板111的后表面侧上。凹部层140包括凹部141，其在除了半导体元件的形成表面114以外的同一表面具有开口143并且被不均匀地布置。每个凹部141填充有填充膜142。例如，凹部141可不均匀地布置在凹部层140中以便减少半导体基板111的翘曲，或者凹部141可不均匀地布置在凹部层140中以防止半导体基板111的翘曲的发生。凹部层140与形成在半导体基板111中并使半导体元件的元件隔离的隔离区域分离设置。在这种情况下，用于元件隔离区域的沟槽可以设置在半导体基板111的前表面侧上。另一方面，凹部141的开口143设置在半导体基板111的后表面侧。

凹部141可以是槽，或者可以是孔。凹部141可形成为晶格状图案、圆形图案或独立图案。优选的是，凹部141具有大于0μm但等于或小于10μm的宽度并且具有大于0μm但等于或小于30μm的深度。

凹部141可以在凹部层140中的密度、宽度、深度和形状中的至少一个方面不同。在这种情况下，根据安装在半导体芯片101上的子芯片102的位置，凹部141可以在凹部层140中的密度、宽度、深度和形状中的至少一个方面不同。在另一种情况下，根据形成在半导体基板111上的布线113的布线密度，凹部141可以在凹部层140中的密度、宽度、深度和形状中的至少一个方面不同。

在又一种情况下，根据在半导体基板111中形成的贯通电极121的布置密度，凹部141可以在凹部层140中的密度、宽度、深度和形状中的至少一个方面不同。在再一种情况下，根据半导体基板111的基板厚度的局部变化，凹部141可以在凹部层140中的密度、宽度、深度和形状中的至少一个方面不同。另外，凹部141可以与半导体基板111的端部分离。凹部141与半导体基板111的端部之间的距离例如可以被设置为大约10μm。这里，说明了凹部141形成为晶格状并且在子芯片102的接合区域RB内的凹部层140中的凹部141的密度低于在半导体芯片101的芯片区域RA内的凹部层140中的凹部141的密度的实施例。另外，说明了凹部141与半导体芯片101的芯片区域RA的端部分离的实施例。注意，子芯片102的接合区域RB内的凹部层140中的凹部141的密度可以高于半导体芯片101的芯片区域RA内的凹部层140中的凹部141的密度。在这种情况下，子芯片102的接合区域RB内的凹部层140中的凹部141的密度可根据半导体基板111的翘曲的方向而变化。

例如，如果填充膜142是无机绝缘膜，则SiO₂、SiON、SiN、SiOC或SiCN可以用作填充膜142的材料。如果填充膜142是有机膜，例如，则具有硅酮、聚酰亚胺、丙烯酸或环氧骨架的树脂可以用作填充膜142的材料。或者，如果填充膜142是导电膜，则诸如Cu、Ti、Ta、Al、W、Ni、Ru或Co的金属可以被用作填充膜142的材料，或者填充膜142可以具有多种材料的分层结构。

图2至图6各自示出了根据第一实施方式的半导体装置的制造方法的一个实施例的截面部分。

如图2的“a”中所示，通过将设置有未示出的半导体元件和布线层162的子基板161切割成芯片形件来形成子芯片102。另外，在半导体晶圆181上形成有未示出的半导体元件和布线层112。

接下来，如图2的“b”中所示，子芯片102以将布线层112中的布线113与布线层162中的布线163电连接的方式直接接合至半导体晶圆181。这种直接接合可以通过例如等离子体活化来实现。

接下来，如图3的“a”中所示，例如，通过CVD(化学气相沉积)、涂覆方法等，以覆盖子芯片102的方式，在布线层112上形成保护膜171。应注意，例如，可通过CMP(化学机械抛光)等使保护膜171的表面变平。

接下来，如图3的“b”中所示出的，用粘合剂191将支撑基板192接合到保护膜171。例如，支撑基板192是硅基板，或是玻璃基板。接着，利用研磨器、CMP、湿式蚀刻或等离子体蚀刻等从后表面侧对半导体晶圆181进行薄膜化。

接下来，如图4的“a”中所示，例如，通过光刻或干法蚀刻，在半导体晶圆181的后表面侧上形成凹部141。

接下来，如图4的“b”中所示，填充凹部141的填充膜142形成在半导体晶片181的后表面侧上。可以采用PE-CVD(等离子体增强化学气相沉积)、PE-PVD(等离子体增强物理气相沉积)、ALD(原子层沉积)等来形成填充膜142。可以采用层压方法、施加方法等来形成填充膜142。凹部141可以用填充膜142完全封闭，或者空隙或接缝可以保留在凹部141中。

接下来，如在图5的“a”中所示出的，例如，通过光刻或通过干法蚀刻形成在厚度方向上延伸贯通半导体晶圆181的通孔123。此时，通孔123可以进入布线层112并到达布线113。

接下来，如图5的“b”中所示，通过半加成法(semi-additive process)形成经由绝缘膜122嵌入在通孔123中的贯通电极121和经由后表面绝缘膜150设置在半导体基板111的后表面侧的后表面布线151。在该步骤中，可以使用后过孔TSV(贯通硅过孔)技术。另外，绝缘膜122以及后表面绝缘膜150可以使用相同的材料，也可以同时形成绝缘膜122以及后表面绝缘膜150。

接着，如图6所示，在半导体晶圆181的后表面侧形成保护膜152和突起电极153。

接下来，如图1所示，去除支撑基板192和粘合剂191。然后，例如通过切割过程将半导体晶圆181切割成芯片形状的片。由此，形成安装有子芯片102的半导体芯片101。

如上所述，在上述第一实施方式中，在半导体基板111的后表面侧形成包括凹部141的凹部层140，凹部141在除了半导体元件的形成表面114以外的同一表面中具有开口143并且不均匀地布置。因此，能够在不减小形成在半导体基板111的前表面侧的半导体元件的占有面积的同时校正半导体基板111的不均匀翘曲，该不均匀翘曲可能由于半导体芯片101上的子芯片102的布置引起。在这种情况下，可自由调整半导体芯片101中的翘曲分布。对于具有复杂的翘曲分布的诸如2.5D或3D分层结构的结构可以实现高的翘曲校正效果。

此外，在上述第一实施方式中，晶格状槽用作凹部层140中的凹部141。因此，能够在不增加步骤的数量的情况下精细地调整凹部141的宽度或密度。因此，可以提高校正半导体基板111的不均匀翘曲的精度。

另外，在上述第一实施方式中，凹部141与半导体基板111的端部分离。因而，能够抑制从凹部141的任一个开始的裂纹的出现。

此外，在上述第一实施方式中，后表面布线151设置在半导体芯片101的后表面侧，并且设置贯通半导体基板111的贯通电极121。因而，不需要从形成有半导体元件的半导体芯片101的表面侧向外部引出布线。因此，能够增大形成在半导体芯片101的表面侧的半导体元件的占有面积。

另外，在上述第一实施方式中，在将子芯片102安装在半导体晶圆181上之后，通过切割处理等将子芯片102切割成芯片状的片。因而，在形成安装有子芯片102的半导体芯片101时，不必逐片布置半导体芯片101的芯片形状片的方向和位置。因此，提高了制造过程的效率。

另外，在上述第一实施方式中，不均匀地布置的凹部141中的开口143设置在半导体元件的形成表面114以外的同一表面上。因而，能够在不受半导体元件的布置位置的限制的影响的情况下将凹部141不均匀地布置在凹部层140中。此外，不均匀地布置的凹部141可通过单次光刻过程和单次干法蚀刻过程形成。结果，能够在抑制步骤的数量的增加的同时校正半导体基板111的不均匀翘曲。

<2.第二实施方式>

在上述第一实施方式中，凹部层140设置在半导体基板111中，凹部层140包括不均匀地布置并用与用于使贯通电极121与半导体基板111绝缘的绝缘膜122分离设置的填充膜142填充的凹部141。在第二实施方式中，绝缘膜122或者后表面绝缘膜150用作填充膜242。

图7示出了根据第二实施方式的半导体装置的配置实施例的截面部分。

在根据第二实施方式的半导体装置200中，设置凹部层240代替根据上述第一实施方式的半导体装置100的凹部层140。根据第二实施方式的半导体装置200的其余配置与根据上述第一实施方式的半导体装置100的那些配置相同。

凹部层240包括根据半导体基板111的翘曲不均匀地布置的凹部241。每个凹部241填充有填充膜242。与绝缘膜122相同的材料或与后表面绝缘膜150相同的材料可以用于填充膜242。在这种情况下，绝缘膜122、填充膜242和后表面绝缘膜150可以同时形成。例如，在上述第一实施方式中，在图4的“b”中，每个凹部141填充有填充膜142，然后，在图5的“a”中，通孔123形成在半导体晶圆181中。在第二实施方式中，也可以在用填充膜242填充凹部241之前，在半导体晶圆181上形成通孔123，在形成绝缘膜122以及后表面绝缘膜150时，用填充膜242填充凹部241。如果使用无机材料，则SiO₂、SiON、SiN、SiOC或SiCN可以用作绝缘膜122、填充膜242和后表面绝缘膜150的材料。如果使用有机材料，则具有硅酮、聚酰亚胺、丙烯酸或环氧骨架的树脂可以用作绝缘膜122、填充膜242和后表面绝缘膜150的材料。

如上所述，根据上述第二实施方式绝缘膜122或者后表面绝缘膜150用作填充膜242。因此，在形成绝缘膜122或者后表面绝缘膜150的步骤期间形成填充膜242，使得可以减少步骤的数量。具体地，可以省去上述第一实施方式中的图4的“b”中描述的步骤。

<3.第三实施方式>

在上述第一实施方式中，包括不均匀地布置的凹部141的凹部层140设置在半导体基板111中。在第三实施方式中，凹部层340设置在保护膜171中。

图8示出了根据第三实施方式的半导体装置的配置实施例的截面部分。

在根据第三实施方式的半导体装置300中，设置半导体芯片201和保护膜271代替根据上述第一实施方式的半导体装置100的半导体芯片101和保护膜171。根据第三实施方式的半导体装置200的其余配置与根据上述第一实施方式的半导体装置100的那些配置相同。

在半导体芯片201中，设置半导体基板211代替根据上述第一实施方式的半导体基板111。从半导体基板211去除凹部层140。根据第三实施方式的半导体芯片201的其余配置与根据上述第一实施方式的半导体芯片101的那些配置相同。

通过将凹部层340添加到上述第一实施方式的保护膜171来获得保护膜271。凹部层340可以设置在保护膜271的前表面侧上。凹部层340包括根据半导体基板111的翘曲不均匀地布置的凹部341。凹部341在凹部层340中的密度、宽度、深度和形状中的至少一个方面可以不同。此外，凹部341可以与保护膜271的端部分离。每个凹部341填充有填充膜342。与上述第一实施方式的填充膜142相同的材料可以用作第三实施方式的填充膜342。根据第三实施方式的保护膜271的其余配置与根据上述第一实施方式的保护膜171的那些配置相同。

如上所述，在上述第三实施方式中，在保护膜171中设置凹部层340。因此，当凹部层140不设置在半导体基板211中时，可校正半导体基板211的不均匀翘曲。由此，能够提高贯通电极121的布置自由和密度。

<4.第四实施方式>

在上述第一实施方式中，包括不均匀地布置的凹部141的凹部层140设置在半导体基板111中。在第四实施方式中，凹部层440设置在支撑基板492中。

图9示出了根据第四实施方式的半导体装置的配置实施例的截面部分。

半导体装置400包括半导体芯片401、子芯片402和支撑基板492。半导体芯片401包括背照式固态成像元件。背照式固态成像元件可以是CMOS(互补金属氧化物半导体)图像传感器，或者可以是CCD(电荷耦合器件)图像传感器。

半导体芯片401包括在其上形成有半导体元件的半导体基板411。半导体元件包括沿行方向和列方向以矩阵布置的光电二极管和像素晶体管。布线层412形成在半导体基板411上。优选地，半导体基板411的厚度在3μm至15μm的范围内。在布线层412中，设置有布线413和使布线413彼此绝缘的绝缘层。

在半导体基板411的后表面侧上，用于各个像素的未示出的滤色器设置在其中布置有像素的像素区域中，并且用于各个像素的片上透镜415布置在滤色器上。在像素区域的周边部，在半导体基板411及布线层412中形成有将外部连接端子421与布线413连接的开口部414。另外，外部连接端子421经由开口部414与布线413连接，经由接合布线422与外部连接。

同时，子芯片402包括子基板461。布线层462形成在子基板461上。布线463和用于使布线463彼此绝缘的绝缘层设置在布线层462中。用于控制固态成像元件的处理器可形成在子芯片402上。用于存储从固态成像元件输出的成像数据的存储器可形成在子芯片402上。用于处理从固态成像元件输出的成像数据的信号处理电路可以形成在子芯片402上。

在半导体芯片401上，以覆盖子芯片402的方式形成保护膜171。支撑基板492接合到保护膜171。例如，支撑基板492是硅基板，或者是玻璃基板。

凹部层440设置在支撑基板492的前表面侧上。凹部层440包括根据半导体基板411的翘曲不均匀地布置的凹部441。凹部441可以在凹部层440中的密度、宽度、深度和形状中的至少一个方面不同。

每个凹部441填充有填充膜442。与上述第一实施方式的填充膜142相同的材料可以用于第四实施方式的填充膜442。

如迄今所描述的，在第四实施方式中，凹部层440被设置在支撑基板492中。因此，即使在半导体基板411的厚度存在限制的情况下，也可校正半导体基板411的不均匀翘曲。因此，在半导体芯片401上形成背照式固态成像元件的同时，可抑制由翘曲引起的光学特性的劣化。

<5.第五实施方式>

在上述第一实施方式中，凹部141的布置密度根据安装在半导体芯片101上的子芯片102的位置而不同。在第五实施方式中，凹部541的布置密度在安装在半导体芯片501上的子芯片102与子芯片502之间不同。

图10示出了描述根据第五实施方式的半导体装置的配置实施例的示图。要注意的是，在图10中，“a”表示沿着垂直方向截取的半导体装置500的配置实施例的截面部分，而“b”表示沿着水平方向截取的凹部层540的配置实施例的截面部分。

在根据第五实施方式的半导体装置500中，设置半导体芯片501代替上述第一实施方式的半导体芯片101，并且此外，另外设置子芯片502。根据第五实施方式的半导体装置500的其余配置与根据上述第一实施方式的半导体装置100的那些配置相同。

子芯片502包括子基板561。绝缘层562形成在子基板561上。子芯片502接合到设置在半导体芯片501的芯片区域RA内的接合区域RC。在这种情况下，例如，可以在布线层112和绝缘层562彼此相对的情况下将子芯片502直接接合到半导体芯片101。子芯片502可以是其上形成有半导体元件的半导体芯片，或者可以是其上没有形成半导体元件的虚设芯片。可以在半导体芯片101上安装多个子芯片502。

在半导体芯片501中，设置凹部层540代替上述第一实施方式的凹部层140。凹部层540包括根据半导体基板111的翘曲不均匀地布置的凹部541。每个凹部541填充有填充膜542。可以使用与上述第一实施方式的填充膜142相同的材料作为第五实施方式的填充膜542的材料。

凹部541在凹部层540中的密度、宽度、深度和形状中的至少一个方面可不同。在这种情况下，根据安装在半导体芯片501上的子芯片102、502的位置，凹部541在凹部层540的密度、宽度、深度、形状中的至少一个方面不同。

图10示出了凹部541形成晶格状形状并且子芯片102和502的接合区域RB和RC内的凹部层540中的凹部541的密度低于半导体芯片501的芯片区域RA内的凹部层150中的凹部541的密度的实施例。在这种情况下，在子芯片102和502的接合区域RB和RC中，凹部层540中的凹部541的密度可根据半导体基板111的翘曲的方向而变化。

如上所述，在上述第五实施方式的结构中，凹部541的布置密度在安装在半导体芯片501上的子芯片102与子芯片502之间不同。因此，可以将不同类型的多个芯片接合到半导体芯片101，同时校正半导体基板111的不均匀翘曲。由此，能够在抑制芯片大型化的同时提高半导体装置500的多功能性。

应注意，在图8中，子芯片502可安装在半导体芯片201上，并且代替凹部层340，凹部层540可设置在保护膜271中。此外，子芯片502可以安装在图9中的半导体芯片401上，并且代替凹部层440，凹部层540可以设置在支撑基板492中。

<6.第六实施方式>

在上述第一实施方式中，凹部层140中的凹部141具有相同的深度。在第六实施方式中，凹部层640中的凹部641具有不同的深度。

图11示出了根据第六实施方式的半导体装置的配置实施例的截面部分。

在根据第六实施方式的半导体装置600中，设置凹部层640代替根据上述第一实施方式的半导体装置100的凹部层140。根据第六实施方式的半导体装置600的其余配置与根据上述第一实施方式的半导体装置100的那些配置相同。

凹部层640包括根据半导体基板111的翘曲不均匀地布置的凹部641。凹部641的深度根据子芯片102的布置位置而不同。凹部641的宽度等于或小于大约10μm，并且凹部641的深度等于或小于大约30μm。为了校正不均匀翘曲，凹部层640中的凹部641的深度可以变化大约10％。要注意，关于凹部641的深度的制造变化在约每裸片(per die)的1％内。

为了简化，这里说明了采用两个不同深度的情况，但是可以采用三个以上不同深度。此外，可以另外执行用于改变凹部641的密度的方法。每个凹部641填充有填充膜642。可以使用与上述第一实施方式的填充膜142相同的材料作为第六实施方式的填充膜642的材料。

如迄今所描述的，在根据上述第六实施方式的配置中，凹部641的深度根据半导体基板111的翘曲而不同。因而，与凹部641的布置密度根据半导体基板111的翘曲而变化的情况相比，凹部641的布置面积比可以变小，以使得贯通电极121高度一体化。

要注意，可在保护膜271中设置凹部层640代替图8中的凹部层340。此外，代替图9中的凹部层440，凹部层640可以设置在支撑基板492中。

此外，在上述实施方式中，晶格图案在半导体基板的纵向方向上的晶格间距被设置成等于在半导体基板的横向方向上的晶格间距。然而，晶格图案在半导体基板的纵向方向上的晶格间距可以不同于在半导体基板的横向方向上的晶格间距。

<7.第七实施方式>

在上述第一实施方式中，凹部层140中的凹部141具有相同的深度和宽度。在第七实施方式中，凹部层740中的凹部741具有不同的深度和不同的宽度。

图12示出了根据第七实施方式的半导体装置的配置实施例的截面部分。

在根据第七实施方式的半导体装置700中，设置凹部层740代替根据上述第一实施方式的半导体装置100的凹部层140。根据第七实施方式的半导体装置700的其余配置与根据上述第一实施方式的半导体装置100的那些配置相同。

凹部层740包括根据半导体基板111的翘曲不均匀地布置的凹部741。根据子芯片102的布置位置，凹部741在凹部层740中的深度和宽度不同。凹部741的宽度等于或小于大约10μm。凹部741的深度等于或小于大约30μm。为了校正不均匀翘曲，凹部层740中的凹部741的宽度可变化约10％。要注意，关于凹部741的宽度的制造变化在约每裸片的1％内。

在此，为了简化，说明了采用两个不同的宽度的情况，但也可以采用三个以上的不同的宽度。此外，还可执行用于改变凹部741的密度的方法。每个凹部741填充有填充膜742。与上述第一实施方式的填充膜142的材料相同的材料可以用作第七实施方式的填充膜742的材料。

如迄今所描述的，在根据上述第七实施方式的配置中，凹部741根据半导体基板111的翘曲在深度和宽度上不同。因而，通过在半导体基板111的等离子体蚀刻期间的微负载效应，能够根据凹部741之间的宽度差产生深度变化。因此，为了使半导体基板111的凹部741的深度不同，不必针对凹部741的每个深度重复执行蚀刻，因此，可以简化过程。

应注意，代替图8中的凹部层340，可在保护膜271中设置凹部层740。此外，代替图9中的凹部440，凹部740可设置在支撑基板492中。

<8.第八实施方式>

在上述第一实施方式中，凹部层140中的凹部141具有晶格状平面形状。在第八实施方式中，凹部层840中的凹部841均具有圆形平面形状。

图13示出了根据第八实施方式的半导体装置的配置实施例的截面部分。要注意，图13示出了凹部层840的水平截面部分。

在根据第八实施方式的半导体装置800中，设置凹部层840代替根据上述第一实施方式的半导体装置100的凹部层140。根据第八实施方式的半导体装置800的其余配置与根据上述第一实施方式的半导体装置100的那些配置相同。

凹部层840包括根据半导体基板111的翘曲不均匀地布置的凹部841。凹部层840的凹部841的形状根据子芯片102的布置位置而不同。在图13中，采用凹部841具有相应的同心圆形状的圆形图案。圆形图案可以是圆圈图案、可以是弧形图案，或者可以是它们的组合。圆形图案可以是椭圆形图案。每个凹部841填充有填充膜842。可以使用与上述第一实施方式的填充膜142相同的材料作为第八实施方式的填充膜842的材料。

如上所述，在上述第八实施方式中，凹部层840中的凹部841的形状采用圆形图案。因此，与采用线性格状图案的情况相比，可以抑制应力集中，并且可以增强耐裂纹性。

应注意，圆形图案可具有根据半导体基板111的翘曲的深度变化、宽度变化或间隔变化。此外，代替图8中的凹部层340，可在保护膜271中设置凹部层840。此外，代替图9中的凹部440，凹部层840可设置在支撑基板492中。

<9.第九实施方式>

在上述第一实施方式中，凹部层140中的凹部141具有晶格状平面形状。在第九实施方式中，凹部层940中的凹部941以独立图案形成。

图14示出根据第九实施方式的半导体装置的配置实施例的截面部分。要注意，图14示出了凹部层940的水平截面部分。

在根据第九实施方式的半导体装置900中，设置凹部层940代替根据上述第一实施方式的半导体装置100的凹部层140。根据第九实施方式的半导体装置900的其余配置与根据上述第一实施方式的半导体装置100的那些配置相同。

凹部层940包括根据半导体基板111的翘曲不均匀地布置的凹部941。凹部941以独立图案形成。独立图案的凹部层940的凹部941的布置密度根据子芯片102的布置位置而变化。每个凹部941填充有填充膜942。与上述第一实施方式的填充膜142相同的材料可以用作第九实施方式的填充膜942的材料。

如上所述，在上述第九实施方式中，凹部层940中的凹部941以独立图案形成。因此，与采用线性格状图案的情况相比，可以抑制应力集中，并且可以增强耐裂纹性。

应注意，独立图案可根据半导体基板111的翘曲具有深度变化、尺寸变化以及间隔变化。此外，代替图8中的凹部层340，可以在保护膜271中设置凹部层940。此外，代替图9中的凹部层440，凹部层940可以被设置在支撑基板492中。

此外，在上述实施方式中，假设在不同尺寸的芯片接合在一起的情况下出现半导体基板的不均匀翘曲。在任何其他实施方式中，半导体基板的不均匀翘曲由于布线密度的极端偏置或由于基板厚度的局部变化而发生。例如，在芯片上的布线面积比率变化1.5倍以上的情况下，发生半导体基板的不均匀翘曲。在某个具体实施例中，在芯片的中心部分中的布线面积比为30％且芯片的外围部分中的布线面积比为45％的情况下，出现半导体基板的不均匀翘曲。

此外，应注意，上述实施方式均举例说明了用于体现本技术的一个实施例，并且实施方式的特征与权利要求的发明指定特征具有对应关系。而且，权利要求书的发明指定特征与以相同名称引用的实施方式的组件具有对应关系。然而，本技术不限于本技术的实施方式，并且可以通过本技术的主旨的范围内的实施方式的各种修改来体现。此外，本说明书中描述的效果仅是实施例，并且因此不是限制性的。此外，可以提供任何其他效果。

应注意，本技术还可采用以下配置。

(1)

一种半导体装置，包括：

半导体基板，在其上形成有半导体元件；

凹部层，包括在半导体元件的形成表面以外的同一表面上具有开口并且不均匀地布置的凹部；以及

填充膜，填充凹部。

(2)

根据(1)的半导体装置，其中，

填充膜是无机膜或树脂膜。

(3)

根据(1)或(2)的半导体装置，其中，

凹部是槽或孔。

(4)

根据(1)至(3)中任一项的半导体装置，其中，

凹部在凹部层中的密度、宽度、深度和形状中的至少一个方面不同。

(5)

根据(1)至(4)中任一项的半导体装置，其中

根据安装在半导体基板上的子基板的位置、形成在半导体基板中的布线的布线密度和形成在半导体基板中的贯通电极的布置密度中的至少一个，凹部在凹部层中的密度、宽度、深度和形状中的至少一个方面不同。

(6)

根据(1)至(5)中任一项的半导体装置，其中，

凹部形成为晶格状图案、圆形图案或独立图案。

(7)

根据(1)至(6)中任一项的半导体装置，其中，

凹部层形成在半导体基板的与形成有半导体元件的表面相对的表面上。

(8)

根据(1)至(7)中任一项的半导体装置，还包括：

形成在半导体基板上的保护膜，其中，

凹部层形成在保护膜中。

(9)

根据(1)至(8)中任一项的半导体装置，还包括：

支撑基板，支撑半导体基板，其中，

凹部层形成在支撑基板中。

(10)

根据(1)至(9)中任一项的半导体装置，其中，

每个凹部具有大于0μm但等于或小于10μm的宽度，并且具有大于0μm但等于或小于30μm的深度。

(11)

根据(1)至(10)中任一项的半导体装置，其中，

凹部与半导体基板的端部分离。

(12)

根据(1)至(11)中任一项的半导体装置，还包括：

后表面布线，形成在半导体基板的与形成有半导体元件的表面相对的表面；以及

贯通电极，与后表面布线连接并贯通半导体基板。

(13)

根据(1)至(12)中任一项的半导体装置，还包括：

绝缘膜。使后表面布线与半导体基板绝缘，其中，

填充膜的材料与绝缘膜的材料相同。

(14)

根据(1)至(13)中任一项的半导体装置，其中，

半导体元件是背照式固态成像元件。

[参考标号列表]

100 半导体装置

101 半导体芯片

102 子芯片

111 半导体基板

112、162 布线层

113、163 电线

121 贯通电极

122 绝缘膜

140 凹部层

141 凹部

142 填充膜

150 后表面绝缘膜

151 后表面电线

152、171 保护膜

153 突出电极

161 子基板。

Claims (14)

1.一种半导体装置，包括：

半导体基板，在所述半导体基板上形成有半导体元件；

凹部层，包括在所述半导体元件的形成表面以外的同一表面上具有开口并且不均匀地布置的凹部；以及

填充膜，填充所述凹部。

2.根据权利要求1所述的半导体装置，其中，

所述填充膜是无机膜或树脂膜。

3.根据权利要求1所述的半导体装置，其中，

所述凹部是槽或孔。

4.根据权利要求1所述的半导体装置，其中，

所述凹部在所述凹部层中的密度、宽度、深度和形状中的至少一个方面不同。

5.根据权利要求1所述的半导体装置，其中，

根据安装在所述半导体基板上的子基板的位置、形成在所述半导体基板中的布线的布线密度和形成在所述半导体基板中的贯通电极的布置密度中的至少一个，所述凹部在所述凹部层中的密度、宽度、深度和形状中的至少一个方面不同。

6.根据权利要求1所述的半导体装置，其中，

所述凹部形成为晶格状图案、圆形图案或独立图案。

7.根据权利要求1所述的半导体装置，其中，

所述凹部层形成在所述半导体基板的与形成有所述半导体元件的表面相对的表面上。

8.根据权利要求1所述的半导体装置，还包括：

保护膜，形成在所述半导体基板上，其中，

所述凹部层形成在所述保护膜中。

9.根据权利要求1所述的半导体装置，还包括：

支撑基板，支撑所述半导体基板，其中，

所述凹部层形成在所述支撑基板中。

10.根据权利要求1所述的半导体装置，其中，

每个所述凹部具有大于0μm但等于或小于10μm的宽度，并且具有大于0μm但等于或小于30μm的深度。

11.根据权利要求1所述的半导体装置，其中，

所述凹部与所述半导体基板的端部分离。

12.根据权利要求1所述的半导体装置，还包括：

后表面布线，形成在所述半导体基板的与形成有所述半导体元件的表面相对的表面上；以及

贯通电极，与所述后表面布线连接并贯通所述半导体基板。

13.根据权利要求12所述的半导体装置，还包括：

绝缘膜，使所述后表面布线与所述半导体基板绝缘，其中，

所述填充膜的材料与所述绝缘膜的材料相同。

14.根据权利要求1所述的半导体装置，其中，

所述半导体元件是背照式固态成像元件。