CN118281081B - 一种mps二极管元胞结构、版图结构以及制作方法 - Google Patents

Abstract

本申请提供一种MPS二极管元胞结构、版图结构以及制作方法，该元胞结构包括：第一导电类型衬底层；第一导电类型外延层，其设置于所述第一导电类型衬底层上；多个第一导电类型电流扩展层，其间隔设置于所述第一导电类型外延层背离所述第一导电类型衬底层的一侧；多个第二导电类型第一体区，其设置于任意两个相邻的所述第一导电类型电流扩展层之间；两个第二导电类型第二体区，其分别设置于所述多个第一导电类型电流扩展层的两侧；欧姆接触层，其设置于所述第二导电类型第二体区背离所述第一导电类型外延层的一侧；阳极层和阴极层。本申请可有效提高器件的抗浪涌能力，降低反向漏电流，提高反向击穿电压。

Description

一种MPS二极管元胞结构、版图结构以及制作方法

技术领域

本发明涉及领域，尤其涉及一种MPS二极管元胞结构、版图结构以及制作方法。

背景技术

由于硅（Silicon， Si）材料的禁带宽度较窄，对高温高压等环境的承受能力较差，传统的Si功率器件已经无法满足航空航天、轨道交通、新能源等先进领域对器件性能的要求。第三代半导体材料碳化硅（Silicon Carbide， SiC）具有宽禁带、高临界电场、高电子饱和速度和高热导率等优点，使得SiC成为用于制作耐高温高压的大功率器件的理想材料。

SiC功率器件广泛被用于高温、高压、大电流等极端场合。在实际应用中，SiC SBD的设计存在正向压降和反向漏电之间的权衡取舍。对于纯SiC SBD而言，这只能通过选取不同的金属种类来实现。使用接触势垒较高的金属（如Ni），可以实现较小的漏电流，但是正向导通压降将会增加。使用接触势垒较低的金属（如Ti），可以实现较低的正向压降，但是反向漏电将会增加。考虑到势垒钉扎效应的影响，实际上不同金属种类之间的势垒差比金属功函数更小，改变金属种类对器件性能的影响并不显著。

发明内容

鉴于以上现有技术存在的问题，本发明提出一种MPS二极管元胞结构、版图结构以及制作方法，主要解决现有的器件需要在正向导通压降与漏电流之前权衡，器件性能受限的问题。

为了实现上述目的及其他目的，本发明采用的技术方案如下。

本申请提供一种MPS二极管元胞结构，包括：第一导电类型衬底层；第一导电类型外延层，其设置于所述第一导电类型衬底层上；多个第一导电类型电流扩展层，其间隔设置于所述第一导电类型外延层背离所述第一导电类型衬底层的一侧；多个第二导电类型第一体区，其设置于任意两个相邻的所述第一导电类型电流扩展层之间；两个第二导电类型第二体区，其分别设置于所述多个第一导电类型电流扩展层的两侧；其中相邻的所述第二导电类型第一体区、所述第一导电类型电流扩展层以及所述第二导电类型第二体区形成有第一沟槽，且相邻的两个所述第二导电类型第一体区以及所述第一导电类型电流扩展层之间形成第二沟槽；所述第一沟槽和所述第二沟槽底部的拐角形成于对应侧的体区，所述第一导电类型电流扩展层位于所述第一沟槽和所述第二沟槽的底部；欧姆接触层，其设置于所述第二导电类型第二体区背离所述第一导电类型外延层的一侧；阳极层，其分别与所述欧姆接触层、第一导电类型电流扩展层、第二导电类型第一体区以及第二导电类型第二体区接触；阴极层，其设置于所述第一导电类型衬底层背离所述第一导电类型外延层的一侧。

在本申请一实施例中，所述结构还包括第二导电类型埋层，其设置于所述第一导电类型外延层内。

在本申请一实施例中，所述第一沟槽和所述第二沟槽底部的拐角包括弧面。

在本申请一实施例中，所述第二导电类型第一体区的深度与所述第二导电类型第二体区的深度相同，且所述第二导电类型第一体区的宽度小于所述第二导电类型第二体区的宽度。

在本申请一实施例中，所述第一沟槽与所述第二沟槽的深度以及宽度均相同。

在本申请一实施例中，所述第一导电类型电流扩展层的厚度小于相邻两个所述第二导电类型第一体区之间的间隔区域的厚度。

在本申请一实施例中，所述第一导电类型衬底层、所述第二导电类型第一体区、所述第二导电类型第二体区以及所述第二导电类型埋层均采用重掺杂，所述第一导电类型外延层采用轻掺杂。

本申请还提供一种MPS二极管版图结构，包括多个前述的MPS二极管元胞结构，多个所述MPS二极管元胞结构并排设置。

在本申请一实施例中，所述MPS二极管元胞结构中的所述第一沟槽、所述第二沟槽以及第一导电类型电流扩展层在所述第一导电类型衬底层的投影包括四边形、六边形或八边形。

本申请还提供一种MPS二极管元胞结构的制作方法，包括：提供第一导电类型衬底层；在所述第一导电类型衬底层上设置第一导电类型外延层；在所述第一导电类型外延层上通过离子注入形成第一导电类型电流扩展层、多个第二导电类型第一体区和两个第二导电类型第二体区，两个第二导电类型第二体区分别设置于所述多个第一导电类型电流扩展层的两侧；在所述第二导电类型第二体区上制作欧姆接触层；通过刻蚀形成第一沟槽和第二沟槽，其中所述第一沟槽设置于相邻的所述第二导电类型第一体区、所述第一导电类型电流扩展层以及所述第二导电类型第二体区之间，所述第二沟槽设置于相邻的两个所述第二导电类型第一体区以及所述第一导电类型电流扩展层之间；所述第一沟槽和所述第二沟槽底部的拐角形成于对应侧的体区，所述第一导电类型电流扩展层位于所述第一沟槽和所述第二沟槽的底部；制作阳极层，使得所述阳极层分别与所述欧姆接触层、第一导电类型电流扩展层、第二导电类型第一体区以及第二导电类型第二体区接触；在所述第一导电类型衬底层背离所述第一导电类型外延层的一侧制作阴极层。

如上所述，本发明一种MPS二极管元胞结构、版图结构以及制作方法，具有以下有益效果。

本申请通过第一体区、第二体区以及电流扩展层形成对应的第一沟槽和第二沟槽，在器件阳极施加正向电压时，利用沟槽底部的电流扩展层、外延层以及衬底形成导通通道，在电流逐渐变大后，第二体区与外延层形成的PN结打开，可以允许更大的电流流过形成双极导通，可提高器件的抗浪涌能力。

附图说明

图1为本申请一实施例中MPS二极管元胞结构的剖面结构示意图。

图2为本申请一实施例中MPS二极管的版图结构示意图。

图3为本申请另一实施例中MPS二极管的版图结构示意图。

图4为本申请另一实施例中MPS二极管的版图结构示意图。

图5为本申请一实施例中MPS二极管的制作方法的流程示意图。

图6为本申请一实施例中N型衬底的示意图。

图7为本申请一实施例中包含缓冲层的堆叠结构示意图。

图8为本申请一实施例中生长有外延层的堆叠结构示意图。

图9为本申请一实施例中设置有P+埋层的堆叠结构示意图。

图10为本申请一实施例中外延层的整体堆叠结构示意图。

图12为本申请一实施例中包含P+体区的堆叠结构示意图。

图11为本申请一实施例中离子注入形成N型电流扩展层的堆叠结构示意图。

图13为本申请一实施例中包含欧姆接触层的堆叠结构示意图。

图14为本申请一实施例中包含沟槽的堆叠结构示意图。

图15为本申请一实施例中包含电极的堆叠结构示意图。

附图标号说明：

01-阴极层；02-第一导电类型衬底层；03-缓冲层；04-第一导电类型外延层；05-第二导电类型埋层；06-第二导电类型第一体区；07-第一导电类型电流扩展层；08-第二导电类型第二体区；09-欧姆接触层；10-阳极层。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

经发明人研究发现：

由于硅（Silicon, Si）材料的禁带宽度较窄，对高温高压等环境的承受能力较差，传统的Si功率器件已经无法满足航空航天、轨道交通、新能源等先进领域对器件性能的要求。第三代半导体材料碳化硅（Silicon Carbide, SiC）具有宽禁带、高临界电场、高电子饱和速度和高热导率等优点，使得SiC成为用于制作耐高温高压的大功率器件的理想材料。

常见的功率器件如肖特基二极管（Schottky Barrier Diod, SBD）、金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field Effect Transistor, MOSFET）、结型场效应晶体管（Junction Field Effect Transistor, JFET）、绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor, IGBT）均已有了相应的商业化的SiC基产品。在以上所有功率器件中，功率二极管作为不控器件，在几乎所有电力电子电路中都不可或缺，所以获得了最广泛的商业应用。功率二极管结构最简单，制备最为容易，最适合作为材料特性的测试表征、新技术验证、器件建模分析的平台。综上所述，既然SiC是目前最有前途的宽禁带半导体材料，而二极管又是进行器件研究的绝佳平台，那么SiC功率二极管就成为了非常值得深入研究的对象。

因为SiC材料有着更低的本征载流子浓度和更高的击穿电压，有效降低了器件的正向压降。在600~3000 V的电压范围内，目前基本都采用SiC SBD，而SiC PiN二极管的开启电压较大(约为2.7 V)，抵消了其外延厚度较小的优势。

SiC SBD（SiC Schottky barrier diode，碳化硅肖特基二极管）的主要优势在于其正向压降低，有助于降低通态损耗；同时它作为单极型器件，无少子存储和反向恢复现象，可以实现较高的开关频率，有助于充分发挥SiC器件的优势。SiC SBD结构的主要问题是由于其势垒高度较低，且存在镜像力势垒降低效应，所以其反向漏电流较大，且随反向电压增加而增加，击穿特性较软。在实际应用中，SiC SBD的设计存在正向压降和反向漏电之间的权衡取舍。对于纯SiC SBD而言，这只能通过选取不同的金属种类来实现。使用接触势垒较高的金属（如Ni），可以实现较小的漏电流，但是正向导通压降将会增加。使用接触势垒较低的金属（如Ti），可以实现较低的正向压降，但是反向漏电将会增加。考虑到势垒钉扎效应的影响，实际上不同金属种类之间的势垒差比金属功函数更小，改变金属种类对器件性能的影响并不显著。

在不显著恶化正向导通性能的情况下抑制反向漏电流，结势垒肖特基二极管（Junction barrier Schottky diode, JBS diode）应运而生。SiC JBS的阳极金属下方的肖特基接触部分和P+区部分交错排列。在正偏时，仅有肖特基接触部分参与导电，器件的特性类似纯SiC SBD；在反偏时，肖特基结两侧的P+区和N-外延层构成的P+/N-结形成耗尽区相互接触，对肖特基接触形成了屏蔽，显著降低了其下方的电场强度，从而降低了漏电流。通过改变P+区和肖特基区的尺寸，在保持肖特基金属不变的前提下，很容易地调节器件的正向和反向特性；同时，SiC JBS二极管还保留了纯SiC SBD单极性导通、开关速度快的优势，所以SiC JBS很快就代替了纯SiC SBD，成为了SiC肖特基二极管的主要形式。

为了充分发挥SiC材料的优势，SiC功率器件广泛被用于高温、高压、大电流等极端场合，器件的可靠性逐渐成为了一个重要的议题。而在各种可靠性性能中，抗浪涌电流冲击能力是非常重要的一个可靠性指标。抗浪涌电流冲击能力指的是器件承受大电流脉冲的能力。当浪涌电流出现时，大电流脉冲流过器件，产生相应的电压降，进而产生较大的发热功率，导致器件的温度在短时间内急剧上升，最终可能使得器件内部部分材料被烧毁，导致器件失效。

本申请设计了一种具有高抗浪涌能力的半导体器件，具体提供了一种MPS二极管元胞结构、版图结构以及制作方法，下面结合具体实施例对本申请的技术方案进行详细阐述。

请参阅图1，图1为本申请一实施例中MPS二极管元胞结构的剖面结构示意图。本申请实施例提供的MPS二极管元胞结构包括：第一导电类型衬底层02；第一导电类型外延层04，其设置于所述第一导电类型衬底层02上；多个第一导电类型电流扩展层07，其间隔设置于所述第一导电类型外延层04背离所述第一导电类型衬底层02的一侧；多个第二导电类型第一体区06，其设置于任意两个相邻的所述第一导电类型电流扩展层07之间；两个第二导电类型第二体区08，其分别设置于所述多个第一导电类型电流扩展层07的两侧；其中相邻的所述第二导电类型第一体区06、所述第一导电类型电流扩展层07以及所述第二导电类型第二体区08形成有第一沟槽，且相邻的两个所述第二导电类型第一体区06以及所述第一导电类型电流扩展层07之间形成第二沟槽；所述第一沟槽和所述第二沟槽底部的拐角形成于对应侧的体区，所述第一导电类型电流扩展层07位于所述第一沟槽和所述第二沟槽的底部；欧姆接触层09，其设置于所述第二导电类型第二体区08背离所述第一导电类型外延层04的一侧；阳极层10，其分别与所述欧姆接触层09、第一导电类型电流扩展层07、第二导电类型第一体区06以及第二导电类型第二体区08接触；阴极层01，其设置于所述第一导电类型衬底层02背离所述第一导电类型外延层04的一侧。

在一实施例中，在第一导电类型衬底层02上制作第一导电类型外延层04之前，还可在第一导电类型衬底层02上生长一层缓冲层03，在缓冲层03的基础上生长第一导电类型外延层04，可提高外延层的质量。缓冲层03也可掺杂为第一导电类型。

在一实施例中，第二导电类型第一体区06与第二导电类型第二体区08背离第一导电类型衬底层02的一侧平齐，且第二导电类型第一体区06的深度与第二导电类型第二体区08的深度相同。第二导电类型第二体区08位于两侧，各第二导电类型第一体区06位于两个第二导电类型第二体区08之间。相邻的两个体区之间设置有第一导电类型电流扩展层07，以两个第二导电类型第一体区06、两个第二导电类型第二体区08以及四个第一导电类型电流扩展层07形成的结构为例，从左到右的排布顺序为第二导电类型第二体区08、第一导电类型电流扩展层07、第二导电类型第一体区06、第一导电类型电流扩展层07、第二导电类型第一体区06、第一导电类型电流扩展层07、第二导电类型第二体区08。以此，形成两个第一沟槽和一个第二沟槽，第一沟槽和第二沟槽底部为第一导电类型电流扩展层07的上表面。沟槽底部可以为弧面结构，即由第二导电类型第一体区06和第二导电类型第二体区08的侧壁通过蚀刻形成的弧形面与第一导电类型电流扩展层07的上表面对接，形成包角结构，这种结构可有效改善沟槽底部拐角处的电场集中现象。

在一实施例中，第二导电类型第一体区06的宽度小于第二导电类型第二体区08的宽度。通过在大尺寸的第二导电类型第二体区08上设置欧姆接触层09，在阳极层10施加正电压且电流较小时，电流依次流过阳极层10、第一导电类型电流扩展层07、第一导电类型外延层04、缓冲层03、第一导电类型衬底层02和阴极层01。在阳极层10施加正电压且电流较大时，第二体区与外延层形成的PN结导通，形成第二条电流路径，电流依次流过阳极层10、欧姆接触层09、第二导电类型第二体区08、第一导电类型外延层04、缓冲层03、第一导电类型衬底层02和阴极层01。以此形成双极导通，可承受大电流，进而提高器件的抗浪涌能力。

在一实施例中，所述第一导电类型电流扩展层07的厚度小于相邻两个所述第二导电类型第一体区06之间的间隔区域的厚度。

在一实施例中，可在第一导电类型外延层04中设置第二导电类型埋层05，该第二导电类型埋层05的厚度可设置在1至10微米之间。在阴极层01施加正电压时，第二导电类型第二体区08与第一导电类型外延层04之间会形成空间电荷区，且第二导电类型埋层05与第一导电类型外延层04之间也会形成空间电荷区。随着阴极正电压的不断增大，两个空间电荷区会连接起来形成一个大的空间电荷区，并向着第一导电类型外延层04方向不断扩大，最终将第一导电类型外延层04全部耗尽，以此来承担更大的反向电场，从而降低反向漏电流，增强反向抗击穿能力。

在一实施例中，第二导电类型埋层05可以包括间隔设置于第一导电类型外延层04内的多个埋层区，埋层区横跨在两个第二导电类型第二体区08之间。具体埋层区的间隔距离和数量可根据实际应用需求进行设置和调整，这里不做限制。

在一实施例中，所述第二导电类型第一体区06的厚度可设置在1至20微米之间，宽度可设置在0.5至10微米之间。

在一实施例中，第二导电类型第二体区08的厚度和宽度均可设置在1至20微米之间，且第二导电类型第二体区08的宽度大于第二导电类型第一体区06的宽度。

在一实施例中，第一导电类型衬底层02的厚度可设置在100至500微米之间，缓冲层03的厚度可设置在1至20微米之间，第二导电类型埋层05的厚度可设置在1至10微米之间，缓冲层03到欧姆接触层09之间的厚度可设置在1至100微米之间。第一导电类型电流扩展层07的宽度等于第一体区与第二体区的间隔宽度，可设置在0.5至10微米之间。

在一实施例中，所述第一导电类型衬底层02、所述第二导电类型第一体区06、所述第二导电类型第二体区08以及所述第二导电类型埋层05均采用重掺杂，所述第一导电类型外延层04采用轻掺杂。具体地，第一导电类型为N型，第二导电类型为P型。通过N型重掺杂形成N+衬底层和N+缓冲层03。通过N型轻掺杂形成N-外延层。通过P型重掺杂形成P+埋层、P+第一体区和P+第二体区。

在一实施例中，衬底层的掺杂浓度为1e19-1e21cm^-3，缓冲层03的掺杂浓度为1e18-1e20cm^-3，外延层的掺杂浓度为1e13-1e17cm^-3，P+埋层、P+第一体区和P+第二体区的掺杂浓度均为1e15-1e18cm^-3，N型电流扩展层的掺杂浓度为1e14-1e18cm^-3。

在一实施例中，衬底可采用碳化硅材料。

基于以上本申请技术方案，在器件阳极施加正电压，当电流很小时，电流从阳极层出发，然后从沟槽底部经过N型掺杂区流入N-型外延层，再依次经过N+型缓冲层03、N+型衬底层，最后从阴极层流出。当电流慢慢变大后，欧姆接触层下方的大P+型掺杂区和N-型外延层之间形成的PN结打开，电流同时又可以从阳极层出发，依次经过欧姆接触、P+型掺杂区、N-型外延层、N+型缓冲层03、N+型衬底层，然后从阴极层流出。此时，电流以从欧姆接触层经过PN结的电流为主，并且是双极导通，可以承受大电流，抗浪涌能力大大提升。在器件阴极层施加正电压，此时器件处于反向阻断状态，P+型掺杂区和N-型外延层之间形成空间电荷区，并且P+型埋层和N-型外延层之间也会形成空间电荷区。随着阴极层正电压不断增大，两个空间电荷区会连接起来形成一个大的空间电荷区并向着N-型外延层方向不断扩大，最终将N-型外延层全部耗尽，以此来承担强大的反向电场。因此，器件的反向漏电低，击穿电压大。本申请的MPS器件结合了SiC JBS和SiC PiN的优点，反向漏电流更低，击穿电压大；开关速度快；抗浪涌能力强，采用包角沟槽结构，可以有效解决沟槽管脚处电场集中现象，防止反向阻断时沟槽拐角电场集中导致提前击穿，提高器件的击穿电压；在沟槽下方设置N型电流扩展层可以降低JFET效应，提高器件导通电流，降低器件的导通压降；设置于外延层中的P+型埋层可进一步增大器件的击穿电压并降低反向漏电流。

请参阅图2，图2为本申请一实施例中MPS二极管的版图结构示意图。本申请实施例还提供一种MPS二极管的版图结构，该版图结构包括多个前述的MPS二极管元胞结构。多个元胞结构并排设置形成规则排布的版图结构。从顶部视角看，MPS二极管元胞结构中沟槽以及第一导电类型电流扩展层07的图案为多边形，包括四边形、六边形和八边形等。以N型电流扩展层对应的版图结构为例，MPS二极管元胞结构中的所述第一沟槽、所述第二沟槽以及第一导电类型电流扩展层07在第一导电类型衬底层02的投影包括四边形、六边形或八边形，具体如图2-4所示。

请参阅图5，图5为本申请一实施例中MPS二极管的制作方法的流程示意图。本申请还提供一种MPS二极管的制作方法，该方法包括以下步骤：

步骤S500，提供第一导电类型衬底层02。

请参阅图6，图6为本申请一实施例中N型衬底的示意图。在一实施例中，第一导电类型为N型，具体地可选择N+型碳化硅衬底（N+ Substrate）。在N型衬底上通过同质外延生长形成N+缓冲层03（N+ Buffer），如图7所示。

步骤S510，在所述第一导电类型衬底层02上设置第一导电类型外延层04。

请参阅图8，图8为本申请一实施例中生长有外延层的堆叠结构示意图。在N+缓冲层03上通过同质外延生长形成外延层（N- Epitaxy）。

请参阅图9，图9为本申请一实施例中设置有P+埋层的堆叠结构示意图。可在外延层生长到一定厚度后，在外延层表面多个区域通过Al离子注入形成P+型埋层。然后继续生长外延层，使得P+埋层嵌入外延层中，如图10所示。

步骤S520，在所述第一导电类型外延层04上通过离子注入形成第一导电类型电流扩展层07、多个第二导电类型第一体区06和两个第二导电类型第二体区08，两个第二导电类型第二体区08分别设置于所述多个第一导电类型电流扩展层07的两侧；

请参阅图11-12，图11为本申请一实施例中离子注入形成N型电流扩展层的堆叠结构示意图。可通过N离子注入形成N型电流扩展层。图12为本申请一实施例中包含P+体区的堆叠结构示意图。可通过Al离子注入在外延层上形成P+型第一体区和P+型第二体区。

步骤S530，在所述第二导电类型第二体区08上制作欧姆接触层09。

请参阅图13，图13为本申请一实施例中包含欧姆接触层09的堆叠结构示意图。可通过溅射金属在P+型第二体区表面形成欧姆接触层09（Ohmic）。

步骤S540，通过刻蚀形成第一沟槽和第二沟槽，其中所述第一沟槽设置于相邻的所述第二导电类型第一体区06、所述第一导电类型电流扩展层07以及所述第二导电类型第二体区08，所述第二沟槽设置于相邻的两个所述第二导电类型第一体区06以及所述第一导电类型电流扩展层07之间；所述第一沟槽和所述第二沟槽底部的拐角形成于对应侧的体区，所述第一导电类型电流扩展层07位于所述第一沟槽和所述第二沟槽的底部。

请参阅图14，图14为本申请一实施例中包含沟槽的堆叠结构示意图。可通过干法刻蚀在N型电流扩展层上方刻蚀形成沟槽，该沟槽的侧壁由第一体区和/或第二体区构成，位于相邻的第一体区和第二体区之间的沟槽为第一沟槽，位于相邻的两个第一体区之间的沟槽为第二沟槽。沟槽的宽度大于N型电流扩展层，使得沟槽底部的拐角由P+型体区包覆形成包角结构，可防止沟槽拐角电场集成导致提前击穿。

步骤S550，制作阳极层10，使得所述阳极层10分别与所述欧姆接触层09、第一导电类型电流扩展层07、第二导电类型第一体区06以及第二导电类型第二体区08接触；在所述第一导电类型衬底层02背离所述第一导电类型外延层04的一侧制作阴极层01。

请参阅图15，图15为本申请一实施例中包含电极的堆叠结构示意图。具体地，可通过沉积Al金属形成阳极层10和阴极层01。

技术术语解析：

Anode译为阳极，图中标有Anode的层为阳极层10；

Cathode译为阴极，图中标有Cathode的层为阴极层01；

Ohmic译为欧姆，图中标有Ohmic的层表示欧姆接触层09；

Epitaxy译为外延，图中标有N- Epitaxy的层对应第一导电类型外延层04；

Buffer译为缓冲，图中标有Buffer的层为缓冲层03；

Substrate译为衬底，图中标有N+ Substrate的层对应第一导电类型衬底层02；

Trench译为沟槽，对应本申请实施例中的第一沟槽和第二沟槽，第一沟槽和第二沟槽的位置在前文中已详细阐述，这里不再赘述。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种MPS二极管元胞结构，其特征在于，包括：

第一导电类型衬底层；

第一导电类型外延层，其设置于所述第一导电类型衬底层上；

多个第一导电类型电流扩展层，其间隔设置于所述第一导电类型外延层背离所述第一导电类型衬底层的一侧；

多个第二导电类型第一体区，其设置于任意两个相邻的所述第一导电类型电流扩展层之间；

两个第二导电类型第二体区，其分别设置于所述多个第一导电类型电流扩展层的两侧；其中相邻的所述第二导电类型第一体区、所述第一导电类型电流扩展层以及所述第二导电类型第二体区形成有第一沟槽，且相邻的两个所述第二导电类型第一体区以及所述第一导电类型电流扩展层之间形成第二沟槽；所述第一沟槽和所述第二沟槽底部的拐角形成于对应侧的体区，所述第一导电类型电流扩展层位于所述第一沟槽和所述第二沟槽的底部；

欧姆接触层，其设置于所述第二导电类型第二体区背离所述第一导电类型外延层的一侧；

阳极层，其分别与所述欧姆接触层、第一导电类型电流扩展层、第二导电类型第一体区以及第二导电类型第二体区接触；

阴极层，其设置于所述第一导电类型衬底层背离所述第一导电类型外延层的一侧。

2.根据权利要求1所述MPS二极管元胞结构，其特征在于，所述结构还包括第二导电类型埋层，其设置于所述第一导电类型外延层内。

3.根据权利要求1所述MPS二极管元胞结构，其特征在于，所述第一沟槽和所述第二沟槽底部的拐角包括弧面。

4.根据权利要求1所述MPS二极管元胞结构，其特征在于，所述第二导电类型第一体区的深度与所述第二导电类型第二体区的深度相同，且所述第二导电类型第一体区的宽度小于所述第二导电类型第二体区的宽度。

5.根据权利要求4所述MPS二极管元胞结构，其特征在于，所述第一沟槽与所述第二沟槽的深度以及宽度均相同。

6.根据权利要求5所述MPS二极管元胞结构，其特征在于，所述第一导电类型电流扩展层的厚度小于相邻两个所述第二导电类型第一体区之间的间隔区域的厚度。

7.根据权利要求2所述MPS二极管元胞结构，其特征在于，所述第一导电类型衬底层、所述第二导电类型第一体区、所述第二导电类型第二体区以及所述第二导电类型埋层均采用重掺杂，所述第一导电类型外延层采用轻掺杂。

8.一种MPS二极管版图结构，其特征在于，包括多个如权利要求1-7任一所述的MPS二极管元胞结构，多个所述MPS二极管元胞结构并排设置形成。

9.根据权利要求8所述的MPS二极管版图结构，其特征在于，所述MPS二极管元胞结构中的所述第一沟槽、所述第二沟槽以及第一导电类型电流扩展层相对于第一导电类型衬底层的投影包括四边形、六边形或八边形。

10.一种MPS二极管元胞结构的制作方法，其特征在于，包括：

提供第一导电类型衬底层；

在所述第一导电类型衬底层上设置第一导电类型外延层；

在所述第一导电类型外延层上通过离子注入形成多个第一导电类型电流扩展层、多个第二导电类型第一体区和两个第二导电类型第二体区，两个第二导电类型第二体区分别设置于所述多个第一导电类型电流扩展层的两侧；所述多个第一导电类型电流扩展层间隔设置于所述第一导电类型外延层背离所述第一导电类型衬底层的一侧；所述多个第二导电类型第一体区设置于任意两个相邻的所述第一导电类型电流扩展层之间；

在所述第二导电类型第二体区上制作欧姆接触层；

通过刻蚀形成第一沟槽和第二沟槽，其中所述第一沟槽设置于相邻的所述第二导电类型第一体区、所述第一导电类型电流扩展层以及所述第二导电类型第二体区，所述第二沟槽设置于相邻的两个所述第二导电类型第一体区以及所述第一导电类型电流扩展层之间；所述第一沟槽和所述第二沟槽底部的拐角形成于对应侧的体区，所述第一导电类型电流扩展层位于所述第一沟槽和所述第二沟槽的底部；

制作阳极层，使得所述阳极层分别与所述欧姆接触层、第一导电类型电流扩展层、第二导电类型第一体区以及第二导电类型第二体区接触；

在所述第一导电类型衬底层背离所述第一导电类型外延层的一侧制作阴极层。