CN118234153A - 双面内埋电路板及其制备方法 - Google Patents
双面内埋电路板及其制备方法 Download PDFInfo
- Publication number
- CN118234153A CN118234153A CN202211635763.4A CN202211635763A CN118234153A CN 118234153 A CN118234153 A CN 118234153A CN 202211635763 A CN202211635763 A CN 202211635763A CN 118234153 A CN118234153 A CN 118234153A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- embedded
- circuit layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 229910000679 solder Inorganic materials 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 238000003825 pressing Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 395
- 239000012790 adhesive layer Substances 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 239000011889 copper foil Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 101001134276 Homo sapiens S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 abstract description 6
- 102100022050 Protein canopy homolog 2 Human genes 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 5
- -1 Polyethylene terephthalate Polymers 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006335 epoxy glue Polymers 0.000 description 1
- LYCAIKOWRPUZTN-UHFFFAOYSA-N ethylene glycol Natural products OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009823 thermal lamination Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提出一种双面内埋电路板及其制备方法。本申请通过无芯(coreless)制程制得第一内埋线路基板和第二内埋线路基板，并将上述内埋线路基板的外层线路层(第三线路层和第四线路层)进行对压形成四层内埋线路，即可制得外侧的两线路层也为内埋线路的双面内埋电路板。本申请所制得的双面内埋电路板，由于各线路层均为内埋线路，即使防焊油墨低于15μm也不会有非内埋线路引起的防焊油墨分布不均的问题，能获得更平坦的防焊油墨表面。并且，本申请所述内埋线路可以获得比非内埋线路(MSAP线路，其线宽线距无法低于12μm)更小的线宽线距，本申请的内埋线路的线宽线距可达10μm以下。
Description
技术领域
本申请涉及电路板技术领域，尤其涉及一种双面内埋电路板及其制备方法。
背景技术
目前常见的内埋线路技术ETS(Embedded Trace Substrate)电路板大多为单面内埋线路结构：一表面为内埋线路，另一表面为非内埋线路(例如，MSAP线路)，内埋线路和非内埋线路表面均覆盖防焊油墨(湿膜)。所述湿膜的厚度一般高于15μm，若低于15μm，则湿膜容易受到基板表面粗糙度影响以及铜与铜之间的间隙影响，导致非内埋线路表面的防焊油墨分布不均而造成外观不良等问题。
发明内容
有鉴于此，本申请提出一种双面内埋电路板的制备方法，以解决非内埋线路表面的防焊油墨分布不均的问题。
本申请一方面提供一种双面内埋电路板的制备方法，其包括如下步骤：
提供电路基板，所述电路基板包括基材层、设于所述基材层相对两表面的第一粘接层和第二粘接层、设于所述第一粘接层背离所述基材层的表面的第一线路层以及设于所述第二粘接层背离所述基材层的表面的第二线路层；
在所述第一线路层背离所述第一粘接层的表面压合一第一绝缘层和一第一导电层，在所述第二线路层背离所述第二粘接层的表面压合一第二绝缘层和一第二导电层，使所述第一线路层内埋于所述第一绝缘层中，所述第二线路层内埋于所述第二绝缘层中；
将所述第一导电层制作形成第三线路层，将所述第二导电层制作形成第四线路层；
将所述第一粘接层和所述第二粘接层与所述基材层分离，所述第一粘接层、所述第一线路层、所述第一绝缘层和所述第三线路层形成第一内埋线路基板，所述第二粘接层、所述第二线路层、所述第二绝缘层和所述第四线路层形成第二内埋线路基板；
压合所述第一内埋线路基板、第三绝缘层和所述第二内埋线路基板，得到中间体，其中，所述第三线路层和所述第四线路层内埋于所述第三绝缘层中；
在所述第一线路层和所述第二线路层的外侧设置防焊层。
一种实施方式中，在得到所述中间体的步骤之后，所述制备方法还包括：去除所述第一粘接层和所述第二粘接层。
一种实施方式中，所述制备方法还包括：制作导电通孔，所述导电通孔电连接所述第一线路层、所述第三线路层、所述第四线路层和所述第二线路层。
一种实施方式中，所述制备方法还包括：在所述导电通孔内填充树脂。
一种实施方式中，在“将所述第一导电层制作形成第三线路层，将所述第二导电层制作形成第四线路层”的步骤之前，所述制备方法还包括：在所述第一绝缘层上设置第一导电盲孔，使所述第一导电层与所述第一线路层电连接。
一种实施方式中，所述制备方法还包括：在所述第二绝缘层上设置第二导电盲孔，使所述第二导电层与所述第二线路层电连接。
一种实施方式中，所述电路基板的制备方法包括如下步骤：
提供双面覆铜板，所述双面覆铜板包括基材层、设于所述基材层相对两表面的第一粘接层和第二粘接层、设于所述第一粘接层背离所述基材层的表面的第一铜箔层以及设于所述第二粘接层背离所述基材层的表面的第二铜箔层；
将所述第一铜箔层制作形成第一线路层，将所述第二铜箔层制作形成第二线路层。
本申请另一方面提供一种双面内埋电路板，包括第一内埋线路基板、第二内埋线路基板、第三绝缘层和防焊层。
所述第一内埋线路基板包括第一线路层、第一绝缘层和第三线路层，所述第一线路层内埋于所述第一绝缘层中，所述第三线路层设于所述第一绝缘层背离所述第一线路层的表面。
所述第二内埋线路基板包括第二线路层、第二绝缘层和第四线路层。所述第二线路层内埋于所述第二绝缘层中，所述第四线路层设于第二绝缘层背离所述第二线路层的表面，所述第四线路层靠近所述第三线路层设置。
所述第三线路层和所述第四线路层内埋于所述第三绝缘层中。所述防焊层设于所述第一线路层和所述第二线路层的表面。
一种实施方式中，所述双面内埋电路板还包括导电通孔。所述导电通孔电连接所述第一线路层、所述第三线路层、所述第四线路层和所述第二线路层。
一种实施方式中，所述双面内埋电路板还包括第一导电盲孔和第二导电盲孔。所述第一线路层通过所述第一导电盲孔与所述第三线路层电连接，所述第二线路层通过所述第二导电盲孔与所述第四线路层电连接。
本申请通过无芯(coreless)制程制得第一内埋线路基板和第二内埋线路基板，并将上述内埋线路基板的外层线路层(第三线路层和第四线路层)进行对压形成四层内埋线路，即可制得外侧的两线路层也为内埋线路的双面内埋电路板。本申请所制得的双面内埋电路板，由于各线路层均为内埋线路，即使防焊油墨低于15μm也不会有非内埋线路(MSAP线路)引起的防焊油墨分布不均的问题，能获得更平坦的防焊油墨表面。并且，本申请所述内埋线路可以获得比非内埋线路(MSAP线路，其线宽线距无法低于12μm)更小的线宽线距，本申请的内埋线路的线宽线距可达10μm以下。
附图说明
图1至图2为本申请一实施方式提供的制备电路基板的流程剖面示意图。
图3为在图2所示电路基板的相对两表面压合绝缘层和导电层的剖面示意图。
图4为将图3所示结构的第一导电层和第二导电层分别制作形成第三线路层和第四线路层的剖面示意图。
图5为将图4所示结构的第一粘接层和第二粘接层与基材层分离后得到的剖面示意图。
图6为压合第三绝缘层与图5所示的第一内埋线路基板和第二内埋线路基板后得到的中间体的剖面示意图。
图7为在图6所示中间体上制作导电通孔的剖面示意图。
图8为在图7所示结构上设置防焊层后得到的双面内埋电路板的剖面示意图。
主要元件符号说明
双面内埋电路板 100
电路基板 10
基材层 101
第一粘接层 102
第二粘接层 103
第一线路层 104
第二线路层 105
双面覆铜板 11
第一铜箔层 11a
第二铜箔层 11b
第一绝缘层 106
第一导电层 107
第二绝缘层 108
第二导电层 109
第三线路层 110
第四线路层 111
第一导电盲孔 1060
第二导电盲孔 1080
第一内埋线路基板 20
第二内埋线路基板 30
第三绝缘层 40
中间体 50
防焊层 60
导电通孔 501
树脂 502
如下具体实施方式将结合上述附图进一步说明本申请实施例。
具体实施方式
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请实施例。
将理解，当一层被称为“在”另一层“上”时，它可以直接在该另一层上或者可以在其间存在中间层。相反，当一层被称为“直接在”另一层“上”时，不存在中间层。
另外，在本申请中如涉及“第一”“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”“第二”的特征可以明示或者隐含地包括至少一个该特征。
这里参考剖面图描述本申请的实施例，这些剖面图是本申请理想化的实施例(和中间构造)的示意图。因而，由于制造工艺和/或公差而导致的图示的形状不同是可以预见的。因此，本申请的实施例不应解释为限于这里图示的区域的特定形状，而应包括例如由于制造而产生的形状的偏差。图中所示的区域本身仅是示意性的，它们的形状并非用于图示装置的实际形状，并且并非用于限制本申请的范围。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施方式及实施方式中的特征可以相互组合。
请参阅图1至图8，本申请一实施方式提供一种双面内埋电路板的制备方法，包括如下步骤S10～S70。
步骤S10，请参阅图1和图2，提供电路基板10。
具体的，电路基板10可由图1所示的双面覆铜板11制备而成。如图1所示，双面覆铜板包括基材层101、第一粘接层102、第二粘接层103、第一铜箔层11a和第二铜箔层11b。第一粘接层102和第二粘接层103设于基材层101的相对两表面，第一铜箔层11a设于第一粘接层102背离基材层101的表面，第二铜箔层11b设于第二粘接层103背离基材层101的表面。
第一基材层101的材质可为但不限于聚酰亚胺(Polyimide，PI)、涤纶树脂(Polyethylene terephthalate，PET)、聚萘二甲酸乙二醇酯(Polyethylene naphthalatetwo formic acid glycol ester，PEN)、液晶高分子聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modified polyimide，MPI)等。第一粘接层102和第二粘接层103的材质可为但不限于环氧树脂胶(Epoxy)或亚克力胶(Acrylic)等。第一铜箔层11a和第二铜箔层11b可为但不限于THE(高温高延铜箔)、RTF(双面粗化铜箔)或VLP(超低轮廓铜箔)等类型铜箔，本申请并不作限制。
如图2所示，将第一铜箔层11a制作形成第一线路层104，将第二铜箔层11b制作形成第二线路层105，得到电路基板10。第一线路层104和第二线路层105可采用影像转移工艺和蚀刻工艺形成。
电路基板10包括基材层101、设于基材层相对两表面的第一粘接层102和第二粘接层103、设于第一粘接层102背离基材层101的表面的第一线路层104以及设于第二粘接层103背离基材层101的表面的第二线路层105。
步骤S20，请参阅图3，在电路基板10的相对两表面压合绝缘层和导电层。
具体的，如图3所示，在第一线路层104背离第一粘接层102的一侧依次叠设一第一绝缘层106和一第一导电层107(第一绝缘层106位于第一线路层104和第一导电层107之间)，在第二线路层105背离第二粘接层103的一侧依次叠设一第二绝缘层108和一第二导电层109(第二绝缘层108位于第二线路层105和第二导电层109之间)。然后，可采用真空压合或热压的方式进行压合，使第一线路层104内埋于第一绝缘层106中，第二线路层105内埋于第二绝缘层108中。所述内埋指的是，线路层的表面被绝缘层包覆。
第一绝缘层106和第二绝缘层108的材质可包括但不限于注入玻璃纤维的ABF树脂基板、聚酰亚胺、聚丙烯、液晶聚合物、聚醚醚酮、聚对苯二甲酸乙二醇酯等。第一导电层107和第二导电层109的材质可为但不限于铜、金、银等。本实施方式中，第一导电层107和第二导电层109的材质为铜。
步骤S30，请参阅图4，将第一导电层107制作形成第三线路层110，将第二导电层109制作形成第四线路层111。第三线路层110和第四线路层111可采用影像转移工艺和蚀刻工艺形成。
一些实施例中，在形成第三线路层110和第四线路层111之前，还可以在第一绝缘层上设置第一导电盲孔1060，在第二绝缘层108上设置第二导电盲孔1080。具体的，可通过但不限于机械钻孔、镭射等方式在第一导电层107和第一绝缘层106上形成盲孔(图未示)，该盲孔沿厚度方向贯穿第一导电层107和第一绝缘层106并露出第一线路层104的部分表面，然后对该盲孔进行化学镀、电镀制作，从而形成第一导电盲孔1060，使得第一导电层107与第一线路层104实现电连接。同样的，可通过但不限于机械钻孔、镭射等方式在第二导电层109和第二绝缘层108上形成盲孔(图未示)，该盲孔贯穿第二导电层109和第二绝缘层108并露出第二线路层105的部分表面，然后对该盲孔进行化学镀、电镀制作，从而形成第二导电盲孔1080，使得第二导电层109与第二线路层105实现电连接。
可以理解的是，在将第一导电层107制作形成第三线路层110，将第二导电层109制作形成第四线路层111后，第三线路层110可通过第一导电盲孔1060与第一线路层104电连接，第四线路层111可通过第二导电盲孔1080与第二线路层105电连接。
步骤S40，请参阅图5，将第一粘接层102和第二粘接层103与基材层101分离，即分板。
第一粘接层102、第一线路层104、第一绝缘层106和第三线路层110形成第一内埋线路基板20。第二粘接层103、第二线路层105、第二绝缘层108和第四线路层111形成第二内埋线路基板30。
步骤S50，请参阅图6，压合得到中间体50。
将第一内埋线路基板20、第三绝缘层40和第二内埋线路基板30依次叠设，第三线路层110与第三绝缘层40接触，第四线路层111与第三绝缘层40接触，然后通过真空压合或热压合等方式进行压合，得到中间体50。其中，第三线路层110和第四线路层111内埋于第三绝缘层40中。所述内埋指的是，线路层的表面被绝缘层包覆。
步骤S60，请参阅图7，制作导电通孔501。
具体的，可先去除第一粘接层102和所述第二粘接层103，然后可采用机械钻孔、镭射等方式在中间体50上形成通孔(图未示)，该通孔沿厚度方向贯穿第一内埋线路基板20、第三绝缘层40和第二内埋线路基板30。接着再对该通孔进行化学镀，在孔壁上沉积一层导电材料(例如，铜)，从而形成导电通孔501。导电通孔501电连接第一线路层104、第三线路层110、第四线路层111和第二线路层105。
进一步地，还可以在导电通孔内填充树脂502，以提高整体解结构的稳定性。
步骤S70，请参阅图8，在第一线路层104和第二线路层105的外侧设置防焊层60，得到双面内埋电路板100。
具体的，在第一线路层104背离第三线路层110的表面和第二线路层105背离第四线路层111的表面设置防焊层60，防焊层60覆盖第一线路层104和第二线路层105的外表面。本实施方式中，防焊层60为油墨(湿膜型防焊层)。防焊层60用于保护第一线路层104和第二线路层105，以免受到外界水汽侵袭或异物刮伤等。
请参阅图8，本申请另一实施方式提供一种由上述制备方法制备而成的双面内埋电路板100，其包括第一内埋线路基板20、第二内埋线路基板30、第三绝缘层40和防焊层60。
第一内埋线路基板20包括第一线路层104、第一绝缘层106和第三线路层110，第一线路层104内埋于第一绝缘层106中，第三线路层110设于第一绝缘层106背离第一线路层104的表面。第二内埋线路基板30包括第二线路层105、第二绝缘层108和第四线路层111，第二线路层105内埋于第二绝缘层108中，第四线路层111设于第二绝缘层108背离第二线路层105的表面。相较于第二线路层105，第四线路层111更靠近第三线路层110。第三线路层110和第四线路层111内埋于第三绝缘层40中。防焊层60设于第一线路层104和第二线路层105的表面。所述内埋指的是，线路层的表面被绝缘层包覆。
一些实施例中，如图8所示，双面内埋电路板100还包括导电通孔501。导电通孔501电连接第一线路层104、第三线路层110、第四线路层111和第二线路层105。
进一步地，导电通孔501内还可填充树脂502，以提高整体结构的稳定性。
一些实施例中，如图8所示，双面内埋电路板100还包括第一导电盲孔1060和第二导电盲孔1080。第一线路层104通过第一导电盲孔1060与第三线路层110电连接，第二线路层105通过第二导电盲孔1080与第四线路层111电连接。
本申请通过无芯(coreless)制程制得第一内埋线路基板20和第二内埋线路基板30，并将上述内埋线路基板的外层线路层(第三线路层110和第四线路层111)进行对压形成四层内埋线路，即可制得外侧的两线路层也为内埋线路的双面内埋电路板100。本申请所制得的双面内埋电路板100，由于各线路层均为内埋线路，即使防焊油墨低于15μm也不会有非内埋线路(MSAP线路)引起的防焊油墨分布不均的问题，能获得更平坦的防焊油墨表面。并且，本申请所述内埋线路可以获得比非内埋线路(MSAP线路，其线宽线距无法低于12μm)更小的线宽线距，本申请的内埋线路的线宽线距可达10μm以下。
以上说明是本申请一些具体实施方式，但在实际的应用过程中不能仅仅局限于这些实施方式。对本领域的普通技术人员来说，根据本申请的技术构思做出的其他变形和改变，都应该属于本申请的保护范围。
Claims (10)
1.一种双面内埋电路板的制备方法，其特征在于，包括如下步骤：
提供电路基板，所述电路基板包括基材层、设于所述基材层相对两表面的第一粘接层和第二粘接层、设于所述第一粘接层背离所述基材层的表面的第一线路层以及设于所述第二粘接层背离所述基材层的表面的第二线路层；
在所述第一线路层背离所述第一粘接层的表面压合一第一绝缘层和一第一导电层，在所述第二线路层背离所述第二粘接层的表面压合一第二绝缘层和一第二导电层，使所述第一线路层内埋于所述第一绝缘层中，所述第二线路层内埋于所述第二绝缘层中；
将所述第一导电层制作形成第三线路层，将所述第二导电层制作形成第四线路层；
将所述第一粘接层和所述第二粘接层与所述基材层分离，所述第一粘接层、所述第一线路层、所述第一绝缘层和所述第三线路层形成第一内埋线路基板，所述第二粘接层、所述第二线路层、所述第二绝缘层和所述第四线路层形成第二内埋线路基板；
压合所述第一内埋线路基板、第三绝缘层和所述第二内埋线路基板，得到中间体，其中，所述第三线路层和所述第四线路层内埋于所述第三绝缘层中；
在所述第一线路层和所述第二线路层的外侧设置防焊层。
2.如权利要求1所述的制备方法，其特征在于，在得到所述中间体的步骤之后，所述制备方法还包括：去除所述第一粘接层和所述第二粘接层。
3.如权利要求2所述的制备方法，其特征在于，所述制备方法还包括：制作导电通孔，所述导电通孔电连接所述第一线路层、所述第三线路层、所述第四线路层和所述第二线路层。
4.如权利要求3所述的制备方法，其特征在于，所述制备方法还包括：在所述导电通孔内填充树脂。
5.如权利要求1所述的制备方法，其特征在于，在“将所述第一导电层制作形成第三线路层，将所述第二导电层制作形成第四线路层”的步骤之前，所述制备方法还包括：在所述第一绝缘层上设置第一导电盲孔，使所述第一导电层与所述第一线路层电连接。
6.如权利要求5所述的制备方法，其特征在于，所述制备方法还包括：在所述第二绝缘层上设置第二导电盲孔，使所述第二导电层与所述第二线路层电连接。
7.如权利要求1所述的制备方法，其特征在于，所述电路基板的制备方法包括如下步骤：
提供双面覆铜板，所述双面覆铜板包括基材层、设于所述基材层相对两表面的第一粘接层和第二粘接层、设于所述第一粘接层背离所述基材层的表面的第一铜箔层以及设于所述第二粘接层背离所述基材层的表面的第二铜箔层；
将所述第一铜箔层制作形成第一线路层，将所述第二铜箔层制作形成第二线路层。
8.一种双面内埋电路板，其特征在于，包括：
第一内埋线路基板，所述第一内埋线路基板包括第一线路层、第一绝缘层和第三线路层，所述第一线路层内埋于所述第一绝缘层中，所述第三线路层设于所述第一绝缘层背离所述第一线路层的表面；
第二内埋线路基板，所述第二内埋线路基板包括第二线路层、第二绝缘层和第四线路层，所述第二线路层内埋于所述第二绝缘层中，所述第四线路层设于第二绝缘层背离所述第二线路层的表面，所述第四线路层靠近所述第三线路层设置；
第三绝缘层，所述第三线路层和所述第四线路层内埋于所述第三绝缘层中；和
防焊层，所述防焊层设于所述第一线路层和所述第二线路层的表面。
9.如权利要求8所述的双面内埋电路板，其特征在于，所述双面内埋电路板还包括导电通孔，所述导电通孔电连接所述第一线路层、所述第三线路层、所述第四线路层和所述第二线路层。
10.如权利要求8所述的双面内埋电路板，其特征在于，所述双面内埋电路板还包括第一导电盲孔和第二导电盲孔，所述第一线路层通过所述第一导电盲孔与所述第三线路层电连接，所述第二线路层通过所述第二导电盲孔与所述第四线路层电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211635763.4A CN118234153A (zh) | 2022-12-19 | 2022-12-19 | 双面内埋电路板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211635763.4A CN118234153A (zh) | 2022-12-19 | 2022-12-19 | 双面内埋电路板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118234153A true CN118234153A (zh) | 2024-06-21 |
Family
ID=91508072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211635763.4A Pending CN118234153A (zh) | 2022-12-19 | 2022-12-19 | 双面内埋电路板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118234153A (zh) |
-
2022
- 2022-12-19 CN CN202211635763.4A patent/CN118234153A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8052881B2 (en) | Method of manufacturing multilayer printed circuit board having buried holes | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| US20140116759A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JPH1154934A (ja) | 多層プリント配線板およびその製造方法 | |
| US20140318834A1 (en) | Wiring board and method for manufacturing the same | |
| KR20110028951A (ko) | 인쇄회로기판 및 그의 제조방법 | |
| US8161634B2 (en) | Method of fabricating a printed circuit board | |
| KR20080055728A (ko) | 캐패시터용 접착시트 및 그것을 이용한 캐패시터 내장형프린트 배선판의 제조방법 | |
| US7278205B2 (en) | Multilayer printed wiring board and production method therefor | |
| US20150382478A1 (en) | Device embedded substrate and manufacturing method of device embedded substrate | |
| JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
| JP2017135357A (ja) | 印刷配線板およびその製造方法 | |
| CN209949555U (zh) | 线路板 | |
| JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
| CN118234153A (zh) | 双面内埋电路板及其制备方法 | |
| JP2019067864A (ja) | プリント配線板の製造方法 | |
| US20070029109A1 (en) | Multilayer printed wiring board and production method therefor | |
| JP2000277913A (ja) | 多層配線基板及びその製造方法 | |
| TWI442844B (zh) | 軟硬複合線路板及其製作方法 | |
| KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
| KR101119380B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
| CN112543560A (zh) | 线路板及其制作方法 | |
| WO2023176063A1 (ja) | 多層基板、多層基板の製造方法及び電子機器 | |
| KR200415210Y1 (ko) | 리지드 플렉시블 인쇄회로기판 | |
| WO2011061969A1 (ja) | 部分多層配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |