CN112543560A - 线路板及其制作方法 - Google Patents

线路板及其制作方法 Download PDF

Info

Publication number
CN112543560A
CN112543560A CN201910892401.5A CN201910892401A CN112543560A CN 112543560 A CN112543560 A CN 112543560A CN 201910892401 A CN201910892401 A CN 201910892401A CN 112543560 A CN112543560 A CN 112543560A
Authority
CN
China
Prior art keywords
groove
layer
circuit pattern
copper
pattern layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910892401.5A
Other languages
English (en)
Inventor
郭国栋
单术平
任维铭
赵一涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201910892401.5A priority Critical patent/CN112543560A/zh
Publication of CN112543560A publication Critical patent/CN112543560A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种线路板及其制作方法，所述制作方法包括：提供基材；在所述基材上需要设置凹槽的位置进行钻孔，以使所述基材中的铜箔裸露形成凹槽；在所述凹槽的侧壁及底部设置铜层；在所述凹槽底部的铜层上制作第一线路图形层；在所述凹槽侧壁及所述凹槽底部的铜层上设置锡层；去除所述凹槽底部的除第一线路图形层外的锡层，以将所述铜层裸露出来；去除裸露出的铜层及被所述铜层覆盖的铜箔，以使所述铜箔覆盖的芯板裸露；去除所述凹槽侧壁的锡层及所述凹槽底部的第一线路图形层位置的锡层。以此解决凹槽底部图形与凹槽侧壁金属化工艺中存在的矛盾。

Description

线路板及其制作方法
技术领域
本发明涉及一种线路板领域，尤其涉及一种具有台阶结构的线路板及其制作方法。
背景技术
随着科学技术的发展，电子产品已成为人们生活中不可缺少的日常用品，而PCB(Printed Circuit Board，印刷线路板)是电子产品中的重要组成部分，近年来人们对电子产品的功能需求越来越多，由此对PCB也提出了更高的要求。通常为了便于在PCB上安装特殊功能的器件或者需要下沉的器件，常常需要在PCB上设置阶梯槽，而为了避免信号从台阶位置处泄露，造成信号的能量损失，对此需要在台阶位置做侧壁金属化要求，但是PCB阶梯槽的台阶底部的图形制作与台阶侧壁金属化的制作流程存在相互矛盾的工艺，因此我们需要一种制作工艺流程以解决其制作流程中存在的矛盾问题。
发明内容
本发明主要解决的技术问题是提供一种线路板及其制作方法，以实现屏蔽信号并防止信号泄露目的，解决台阶底部图形与台阶侧壁金属化工艺流程中的矛盾。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种线路板，包括：
提供基材；
在所述基材上需要设置凹槽的位置进行钻孔，以使所述基材中的铜箔裸露形成凹槽；
在所述凹槽的侧壁及底部设置铜层；
在所述凹槽底部的铜层上制作第一线路图形层；
在所述凹槽侧壁及所述凹槽底部的铜层上设置锡层；
去除所述凹槽底部的除第一线路图形层外的锡层，以将所述铜层裸露出来；
去除裸露出的铜层及被所述铜层覆盖的铜箔，以使所述铜箔覆盖的芯板裸露；
去除所述凹槽侧壁的锡层及所述凹槽底部的第一线路图形层位置的锡层。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种线路板的制作方法，包括：
基材及位于所述基材上的凹槽；
位于所述凹槽侧壁及底部的铜层；
位于所述凹槽底部的铜层上的第一线路图形层。
本发明的有益效果是：区别于现有技术的情况，本发明提供一种线路板及其制作方法，所述线路板包括，基材及位于所述基材上的凹槽，位于所述凹槽侧壁及底部的铜层，位于所述凹槽底部的铜层上的第一线路图形层，以实现屏蔽信号并防止信号泄露目的。并提出其制作方法，包括：提供基材，在所述基材上需要设置凹槽的位置进行钻孔，以使所述基材中的铜箔裸露形成凹槽，在所述凹槽的侧壁及底部设置铜层，在所述凹槽底部的铜层上制作第一线路图形层，在所述凹槽侧壁及所述凹槽底部的铜层上设置锡层，去除所述凹槽底部的除第一线路图形层外的锡层，以将所述铜层裸露出来，去除裸露出的铜层及被所述铜层覆盖的铜箔，以使所述铜箔覆盖的芯板裸露，去除所述凹槽侧壁的锡层及所述凹槽底部的第一线路图形层位置的锡层。以此解决台阶底部图形与台阶侧壁金属化工艺流程中的矛盾。
附图说明
图1是本发明线路板的第一实施例的结构示意图；
图2是本发明线路板的第二实施例的结构示意图；
图3是本发明线路板制作方法的第一实施例的结构示意图；
图4a-图4f是本发明线路板制作方法的工艺流程的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
请参见图1，为本发明线路板的第一实施例的结构示意图。所述线路板包括：基材101，位于所述基材101上的凹槽102；位于所述凹槽102侧壁的铜层103及凹槽102底部的铜层104；及位于所述凹槽102底部的铜层104上的第一线路图形层1041。
其中，所述基材101包括层叠设置的多块基板1016及位于相邻两基板1016之间的粘结层1015，所述粘结层1015用于将相邻的两基板1016粘合。具体地，所述基板1016包括芯板1011，位于所述芯板1011两侧的铜箔1012、1013及位于所述芯板1011两侧的铜箔1012、1013上的第二线路图形层1014。其中，所述基板1016为覆铜板，覆铜板为制作线路板的基础材料，所述芯板1011由纸基板、玻纤布基板、合成纤维布基板、无纺布基板、复合基板等材料浸以树脂，制成粘结片，由多张粘结片组合制成，所述基板1016是在所述芯板1011的单面或双面覆以铜箔，再进行热压固化压合制成。所述铜箔1012、1013上设有第二线路图形层1014。其中，所述粘结层1015材料为半固化片，主要由树脂和增强材料组成，在制作多层线路板时，通常采用玻纤布做增强材料，将其浸渍上树脂胶液，再经热处理预烘制成薄片，其加热加压下会软化，冷却后会固化，且具有黏性，能在高温高压压合过程中将相邻两基板粘合。
如图1所示实施例中，所述凹槽102底部的铜层104上的第一线路图形层1041位置设有过孔105，通过所述过孔105将所述第一线路图形层1041与所述基材101上的所述第二线路图形层1014电性连接。在另一实施例中，为使所述第一线路图形层1041与所述第二线路图形层1014电性连接可使第一线路图形层1041直接与凹槽102侧壁的铜层103电性连接。
如图1所述的实施例中，所述凹槽102底部的铜层104上设有两块第一线路图形层1041，在另一实施例中，所述凹槽102底部的铜层104上还可以设置一块第一线路图形层1041或多块第一线路图形层1041，在设置两块或多块线路图形层时相互之间可连接也可不连接。具体不做限定。
请参见图2，为本发明线路板的第二实施例的结构示意图。与图1所示的第一实施例相比，区别在于：本实施例所示的线路板的第一线路图形层1041与第二线路图形层1014不电性连接。具体的，本发明实施例中所述第一线路图形层1041与所述凹槽102侧壁的铜层103连接，所以为了实现第一线路图形层1041与第二线路图形层1014不电性连接，本实施例还包括：位于所述第二线路图形层1014靠近凹槽102位置处的间隙106，在本实施例中，为了固定凹槽102侧壁的铜层103使其不易脱落，还包括位于所述间隙106靠近所述凹槽102侧壁且与所述凹槽102侧壁的铜层103连接的铜皮107。
在另一实施例中，若所述第一线路图形层1041与所述凹槽102侧壁的铜层103不连接时，若要使第一线路图形层1041与第二线路图形层1014不电性连接可以不在第一线路图形层1041位置处设置过孔即可。
本发明提供的线路板通过在线路板中设置凹槽，且使凹槽的侧壁金属化，以此实现屏蔽信号及防止信号泄露的目的，并提出此线路板的一种制作方法，具体请参照图3，为本发明线路板制作方法的第一实施例的结构示意图。
步骤S201：提供基材。
所述基材由层叠设置的基板及位于相邻两基板之间的粘结层组成，所述基板为覆铜板，是制作线路板的基础材料，由芯板一面或两面覆以铜箔组成，所述芯板由纸基板、玻纤布基板、合成纤维布基板、无纺布基板、复合基板等材料浸以树脂，制成粘结片，由多张粘结片组合制成。所述覆铜板是在制成的芯板一面或两面覆铜箔再进行压合而成。
在此实施例中，在将芯板的两侧或一侧覆上铜箔进行压合后，在芯板的一侧或两侧的铜箔上除需要设置凹槽的位置处形成第二线路图形层，再在相邻两基板之间设置粘结层以将相邻两基板粘结，在进行压合后以形成基材。
步骤S202：在所述基材上需要设置凹槽的位置进行钻孔，以使所述基材中的铜箔裸露形成凹槽。
如图4a所示，在压合制作好的基材的没有制作第二线路图形层的位置处进行孔深钻挖出凹槽102，在控深钻之后再进行激光钻，以使凹槽102的底部裸露出的部分为基材中的铜箔，以便于后续进行电镀铜。
步骤S203：在所述凹槽的侧壁及底部设置铜层。
如图4b所示，采用电镀的方式在所述凹槽102的侧壁及所述凹槽102的底部设置铜层103、104，需要注意的是，在凹槽102的底部镀铜时为了保证不容易分层，需要将凹槽102底部的铜镀在凹槽102底部的基材的铜箔上，而不能直接镀在基材中的芯板上，另外由于凹槽102侧壁的芯板两侧具有铜层，能够起到固定铜层的作用，而保证其不易脱落。
步骤S204：在所述凹槽底部的铜层上制作第一线路图形层。
在所述凹槽102的侧壁及底部镀上铜层之后在凹槽102底部指定位置处的铜层上制作第一线路图形层。
步骤S205：在所述凹槽侧壁及所述凹槽底部的铜层上设置锡层。
请参见图4c，在所述凹槽102侧壁及底部的铜层103、104上采用电镀的方式设置锡层109，以使锡层109覆盖凹槽102侧壁及凹槽底部的铜层103、104及第一线路图形层。
步骤S206：去除所述凹槽底部的除第一线路图形层外的锡层，以将所述铜层裸露出来。
请参见图4d，采用激光烧面的方式将凹槽102底部的除第一线路图形层位置外的锡层109去除，将被锡层109覆盖的铜层104裸露出来。
步骤S207：去除裸露出的铜层及被所述铜层覆盖的铜箔，以使所述铜箔覆盖的芯板裸露。
参见图4e，使用碱性蚀刻药水将裸露出的铜层104蚀刻，具体地，将镀的铜层104与基板上的铜箔一起蚀刻去除使芯板裸露，由于锡与碱性药水不发生反应，所以在使用碱性药水蚀刻铜时，锡层109能够保护覆盖的第一线路图形层不受蚀刻药水的损坏，碱性蚀刻药水的主要成分为氢氧化钠(NAOH)。
步骤S208：去除所述凹槽侧壁的锡层及所述凹槽底部的第一线路图形层位置的锡层。
请参见图4f，使用酸性退锡药水去除凹槽102侧壁的锡层109及凹槽底部的第一线路图形层上的锡层109，在本实施例中主要使用硝酸型的退锡药水，由于硝酸型的退锡药水与铜的反应及其缓慢，因此在去除锡层时，可避免锡层下的第一线路图形层受到损坏。
本实施例所示的线路板的制作方法可解决凹槽台阶底部线路图形与凹槽台阶侧壁金属化工艺流程存在的矛盾。在一实施例中，若要使所述第一线路图形层与第二线路图形层电性连接，则在第一线路图形层位置处设置过孔，以将第一线路图形层与凹槽下方的第二线路图形层电性连接。若要使所述第一线路图形层与第二线路图形层不电性连接，则不必在第一线路图形层位置处设置过孔。
在一实施例中，如要使所述第一线路图形层与所述第二线路图形层电性连接，则在步骤S204时还包括：
将所述第一线路图形层与所述凹槽侧壁的铜层连接，以将所述第一线路图形层与所述第二线路图形层电性连接。由于基材中的第二线路图形层与所述凹槽侧壁的铜层电性连接，因此所述第一线路图形层与所述第二线路图形层也电性连接。或者在另一实施例中，在步骤S204后还包括：
在所述第一线路图形层位置处设置过孔，以将所述第一线路图形层与所述第二线路图形层电性连接。
在一实施例中，如要使所述第一线路图形层与所述第二线路图形层不电性连接，则在步骤S204后不设置过孔，或在所述基材的铜箔上设置第二线路图形层时还包括：在所述第二线路图形层靠近需要设置凹槽的位置处设置间隙，以使所述第二线路图形层与所述凹槽侧壁的铜层不电性连接，但是为了保证凹槽侧壁的铜层不易脱落，则在所述间隙靠近凹槽侧壁的位置处设置铜皮以固定所述凹槽侧壁的铜层。
在本实施例中，所述线路板只描述了部分相关功能结构，其他功能结构与现有技术中的线路板的功能结构相同，在此不再赘述。
本发明提供的线路板及其制作方法，通过在线路板上设置凹槽，且使所述凹槽侧壁金属化，以实现屏蔽信号及防止信号泄露的目的，另外本发明提供的线路板的制作方法，首先在凹槽侧壁及凹槽底部设置铜层，并在凹槽底部的铜层上设置第一线路图形层，再在凹槽侧壁及底部的铜层及第一线路图形层上设置锡层，之后采用激光烧面的方式去除凹槽底部除第一线路图形层外的其余锡层，使用碱性蚀刻药水将凹槽底部裸露的铜层进行蚀刻以使基材的芯板裸露，再使用酸性退锡药水去除凹槽侧壁的锡层及凹槽底部剩余的锡层。以此解决凹槽底部线路图形层与凹槽侧壁金属化工艺流程之间的矛盾。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种线路板的制作方法，其特征在于，包括：
提供基材；
在所述基材上需要设置凹槽的位置进行钻孔，以使所述基材中的铜箔裸露形成凹槽；
在所述凹槽的侧壁及底部设置铜层；
在所述凹槽底部的铜层上制作第一线路图形层；
在所述凹槽侧壁及所述凹槽底部的铜层上设置锡层；
去除所述凹槽底部的除第一线路图形层外的锡层，以将所述铜层裸露出来；
去除裸露出的铜层及被所述铜层覆盖的铜箔，以使所述铜箔覆盖的芯板裸露；
去除所述凹槽侧壁的锡层及所述凹槽底部的第一线路图形层位置的锡层。
2.根据权利要求1所述的制作方法，其特征在于，所述提供基材包括：
提供层叠设置的多块基板；
在相邻的两基板之间设置粘结层以将相邻的两基板粘合；
对粘合后的多块基板进行压合；
其中，提供层叠设置的多块基板包括：
提供多块芯板；
在所述芯板的两侧设置铜箔；
在所述铜箔的除需要设置凹槽的位置外的其余位置表面设置第二线路图形层。
3.根据权利要求2所述的制作方法，其特征在于，在所述凹槽底部的铜层上制作第一线路图形层时还包括：
将所述第一线路图形层与所述凹槽侧壁的铜层连接，以将所述第一线路图形层与所述第二线路图形层电性连接。
4.根据权利要求2所述的制作方法，其特征在于，在所述凹槽底部的铜层上制作第一线路图形层后还包括：
在所述第一线路图形层位置处设置过孔，以将所述第一线路图形层与所述第二线路图形层电性连接。
5.根据权利要求2所述的制作方法，其特征在于，在所述铜箔的除需要设置凹槽的位置外的其余位置表面设置第二线路图形层还包括：
在所述第二线路图形层靠近需要设置凹槽的位置处设置间隙，以使所述第二线路图形层与所述凹槽侧壁的铜层不电性连接。
6.根据权利要求1所述的制作方法，其特征在于，
去除所述凹槽底部的除第一线路图形层外的锡层，以将所述铜层裸露出来具体包括：
采用激光烧面的方式去除；
去除裸露出的铜层及被所述铜层覆盖的铜箔，以使所述铜箔覆盖的芯板裸露具体包括：
使用碱性蚀刻药水去除；
去除所述凹槽侧壁的锡层及所述凹槽底部的第一线路图形层位置的锡层具体包括：
使用酸性退锡药水去除。
7.一种线路板，其特征在于，包括：
基材及位于所述基材上的凹槽；
位于所述凹槽侧壁及底部的铜层；
位于所述凹槽底部的铜层上的第一线路图形层。
8.根据权利要求7所述的线路板，其特征在于，所述基材包括：
层叠设置的多块基板；
位于相邻两基板之间的粘结层以将相邻的两基板粘结；
其中，所述多块基板包括：
多块芯板；及
位于所述芯板两侧的铜箔；
位于除凹槽底部铜箔外的其余所述铜箔上的第二线路图形层。
9.根据权利要求8所述的线路板，其特征在于，还包括：所述第一线路图形层与所述凹槽侧壁的铜层电性连接，以将所述第一线路图形层与所述第二线路图形层电性连接；或
位于所述第一线路图形层位置的过孔，以将所述第一线路图形层与所述第二线路图形层电性连接。
10.根据权利要求8所述的线路板，其特征在于，还包括：位于所述第二线路图形层靠近所述凹槽一侧的间隙；及
位于所述间隙靠近所述凹槽一侧的铜皮。
CN201910892401.5A 2019-09-20 2019-09-20 线路板及其制作方法 Pending CN112543560A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910892401.5A CN112543560A (zh) 2019-09-20 2019-09-20 线路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910892401.5A CN112543560A (zh) 2019-09-20 2019-09-20 线路板及其制作方法

Publications (1)

Publication Number Publication Date
CN112543560A true CN112543560A (zh) 2021-03-23

Family

ID=75012323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910892401.5A Pending CN112543560A (zh) 2019-09-20 2019-09-20 线路板及其制作方法

Country Status (1)

Country Link
CN (1) CN112543560A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114126215A (zh) * 2021-11-08 2022-03-01 昆山沪利微电有限公司 一种4d车载雷达pcb板及其制作方法
CN114340215A (zh) * 2021-12-15 2022-04-12 昆山沪利微电有限公司 一种信号损耗小的4d车载雷达pcb板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110170266A1 (en) * 2010-01-08 2011-07-14 Ibm Corporation 4d device process and structure
CN108401385A (zh) * 2018-03-16 2018-08-14 生益电子股份有限公司 一种侧壁非金属化的阶梯槽的制作方法及pcb
CN108882567A (zh) * 2018-08-27 2018-11-23 生益电子股份有限公司 一种pcb的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110170266A1 (en) * 2010-01-08 2011-07-14 Ibm Corporation 4d device process and structure
CN108401385A (zh) * 2018-03-16 2018-08-14 生益电子股份有限公司 一种侧壁非金属化的阶梯槽的制作方法及pcb
CN108882567A (zh) * 2018-08-27 2018-11-23 生益电子股份有限公司 一种pcb的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114126215A (zh) * 2021-11-08 2022-03-01 昆山沪利微电有限公司 一种4d车载雷达pcb板及其制作方法
CN114340215A (zh) * 2021-12-15 2022-04-12 昆山沪利微电有限公司 一种信号损耗小的4d车载雷达pcb板及其制作方法

Similar Documents

Publication Publication Date Title
KR101969174B1 (ko) 배선판 및 그 제조 방법
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20140033177A (ko) 리지드 플렉시블 인쇄회로기판의 제작 방법 및 리지드 플렉시블 인쇄회로기판
KR101470706B1 (ko) 다층 배선기판의 제조방법
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
CN112543560A (zh) 线路板及其制作方法
KR20130051424A (ko) 다층 배선기판의 제조방법
KR101417264B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN211047362U (zh) 线路板
CN112449478B (zh) 线路板及其制作方法
CN113710013B (zh) 电路板中间体的制造方法、电路板及其制造方法
CN111356279B (zh) 电路板及其制造方法
TWI442844B (zh) 軟硬複合線路板及其製作方法
CN112543545A (zh) 线路板及其制作方法
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
CN112839443A (zh) 线路板及其制作方法
CN112566388B (zh) 线路板及其制作方法
CN113905512B (zh) 一种具有凸台的电路板及其制作方法
JP2015037184A (ja) コア基板及びコア基板の製造方法
KR20140032674A (ko) 리지드 플렉시블 기판 제조방법
KR20090105046A (ko) 액정고분자를 이용한 경연성 인쇄회로기판의 제조방법
KR20110130604A (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
CN117835557A (zh) 埋磁线路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210323