CN118231271A - 一种封装结构制造方法及封装结构 - Google Patents
一种封装结构制造方法及封装结构 Download PDFInfo
- Publication number
- CN118231271A CN118231271A CN202410398212.3A CN202410398212A CN118231271A CN 118231271 A CN118231271 A CN 118231271A CN 202410398212 A CN202410398212 A CN 202410398212A CN 118231271 A CN118231271 A CN 118231271A
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- manufacturing
- dbc
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 23
- 238000010146 3D printing Methods 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000741 silica gel Substances 0.000 description 2
- 229910002027 silica gel Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明涉及一种封装结构制造方法，包括以下步骤：引脚上成型屏蔽罩；芯片第一面与所述引脚下端电气连接；DBC板与所述芯片第二面电气连接，使所述屏蔽罩罩住所述芯片。本发明的方法，通过引脚穿过屏蔽罩将芯片的一部分电极引出，芯片另一部分电极电气连接DBC板，节约了屏蔽罩内空间和基板设计电路的空间，制造方便，同时能使屏蔽罩罩住芯片，提高芯片抗干扰能力。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种封装结构制造方法及封装结构。
背景技术
随着IGBT模块的应用增加，对于芯片的开关频率和电流平台等级要求越来越高。当频率增大，随之而来的高频振荡产生的串扰问题也同时产生。
封装结构中通常直接在DBC板上固定设置一个全封闭的屏蔽罩，以罩住芯片。该方案虽然能够减少高频串扰的问题，但是芯片的电极难以引出，芯片电极只能通过键合或是倒装连接DBC基板，不仅占用屏蔽罩内较多的空间，还占用了基板设计电路的空间，基板需要更多的面积去搭载电路，增加了设计难度和模块体积。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
针对现有技术的不足，本发明实施例公开了一种封装结构制造方法及封装结构，以解决芯片高频串扰以及封装结构空间利用率低的问题。
本发明所采用的技术方案如下：
一种封装结构制造方法，包括以下步骤：引脚上成型屏蔽罩；芯片第一面与所述引脚下端电气连接；DBC板与所述芯片第二面电气连接，使所述屏蔽罩罩住所述芯片。
其进一步的技术方案为，所述芯片第一面与所述引脚下端电气连接的步骤后，还包括步骤：所述引脚上成型壳体。
其进一步的技术方案为，所述引脚上成型壳体的步骤后，还包括步骤：所述壳体下端安装DBC板。
其进一步的技术方案为，所述壳体下端安装DBC板的步骤后，还包括步骤：所述屏蔽罩与所述DBC板定位。
其进一步的技术方案为，所述芯片第一面与所述引脚下端电气连接的步骤后，还包括步骤：所述屏蔽罩开口朝上，灌注填充材料，所述芯片第二面露出于所述填充材料。
其进一步的技术方案为，所述引脚与所述屏蔽罩一体成型。
其进一步的技术方案为，所述壳体通过浇筑或3D打印成型在引脚上。
本发明还公开了封装结构，所述封装结构包括：壳体；引脚，穿过所述壳体设置；DBC板，设置在所述壳体上；芯片，第一面电气连接所述引脚下端，第二面电气连接所述DBC板；屏蔽罩，设置在所述引脚上，罩住所述芯片。
其进一步的技术方案为，所述封装结构包括：填充材料，填充在所述屏蔽罩内；其中，所述芯片第二面露出于所述填充材料。
其进一步的技术方案为，所述引脚包括：连接端，从所述引脚端部两侧延伸出；其中，所述屏蔽罩设置在所述连接端上。
本发明实施例的有益效果如下：
(一)本发明的一种封装结构制造方法，包括以下步骤：引脚上成型屏蔽罩；芯片第一面与所述引脚下端电气连接；DBC板与所述芯片第二面电气连接，使所述屏蔽罩罩住所述芯片。本发明的方法，通过引脚穿过屏蔽罩将芯片的一部分电极引出，芯片另一部分电极电气连接DBC板，节约了屏蔽罩内空间和基板设计电路的空间，制造方便，同时能使屏蔽罩罩住芯片，提高芯片抗干扰能力。
(二)进一步的，引脚上先成型屏蔽罩，再电气连接芯片，再成型壳体，壳体下端安装DBC板，芯片第二面与DBC板电气连接，适用于壳体背贴DBC板的设计，兼具功率模块散热性能的同时，避免了DBC板在壳体正面安装时与芯片、屏蔽罩、引脚干涉的情况，便于生产组装，提高生产效率。
(三)进一步的，屏蔽罩开口朝上，灌注填充材料，芯片第二面露出于填充材料，对芯片起到散热和保护的作用。
附图说明
图1为本发明的封装结构制造方法的流程图。
图2为本发明的封装结构中引脚和屏蔽罩的结构示意图。
图3为本发明的封装结构中引脚连接芯片的结构示意图。
图4为本发明的封装结构中屏蔽罩内灌注填充材料的结构示意图。
图5为本发明的封装结构中引脚和壳体的结构示意图。
图6为现有技术中封装结构的结构示意图。
图7为本发明的封装结构的结构示意图。
图中：
1、引脚；11、连接部；2、屏蔽罩；3、芯片；4、填充材料；5、壳体；6、DBC板。
具体实施方式
下面结合附图，说明本发明的具体实施方式。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图和具体实施方式对本发明提出的装置作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。
第一实施例：
图1为本发明的封装结构制造方法的流程图。如图1所示，本实施例公开了一种封装结构制造方法，包括以下步骤：
步骤S1，引脚1上成型屏蔽罩2。
图2为本发明的封装结构中引脚和屏蔽罩的结构示意图。如图2所示，示例性的，引脚1与屏蔽罩2一体成型。引脚1与屏蔽罩2也可以单独成型，再通过焊接等方式固定连接在一起。屏蔽罩2为中空长方体，下端具有开口，由薄层金属围合而成。屏蔽罩2也可以是其他形状，其只要能够罩住芯片3上表面并且不与芯片3干涉即可。屏蔽罩2可以采用铜、铝等金属作为导体，利用屏蔽罩2内的感生电磁场抵消外来电磁干扰。
步骤S2，芯片3第一面与引脚1下端电气连接。
图3为本发明的封装结构中引脚连接芯片的结构示意图。如图3所示，示例性的，电气连接可以采用焊接、超声波结合、激光焊接等现有手段。芯片3与屏蔽罩2内壁之间具有间隔，便于芯片3置入屏蔽罩2内与引脚1连接，以及便于后续灌注填充材料4。
步骤S3，屏蔽罩2开口朝上，灌注填充材料4，芯片3第二面露出于填充材料4。
图4为本发明的封装结构中屏蔽罩内灌注填充材料的结构示意图。如图4所示，具体的，翻转引脚1，使屏蔽罩2开口朝向正上方，屏蔽罩2内灌注填充材料4，直至芯片3仅第二面露出于填充材料4。填充材料4可以是硅胶、环氧树脂等绝缘导热材料，对芯片3进行散热和保护。
步骤S4，引脚1上成型壳体5。
图5为本发明的封装结构中引脚和壳体的结构示意图。如图4和图5所示，示例性的，壳体5通过浇筑或3D打印成型在引脚1上。壳体5为中空长方体，上端具有开口。
步骤S5，壳体5下端安装DBC板6。
图6为现有技术中封装结构的结构示意图。如图6所示，示例性的，成型的壳体5中间具有通孔，DBC板6粘接在壳体5下端，DBC板6上表面的焊接层穿过通孔并露出于壳体5内，便于与芯片3电气连接，该结构参考申请号为202311611395.4、名称为散热封装的中国发明专利申请。
步骤S6，屏蔽罩2与DBC板6定位。
示例性的，在DBC板6上抠出对应屏蔽罩2形状的槽，槽间形成的孤岛状焊接层能够与芯片3连接。当安装DBC板6时，屏蔽罩2卡入槽中，且屏蔽罩2与DBC板6绝缘，实现屏蔽罩2与DBC板6定位。当然，在本发明的其他实施例中，屏蔽罩2也可以与DBC板6扣接等，其只要能够使屏蔽罩2与芯片3位置对应且屏蔽罩2与DBC板6之间绝缘即可，对此本发明不作进一步限制。
步骤S7，DBC板6与芯片3第二面电气连接，使屏蔽罩2罩住芯片3。
图7为本发明的封装结构的结构示意图。如图7所示，示例性的，电气连接可以采用焊接、超声波结合、激光焊接等现有手段。DBC板6与芯片3第二面电气连接后，芯片3被屏蔽罩2彻底罩住。
本实施例中，引脚1上先成型屏蔽罩2，再电气连接芯片3，再成型壳体5，壳体5下端安装DBC板6，芯片3第二面与DBC板6电气连接，适用于壳体5背贴DBC板6的设计，兼具功率模块散热性能的同时，避免了传统封装结构在壳体5正面安装DBC板6时DBC板6与芯片3、屏蔽罩2以及引脚1干涉，便于生产组装，提高生产效率。
第二实施例：
本实施例公开了封装结构。
如图2～图6所示，封装结构包括壳体5、引脚1、DBC板6、芯片3和屏蔽罩2。引脚1穿过壳体5设置。DBC板6设置在壳体5上。芯片3第一面电气连接引脚1下端，芯片3第二面电气连接DBC板6。屏蔽罩2设置在引脚1上，罩住芯片3。示例性的，引脚1与屏蔽罩2一体成型，壳体5通过浇筑或3D打印成型在引脚1上。壳体5下端开设台阶孔，DBC板6贴在台阶孔内，DBC板6焊接层露出于壳体5内。芯片3反向设置，例如IGBT芯片3集电极在上，发射极在下，FRD芯片3阴极在上，阳极在下，采用引脚1引出IGBT芯片3的集电极和FRD芯片3的阴极。
进一步的，封装结构包括填充材料4，填充材料4填充在屏蔽罩2内。其中，芯片3第二面露出于填充材料4。示例性的，填充材料4可以是硅胶或环氧树脂等绝缘导热材料，对芯片3进行散热和保护。
进一步的，引脚1包括连接部11，连接部11从引脚1端部两侧延伸出。其中，屏蔽罩2设置在连接部11上。示例性的，连接部11从引脚1两侧斜下方延伸出，屏蔽罩2成型在连接部11上，便于屏蔽罩2与芯片3的位置对应。连接部11可以有多个，屏蔽罩2能够对应罩住多个芯片3。
本实施例中，通过引脚1穿过屏蔽罩2将芯片3的一部分电极引出，芯片3另一部分电极电气连接DBC板6，节约了屏蔽罩2内空间和基板设计电路的空间，制造方便，同时能使屏蔽罩2罩住芯片3，提高芯片3抗干扰能力。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种封装结构制造方法，其特征在于，包括以下步骤：
引脚(1)上成型屏蔽罩(2)；
芯片(3)第一面与所述引脚(1)下端电气连接；
DBC板(6)与所述芯片(3)第二面电气连接，使所述屏蔽罩(2)罩住所述芯片(3)。
2.根据权利要求1所述的一种封装结构制造方法，其特征在于，所述芯片(3)第一面与所述引脚(1)下端电气连接的步骤后，还包括步骤：
所述引脚(1)上成型壳体(5)。
3.根据权利要求2所述的一种封装结构制造方法，其特征在于，所述引脚(1)上成型壳体(5)的步骤后，还包括步骤：
所述壳体(5)下端安装DBC板(6)。
4.根据权利要求3所述的一种封装结构制造方法，其特征在于，所述壳体(5)下端安装DBC板(6)的步骤后，还包括步骤：
所述屏蔽罩(2)与所述DBC板(6)定位。
5.根据权利要求1所述的一种封装结构制造方法，其特征在于，所述芯片(3)第一面与所述引脚(1)下端电气连接的步骤后，还包括步骤：
所述屏蔽罩(2)开口朝上，灌注填充材料(4)，所述芯片(3)第二面露出于所述填充材料(4)。
6.根据权利要求1所述的一种封装结构制造方法，其特征在于：所述引脚(1)与所述屏蔽罩(2)一体成型。
7.根据权利要求2所述的一种封装结构制造方法，其特征在于：所述壳体(5)通过浇筑或3D打印成型在引脚(1)上。
8.封装结构，其特征在于，所述封装结构包括：
壳体(5)；
引脚(1)，穿过所述壳体(5)设置；
DBC板(6)，设置在所述壳体(5)上；
芯片(3)，第一面电气连接所述引脚(1)下端，第二面电气连接所述DBC板(6)；
屏蔽罩(2)，设置在所述引脚(1)上，罩住所述芯片(3)。
9.根据权利要求8所述的封装结构，其特征在于，所述封装结构包括：
填充材料(4)，填充在所述屏蔽罩(2)内；
其中，所述芯片(3)第二面露出于所述填充材料(4)。
10.根据权利要求8所述的封装结构，其特征在于，所述引脚(1)包括：
连接部(11)，从所述引脚(1)端部两侧延伸出；
其中，所述屏蔽罩(2)设置在所述连接部(11)上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410398212.3A CN118231271A (zh) | 2024-04-03 | 2024-04-03 | 一种封装结构制造方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410398212.3A CN118231271A (zh) | 2024-04-03 | 2024-04-03 | 一种封装结构制造方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118231271A true CN118231271A (zh) | 2024-06-21 |
Family
ID=91503696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410398212.3A Pending CN118231271A (zh) | 2024-04-03 | 2024-04-03 | 一种封装结构制造方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118231271A (zh) |
-
2024
- 2024-04-03 CN CN202410398212.3A patent/CN118231271A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184580B1 (en) | Ball grid array package with conductive leads | |
| JPH07321250A (ja) | 熱伝導体を備える玉格子アレー集積回路パッケージ | |
| US10879222B2 (en) | Power chip integration module, manufacturing method thereof, and double-sided cooling power module package | |
| US20070205495A1 (en) | Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| CN214043635U (zh) | 一种智能功率模块及电力电子设备 | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2019071412A (ja) | チップパッケージ | |
| CN110914975A (zh) | 功率半导体模块 | |
| CN110459525B (zh) | 一种具有逆变器的电力系统及其制造方法 | |
| CN109801900B (zh) | 一种电力用逆变电路装置 | |
| CN118231271A (zh) | 一种封装结构制造方法及封装结构 | |
| CN214848619U (zh) | 智能功率模块 | |
| WO2022056679A1 (zh) | 功率模组及其制造方法、转换器和电子设备 | |
| CN211789008U (zh) | 功率模块结构和功率模块封装体 | |
| CN210443552U (zh) | 用于系统级封装的散热结构 | |
| CN110676232B (zh) | 一种半导体器件封装结构及其制作方法、一种电子设备 | |
| KR20220001679A (ko) | 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지 | |
| JP2002164503A (ja) | パワー半導体装置 | |
| KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
| CN218827096U (zh) | 一种封装结构 | |
| CN111192860A (zh) | 一种氮化镓器件及氮化镓器件的封装方法 | |
| CN110581110A (zh) | 一种功率模块组件 | |
| JP2004048084A (ja) | 半導体パワーモジュール | |
| CN216084870U (zh) | 一种半导体封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |