CN118213278A - 半导体封装方法、封装线路结构及半导体封装结构 - Google Patents

半导体封装方法、封装线路结构及半导体封装结构 Download PDF

Info

Publication number
CN118213278A
CN118213278A CN202211624043.8A CN202211624043A CN118213278A CN 118213278 A CN118213278 A CN 118213278A CN 202211624043 A CN202211624043 A CN 202211624043A CN 118213278 A CN118213278 A CN 118213278A
Authority
CN
China
Prior art keywords
layer
film
opening
chip
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211624043.8A
Other languages
English (en)
Inventor
周文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202211624043.8A priority Critical patent/CN118213278A/zh
Publication of CN118213278A publication Critical patent/CN118213278A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种半导体封装方法、封装线路结构及半导体封装结构，通过在载板上形成增层膜，所述增层膜包括下层膜以及位于所述下层膜上的上层膜，在所述增层膜中形成开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通，接着在所述开口中形成再布线结构。由此，通过一道成膜工艺形成的再布线结构能够同时实现竖直方向和水平方向的电性连接，简化了制造工艺，降低了制造成本。进一步的，在本申请中，可以直接对所述增层膜执行操作以在所述增层膜中形成开口，从而可以避免在其上形成光阻层以及后续的光阻层剥离，从而可以进一步简化工艺，降低制造成本。

Description

半导体封装方法、封装线路结构及半导体封装结构
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装方法、封装线路结构及半导体封装结构。
背景技术
现有技术中制作后贴片(Die last)扇出封装一般有两种方案：
一是先在硅晶圆上制作线路，然后贴装芯片的方案。此种方案必须采用硅晶圆作为衬底进行线路制作并且需要执行等离子体增强化学气相沉积法(PECVD)、反应离子腐蚀(RIE)、化学机械研磨(CMP)等工序，这些工序成本均非常高，工序周期也很长。
二是先采用一层牺牲层，进行溅射镀以作为电镀线路的种子层，每增加一层线路都需要用到光阻和树脂层两种材料，材料成本及加工成本高；且此种方案加工线路时，精细线路的加工十分困难：线路有底部缺口，附着差，加工过程中极易掉落。
发明内容
本申请的目的在于提供一种半导体封装方法、封装线路结构及半导体封装结构，以实现降低制造成本、提升加工效率和/或提升产品质量与可靠性。
为此，本申请提供一种半导体封装方法，所述半导体封装方法包括：
提供载板，在所述载板上形成至少一层增层膜，每层所述增层膜包括下层膜以及位于所述下层膜上的上层膜；
在所述增层膜中形成开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通；以及，
在所述开口中形成再布线结构。
可选的，在所述的半导体封装方法中，所述上开口的侧面与底面的夹角小于95°。
可选的，在所述的半导体封装方法中，所述上层膜和所述下层膜均为光敏感型，并且所述上层膜和所述下层膜对不同波段的光波敏感，所述在所述增层膜中形成开口的步骤包括：对所述上层膜执行第一曝光工艺以在所述上层膜中形成所述上开口；以及，对所述下层膜执行第二曝光工艺以在所述下层膜中形成所述下开口；
或者，所述上层膜为光敏感型，所述下层膜为非光敏感型，所述在所述增层膜中形成开口的步骤包括：对所述上层膜执行第一曝光工艺以在所述上层膜中形成所述上开口；以及，对所述下层膜执行激光或者等离子工艺以在所述下层膜中形成所述下开口；
或者，所述上层膜为非光敏感型，所述下层膜为光敏感型，所述在所述增层膜中形成开口的步骤包括：对所述上层膜执行激光或者等离子工艺以在所述上层膜中形成所述上开口；以及，对所述下层膜执行第二曝光工艺以在所述下层膜中形成所述下开口；
或者，所述上层膜和所述下层膜均为非光敏感型，所述在所述增层膜中形成开口的步骤包括：对所述上层膜执行激光或者等离子工艺以在所述上层膜中形成所述上开口；以及，对所述下层膜执行激光或者等离子工艺以在所述下层膜中形成所述下开口。
可选的，在所述的半导体封装方法中，在所述载板上形成所述增层膜之前，所述半导体封装方法还包括：在所述载板上形成金属层，其中，所述增层膜位于所述金属层上。
可选的，在所述的半导体封装方法中，所述在所述开口中形成再布线结构的步骤包括：
在所述开口中以及所述上层膜表面形成种子层，并且所述开口中的所述种子层和所述上层膜表面的所述种子层之间断开；以及，
以所述金属层作为阴极，在所述开口中的所述种子层上电镀金属层，所述再布线结构包括所述开口中的所述金属层和所述种子层。
可选的，在所述的半导体封装方法中，所述半导体封装方法还包括：在顶层的所述增层膜上形成第一介电层，所述第一介电层暴露出顶层的部分所述再布线结构。
可选的，在所述的半导体封装方法中，所述半导体封装方法还包括：
在所述第一介电层上贴装第一芯片，所述第一芯片与顶层的所述再布线结构电性连接；以及，
形成塑封层，所述塑封层覆盖所述第一芯片。
可选的，在所述的半导体封装方法中，所述半导体封装方法还包括：
在所述塑封层中形成通孔，所述通孔暴露出顶层的部分所述再布线结构；
在所述通孔中形成导电柱，所述导电柱与顶层的所述再布线结构电性连接；以及，
在所述塑封层上贴装第二芯片，所述第二芯片与所述导电柱电性连接，其中，所述第二芯片为裸芯片或者封装芯片。
可选的，在所述的半导体封装方法中，所述半导体封装方法还包括：
在所述塑封层中形成通孔，所述通孔暴露出顶层的部分所述再布线结构；
在所述通孔中形成导电柱，所述导电柱与顶层的所述再布线结构电性连接；
在所述塑封层上形成连接层，所述连接层包括连接线路和第二介电层，所述连接线路和所述导电柱以及所述第一芯片电性连接，所述第二介电层覆盖部分所述连接线路并暴露出部分所述连接线路；以及，
在所述连接层上贴装第二芯片，所述第二芯片与所述连接线路电性连接，其中，所述第二芯片为裸芯片或者封装芯片。
可选的，在所述的半导体封装方法中，所述半导体封装方法还包括：
移除所述载板，以暴露出所述金属层；
刻蚀所述金属层以形成焊垫；
形成第三介电层，所述第三介电层覆盖底层的所述增层膜以及部分所述焊垫并暴露出部分所述焊垫；以及，
在暴露出的所述焊垫上形成锡球。
本申请还提供一种封装线路结构，所述封装线路结构包括：至少一层增层膜，每层所述增层膜包括下层膜以及位于所述下层膜上的上层膜，每层所述增层膜中形成有开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通；以及，形成于各所述开口中的再布线结构。
可选的，在所述的封装线路结构中，所述上开口的侧面与底面的夹角小于95°。
可选的，在所述的封装线路结构中，所述封装线路结构还包括：形成于顶层的所述增层膜上的第一介电层，所述第一介电层暴露出顶层的部分所述再布线结构；形成于底层的所述增层膜上并与底层的所述再布线结构电性连接的焊垫；以及，覆盖底层的所述增层膜以及部分所述焊垫并暴露出部分所述焊垫的第三介电层。
本申请还提供一种半导体封装结构，所述半导体封装结构包括：
如上所述的封装线路结构；
第一芯片，所述第一芯片与顶层的所述再布线结构电性连接；以及，
塑封层，所述塑封层覆盖所述第一芯片。
可选的，在所述的半导体封装结构中，所述半导体封装结构还包括：
形成于所述塑封层中的导电柱，所述导电柱与顶层的所述再布线结构电性连接；以及，
位于所述塑封层上的第二芯片，所述第二芯片与所述导电柱电性连接，其中，所述第二芯片为裸芯片或者封装芯片。
可选的，在所述的半导体封装结构中，所述半导体封装结构还包括：
形成于所述塑封层中的导电柱，所述导电柱与顶层的所述再布线结构电性连接；
形成于所述塑封层上的连接层，所述连接层包括连接线路和第二介电层，所述连接线路和所述导电柱以及所述第一芯片电性连接，所述第二介电层覆盖部分所述连接线路并暴露出部分所述连接线路；以及，
第二芯片，所述第二芯片与所述连接线路电性连接，其中，所述第二芯片为裸芯片或者封装芯片。
在本申请提供的半导体封装方法、封装线路结构及半导体封装结构中，通过在载板上形成增层膜，所述增层膜包括下层膜以及位于所述下层膜上的上层膜，在所述增层膜中形成开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通，接着在所述开口中形成再布线结构。由此，通过一道成膜工艺形成的再布线结构能够同时实现竖直方向和水平方向的电性连接，简化了制造工艺，降低了制造成本。进一步的，在本申请中，可以直接对所述增层膜执行操作以在所述增层膜中形成开口，从而可以避免在其上形成光阻层以及后续的光阻层剥离，从而可以进一步简化工艺，降低制造成本。
附图说明
图1是本申请实施例的半导体封装方法的流程示意图。
图2至图17是执行本申请实施例的半导体封装方法所形成的器件结构的剖面示意图。
其中，附图标记说明如下：
10-载板；100-金属层；110-增层膜；111-下层膜；112-上层膜；120-开口；121-下开口；122-上开口；130-再布线结构；131-种子层；132-金属层；140-第一介电层；150-第一芯片；160-塑封层；170-焊垫；180-第三介电层；190-锡球；200-封装线路结构；210-半导体封装结构；220-通孔；230-导电柱；240-第二芯片；250-塑封层；260-半导体封装结构；270-第二芯片；280-半导体封装结构；290-连接层；291-连接线路；292-第二介电层；300-第二芯片；310-塑封层；320-半导体封装结构；330-第二芯片；340-半导体封装结构；A1-下开口的侧面与底面的夹角；A2-上开口的侧面与底面的夹角。
具体实施方式
以下结合附图和具体实施例对本申请提出的半导体封装方法、封装线路结构及半导体封装结构作进一步详细说明。根据下面说明和权利要求书，本申请的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本申请实施例的目的。
本申请使用的术语仅仅是出于描述特定实施方式的目的，而非旨在限制本申请。除非本申请文件中另作定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“上”和/或“下”、“顶”和/或“底”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请的核心思想在于，提供一种半导体封装方法、封装线路结构及半导体封装结构，通过在载板上形成增层膜，所述增层膜包括下层膜以及位于所述下层膜上的上层膜，在所述增层膜中形成开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通，接着在所述开口中形成再布线结构。由此，通过一道成膜工艺形成的再布线结构能够同时实现竖直方向和水平方向的电性连接，简化了制造工艺，降低了制造成本。进一步的，在本申请中，可以直接对所述增层膜执行操作以在所述增层膜中形成开口，从而可以避免在其上形成光阻层以及后续的光阻层剥离，从而可以进一步简化工艺，降低制造成本。
具体的，请参考图1，其为本申请实施例的半导体封装方法的流程示意图。
如图1所示，在本申请实施例中，所述半导体封装方法具体包括如下步骤：
步骤S10：提供载板；
步骤S20：在所述载板上形成至少一层增层膜，每层所述增层膜包括下层膜以及位于所述下层膜上的上层膜；
步骤S30：在所述增层膜中形成开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通；以及，
步骤S40：在所述开口中形成再布线结构。
进一步的，在所述载板上形成所述增层膜之前，所述半导体封装方法还包括如下步骤：
步骤S11：在所述载板上形成金属层。相应的，所述增层膜位于所述金属层上。
接着，请参考图2至图11，其为执行本申请实施例的半导体封装方法所形成的器件结构的剖面示意图。
如图2所示，在本申请实施例中，首先，提供载板10，所述载板10可以是半导体载板、玻璃载板、金属载板或者陶瓷载板等。接着，在所述载板10上形成金属层100。在本申请实施例中，所述金属层100为铜层，例如通过在所述载板10上粘贴铜箔形成所述金属层100，具体的，可以通过双面胶、UV胶或者热熔胶等在所述载板10上粘贴铜箔。
请继续参考图2，在本申请实施例中，接着，在所述金属层100上形成增层膜110，在此称为第一层增层膜110，所述第一层增层膜110包括下层膜111以及位于所述下层膜111上的上层膜112。优选的，所述第一层增层膜110通过两步涂布工艺形成，具体的，可以先通过一步涂布工艺形成所述下层膜111，接着，在所述下层膜111上通过另一步涂布工艺形成所述上层膜112。
在本申请实施例中，所述上层膜112和所述下层膜111均为光敏感型，并且所述上层膜112和所述下层膜111对不同波段的光波敏感。在本申请的其他实施例中，也可以是所述上层膜112和所述下层膜111中的一者为光敏感型，另一者为非光敏感型，例如，所述上层膜112为光敏感型，所述下层膜111为非光敏感型；或者，所述上层膜112为非光敏感型，所述下层膜111为光敏感型。此外，所述上层膜112和所述下层膜111还可以均为非光敏感型。
其中，所述光敏感型和所述非光敏感型可以根据本申请的常规界定，例如，所述增层膜110(包括所述下层膜和所述上层膜)对于本领域常用波段和剂量范围内的光敏感则为光敏感型，反之即为非光敏感型，本申请对此不作限定。
如图3和图4所示，接着，在所述增层膜110中形成开口120，所述开口120包括位于所述上层膜112中的上开口122以及位于所述下层膜111中的下开口121，所述下开口121与所述上开口122连通。
具体的，首先请参考图3，在所述上层膜112中形成所述上开口122。在本申请实施例中，所述上层膜112为光敏感型，可以对所述上层膜112执行第一曝光工艺以在所述上层膜112中形成所述上开口122。其中，所述第一曝光工艺采用的光波波段为第一波段。在本申请的其他实施例中，所述上层膜112为非光敏感型时，也可以通过激光或者等离子工艺在所述上层膜112中形成所述上开口122。
优选的，所述上开口122的侧面与底面的夹角A2小于95°，由此，后续执行电镀工艺形成再布线结构时，可以仅在所述开口120中形成，从而便于工艺实现以及降低制造成本。在本申请实施例中，所述上开口122的侧面与底面的夹角A2为90°，即，所述上开口122的侧面与底面呈垂直。
接着，如图4所示，在所述下层膜111中形成所述下开口121。在本申请实施例中，所述下层膜111为光敏感型，可以对所述下层膜111执行第二曝光工艺以在所述下层膜111中形成所述下开口121。其中，所述第二曝光工艺采用的光波波段为第二波段，所述第二波段与所述第一波段为不同的波段。优选的，所述第二波段与所述第一波段间隔一定的波段，以进一步确保执行所述第一曝光工艺时不影响所述下层膜111，执行所述第二曝光工艺时不影响所述上层膜112，进一步提高所形成的所述上开口122和所述下开口121的质量与可靠性。在本申请的其他实施例中，所述下层膜111为非光敏感型时，也可以通过激光或者等离子工艺在所述下层膜111中形成所述下开口121。
优选的，所述下开口121的侧面与底面的夹角大于100°，由此，便于后续执行电镀工艺，以在所述开口120中形成再布线结构。更佳的，所述下开口121的侧面与底面的夹角介于110°～150°之间。
在本申请实施例中，通过曝光、激光或者等离子工艺直接在所述上层膜112中形成上开口122以及在所述下层膜111中形成下开口121，避免了光阻层的形成以及剥离工艺，从而简化了制造工艺，降低了制造成本。进一步的，在本申请实施例中，通过工艺控制使得所述上开口122的侧面与底面的夹角A2小于95°，所述下开口121的侧面与底面的夹角大于100°，从而既能够便于后续可靠地形成再布线结构，又能够简化工艺、降低制造成本。
接着，如图5至图7所示，在所述开口120中形成再布线结构130。如图5所示，在本申请实施例中，先在所述开口120中形成种子层131。具体的，可以通过溅射工艺形成所述种子层131，在本申请实施例中，所述种子层131覆盖所述下开口121的内表面以及所述上开口122的底面，进一步还覆盖所述上层膜112的表面。其中，所述开口120中的所述种子层131和所述上层膜112表面的所述种子层131之间断开。
在本申请实施例中，由于所述上开口122的侧面与底面的夹角A2小于95°，所述下开口121的侧面与底面的夹角大于100°，由此，可以方便地在所述下开口121的侧面溅射形成所述种子层131，同时，又能避免在所述上开口122的侧面形成所述种子层131。从而，自然地在所述开口120中的所述种子层131和所述上层膜112表面的所述种子层131之间形成了非连续的状态，也便于后续电镀工艺的执行。
接着，如图6所示，在所述开口120中的所述种子层131上电镀金属层132，所述再布线结构130包括所述开口120中的所述金属层132和所述种子层131。在此，所述再布线结构130包括位于所述下开口121中的第一部分以及所述上开口122中的第二部分，其中，所述第一部分也可以称为导电柱，以实现竖直方向(也即膜层的厚度方向)的电性连接，所述第二部分也可以称为再布线层，以实现水平方向(也即膜层的延伸方向)的电性连接。在此通过一步电镀工艺即可同时实现竖直方向和水平方向的电性连接，简化了制造工艺，降低了制造成本。
在本申请实施例中，可以以所述金属层100作为阴极，电镀溶液作为阳极，以在所述开口120中的所述种子层131的表面电镀所述金属层132，所述金属层132填满所述开口120。在本申请的其他实施例中，也可以以所述种子层131作为阴极，电镀溶液作为阳极，以电镀形成金属层132。
请参考图7，在本申请实施例中，在所述开口120中形成再布线结构130进一步还包括：去除所述上层膜112的上表面的所述种子层131，具体的，可以通过刻蚀和/或研磨工艺去除所述上层膜112的上表面的所述种子层131。在本申请实施例中，所述上层膜112的上表面的所述种子层131与所述开口120中的所述种子层131不连续，由此，在去除所述上层膜112的上表面的所述种子层131的过程中，所述开口120中的所述种子层131可不受去除工艺的影响，从而提高了所形成的所述再布线结构130的质量与可靠性。
在此，通过所述金属层100作为阴极，电镀溶液作为阳极，在所述种子层131的表面电镀所述金属层132，提高了所形成的所述再布线结构130的质量与可靠性，并且，增加了工艺窗口，例如可以使得再布线结构130和再布线结构130之间的距离减小，或者可以使得再布线结构130的线宽减小，如低于5μm，从而提高了产品的小型化。
进一步的，可以通过上述方法形成多层增层膜，并在所述增层膜中形成开口以及在所述开口中形成再布线结构。例如，可以形成三层增层膜，每层增层膜中形成开口以及每个开口中形成再布线结构；又如，可以形成四层增层膜，每层增层膜中形成开口以及每个开口中形成再布线结构。其中，每层增层膜中的再布线结构均可以以所述金属层100作为阴极，电镀溶液作为阳极，相应的，可以使得每层的所述再布线结构均具有高质量。
请参考图8，在本申请实施例中，示意性的示出了两层所述增层膜110，在此分别称为第二层增层膜110和第一层增层膜110，其中，所述第二层增层膜110位于所述第一层增层膜110之上。所述第二层增层膜110可以采用如上相同的方法形成位于所述第二层增层膜110中的开口120以及位于所述第二层增层膜110中的再布线结构130，本申请对此不再赘述。在此，所述第二层增层膜110也可以称为顶层增层膜110，相应的，所述第二层增层膜110中的再布线结构130也可以称为顶层再布线结构130；所述第一层增层膜110也可以称为底层增层膜110，所述第一层增层膜110中的再布线结构130也可以称为底层再布线结构130。
请继续参考图8，在本申请实施例中，进一步的，在顶层的所述增层膜110(在此也即在所述第二层增层膜110)上形成第一介电层140，所述第一介电层140暴露出顶层的部分所述再布线结构130。其中，所述第一介电层140的材质可以为树脂、绿油、聚酰亚胺或者介质材料等。
请参考图9，接着，在所述第一介电层140上贴装第一芯片150，所述第一芯片150与顶层的所述再布线结构130电性连接。如图9所示，具体的，可以通过焊接的方式在所述第一介电层140上贴装第一芯片150，所述第一芯片150与暴露出的所述再布线结构130电性连接，在此，所述第一芯片150为裸芯片。进一步的，可以在所述第一介电层140上贴装多个所述第一芯片150，后续通过分割形成多个半导体封装结构的单体。
请参考图10，形成塑封层160，所述塑封层160覆盖所述第一芯片150。具体的，可以先进行底部填充，以对所述第一芯片150和顶层的所述再布线结构130以及所述第一介电层140之间的间隙进行塑封料填充；接着，在所述第一芯片150的侧面和上表面(在此为所述第一芯片150的背面)覆盖塑封材料，以形成所述塑封层160，保护所述第一芯片150。
请参考图11，在本申请实施例中，进一步地包括：移除所述载板10，暴露出所述金属层100。接着，对所述金属层100执行刻蚀工艺，以形成焊垫170。具体的，可以在所述金属层100上形成图形化的光阻层(图11中未示出)，所述图形化的光阻层暴露出部分所述金属层100；接着，对暴露的所述金属层100执行刻蚀工艺，以去除暴露出的所述金属层100；以及，去除所述图形化的光阻层。进一步的，形成第三介电层180，所述第三介电层180覆盖底层的所述增层膜110以及部分所述焊垫170并暴露出部分所述焊垫170；以及，可以通过植球工艺在暴露出的所述焊垫170上形成锡球190。进一步的，还可以对图11所示的器件结构执行切割工艺，以形成半导体封装结构的单体，在此，每个所述半导体封装结构的单体可以包括一个所述第一芯片150。
相应的，本申请实施例还提供一种封装线路结构200，所述封装线路结构200包括：至少一层增层膜110，每层所述增层膜110包括下层膜111以及位于所述下层膜111上的上层膜112，每层所述增层膜110中形成有开口120，所述开口120包括位于所述上层膜112中的上开口122以及位于所述下层膜111中的下开口121，所述下开口121与所述上开口122连通；以及，形成于各所述开口120中的再布线结构130。在此，所述再布线结构130具有高质量及高可靠性，并且所述再布线结构130的线宽可以更小。其中，所述上开口122的侧面与底面的夹角A2小于95°。
进一步的，所述封装线路结构200还包括：形成于顶层的所述增层膜110上的第一介电层140，所述第一介电层140暴露出顶层的部分所述再布线结构130；形成于底层的所述增层膜110上并与底层的所述再布线结构130电性连接的焊垫170；以及，覆盖底层的所述增层膜110以及部分所述焊垫170并暴露出部分所述焊垫170的第三介电层180。
请继续参考图11，进一步的，本申请实施例还提供一种半导体封装结构210，所述半导体封装结构210包括：如上所述的封装线路结构200；第一芯片150，所述第一芯片150与顶层的所述再布线结构130电性连接；以及，塑封层160，所述塑封层160覆盖所述第一芯片150。
在本申请的其他实施例中，还可以焊接多层芯片，以得到更多功能的半导体封装结构。
在本申请的一实施例中，在形成塑封层160之后(如图10所示)，接着，如图12所示，在所述塑封层160中形成通孔220，所述通孔220暴露出顶层的部分所述再布线结构130。具体的，可以在所述塑封层160的表面形成一图形化的光阻层(图12中未示出)，所述图形化的光阻层暴露出部分所述塑封层160；接着，对暴露出的所述塑封层160执行刻蚀工艺，以在所述塑封层160中形成通孔220，所述通孔220贯穿所述塑封层160并延伸贯穿所述第一介电层140，以暴露出顶层的部分所述再布线结构130；以及，剥离所述图形化的光阻层。
接着，请参考图13，在所述通孔220中形成导电柱230，所述导电柱230与顶层的所述再布线结构130电性连接，在此，所述导电柱230与暴露出的顶层的部分所述再布线结构130连接。具体的，可通过在所述通孔220中溅射种子层(图中未示出)以及在所述种子层上电镀金属以形成所述导电柱230。
如图14所示，在本申请的一实施例中，接着，在所述塑封层160上贴装第二芯片240，所述第二芯片240与所述导电柱250电性连接。具体的，可以通过焊接的方式贴装所述第二芯片240。如图14所示，所述第二芯片240可以为裸芯片，相应的，还包括对所述第二芯片240执行塑封工艺。具体的，可以先进行底部填充，以对所述第二芯片240和所述塑封层160之间的间隙进行塑封料填充；接着，在所述第二芯片240的侧面和上表面(在此为所述第二芯片240的背面)覆盖塑封材料，以形成塑封层250，保护所述第二芯片240。
请继续参考图14，在本申请实施例中，进一步地包括：移除所述载板10，暴露出所述金属层100；接着，对所述金属层100执行刻蚀工艺，以形成焊垫170；形成第三介电层180，所述第三介电层180覆盖底层的所述增层膜110以及部分所述焊垫170并暴露出部分所述焊垫170；以及，可以通过植球工艺在暴露出的所述焊垫170上形成锡球190。具体可相应参考前文的描述，本申请对此不再赘述。进一步的，还可以对图14所示的器件结构执行切割工艺，以形成半导体封装结构的单体，在此，每个所述半导体封装结构的单体可以包括一个所述第一芯片150和一个所述第二芯片240。
相应的，本申请实施例还提供一种半导体封装结构260，所述半导体封装结构260包括：如上所述的封装线路结构200；第一芯片150，所述第一芯片150与顶层的所述再布线结构130电性连接；以及，塑封层160，所述塑封层160覆盖所述第一芯片150。所述半导体封装结构260进一步还包括：形成于所述塑封层160中的导电柱230，所述导电柱230与顶层的所述再布线结构130电性连接；以及，位于所述塑封层160上的第二芯片240，所述第二芯片240与所述导电柱230电性连接，其中，所述第二芯片240为裸芯片。
请参考图15，在本申请的一实施例中，接着，在所述塑封层160上贴装第二芯片270，所述第二芯片270与所述导电柱250电性连接，在此，所述第二芯片270为封装芯片。具体的，可以通过所述第二芯片270中的再布线层(图15中未示出)与所述导电柱250实现电性连接，并进一步的与所述封装线路结构200实现电性连接，从而还与所述第一芯片150实现电性连接。
请继续参考图15，同样地，在本申请实施例中，进一步地包括：移除所述载板10，暴露出所述金属层100；接着，对所述金属层100执行刻蚀工艺，以形成焊垫170；形成第三介电层180，所述第三介电层180覆盖底层的所述增层膜110以及部分所述焊垫170并暴露出部分所述焊垫170；以及，可以通过植球工艺在暴露出的所述焊垫170上形成锡球190。具体可相应参考前文的描述，本申请对此不再赘述。进一步的，还可以对图15所示的器件结构执行切割工艺，以形成半导体封装结构的单体，在此，每个所述半导体封装结构的单体可以包括一个所述第一芯片150和一个所述第二芯片270。
相应的，本申请实施例还提供一种半导体封装结构280，所述半导体封装结构280包括：如上所述的封装线路结构200；第一芯片150，所述第一芯片150与顶层的所述再布线结构130电性连接；以及，塑封层160，所述塑封层160覆盖所述第一芯片150。所述半导体封装结构280进一步还包括：形成于所述塑封层160中的导电柱230，所述导电柱230与顶层的所述再布线结构130电性连接；以及，位于所述塑封层160上的第二芯片270，所述第二芯片270与所述导电柱230电性连接，其中，所述第二芯片270为封装芯片。
在本申请的一实施例中，在形成所述导电柱230之后(如图13所示)，接着，如图16所示，在所述塑封层160上形成连接层290，所述连接层290包括连接线路291和第二介电层292，所述连接线路291和所述导电柱230以及所述第一芯片150电性连接，所述第二介电层292覆盖部分所述连接线路291并暴露出部分所述连接线路291。其中，所述连接线路291的材质例如可以是铜，所述第二介电层292的材质例如可以是树脂、绿油、PI或者介质材料等。具体的，例如可以先通过溅射种子层以及电镀工艺形成所述连接线路291，接着在所述连接线路291上覆盖所述第二介电层292，所述第二介电层292中具有开口(图16中未示出)以暴露出所述连接线路291的部分。
请继续参考图16，接着，在所述连接层290上贴装第二芯片300，所述第二芯片300与所述连接线路291电性连接，并进而通过所述连接线路291与所述第一芯片150、所述导电柱230以及所述封装线路结构200电性连接。具体的，可以通过焊接的方式贴装所述第二芯片300。如图16所示，所述第二芯片300可以为裸芯片，相应的，还包括对所述第二芯片300执行塑封工艺，以形成塑封层310，其中，所述塑封层310的形成可以相应参考前文，本申请对此不再赘述。
请继续参考图16，同样地，在本申请实施例中，进一步地包括：移除所述载板10，暴露出所述金属层100；接着，对所述金属层100执行刻蚀工艺，以形成焊垫170；形成第三介电层180，所述第三介电层180覆盖底层的所述增层膜110以及部分所述焊垫170并暴露出部分所述焊垫170；以及，可以通过植球工艺在暴露出的所述焊垫170上形成锡球190。具体可相应参考前文的描述，本申请对此不再赘述。进一步的，还可以对图16所示的器件结构执行切割工艺，以形成半导体封装结构的单体，在此，每个所述半导体封装结构的单体可以包括一个所述第一芯片150和一个所述第二芯片300。
相应的，本申请实施例还提供一种半导体封装结构320，所述半导体封装结构320包括：如上所述的封装线路结构200；第一芯片150，所述第一芯片150与顶层的所述再布线结构130电性连接；以及，塑封层160，所述塑封层160覆盖所述第一芯片150。所述半导体封装结构320进一步还包括：形成于所述塑封层160中的导电柱230，所述导电柱230与顶层的所述再布线结构130电性连接；形成于所述塑封层160上的连接层290，所述连接层290包括连接线路291和第二介电层292，所述连接线路291和所述导电柱230以及所述第一芯片150电性连接，所述第二介电层292覆盖部分所述连接线路291并暴露出部分所述连接线路291；以及，第二芯片300，所述第二芯片300与所述连接线路291电性连接，其中，所述第二芯片300为裸芯片。
在本申请的又一实施例中，在形成所述导电柱230之后(如图13所示)，接着，如图17所示，在所述塑封层160上形成连接层290，所述连接层290包括连接线路291和第二介电层292，所述连接线路291和所述导电柱230以及所述第一芯片150电性连接，所述第二介电层292覆盖部分所述连接线路291并暴露出部分所述连接线路291，所述连接层290的形成可相应参考前文，本申请对此不再赘述。
请继续参考图17，接着，在所述连接层290上贴装第二芯片330，所述第二芯片330与所述连接线路291电性连接，并进而通过所述连接线路291与所述第一芯片150、所述导电柱230以及所述封装线路结构200电性连接。具体的，可以通过焊接的方式贴装所述第二芯片330，如图17所示，所述第二芯片330为封装芯片。
请继续参考图17，同样地，在本申请实施例中，进一步地包括：移除所述载板10，暴露出所述金属层100；接着，对所述金属层100执行刻蚀工艺，以形成焊垫170；形成第三介电层180，所述第三介电层180覆盖底层的所述增层膜110以及部分所述焊垫170并暴露出部分所述焊垫170；以及，可以通过植球工艺在暴露出的所述焊垫170上形成锡球190。具体可相应参考前文的描述，本申请对此不再赘述。进一步的，还可以对图17所示的器件结构执行切割工艺，以形成半导体封装结构的单体，在此，每个所述半导体封装结构的单体可以包括一个所述第一芯片150和一个所述第二芯片330。
相应的，本申请实施例还提供一种半导体封装结构340，所述半导体封装结构340包括：如上所述的封装线路结构200；第一芯片150，所述第一芯片150与顶层的所述再布线结构130电性连接；以及，塑封层160，所述塑封层160覆盖所述第一芯片150。所述半导体封装结构340进一步还包括：形成于所述塑封层160中的导电柱230，所述导电柱230与顶层的所述再布线结构130电性连接；形成于所述塑封层160上的连接层290，所述连接层290包括连接线路291和第二介电层292，所述连接线路291和所述导电柱230以及所述第一芯片150电性连接，所述第二介电层292覆盖部分所述连接线路291并暴露出部分所述连接线路291；以及，第二芯片330，所述第二芯片330与所述连接线路291电性连接，其中，所述第二芯片330为封装芯片。
综上所述，在本申请实施例提供的半导体封装方法、封装线路结构及半导体封装结构中，通过在载板上形成增层膜，所述增层膜包括下层膜以及位于所述下层膜上的上层膜，在所述增层膜中形成开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通，接着在所述开口中形成再布线结构。由此，通过一道成膜工艺形成的再布线结构能够同时实现竖直方向和水平方向的电性连接，简化了制造工艺，降低了制造成本。进一步的，在本申请中，可以直接对所述增层膜执行操作以在所述增层膜中形成开口，从而可以避免在其上形成光阻层以及后续的光阻层剥离，从而可以进一步简化工艺，降低制造成本。通过本申请实施例制备的封装线路结构及半导体封装结构，具有更高的质量与可靠性，并且能够得到更小的线宽结构。
此外，在本申请的其他实现方式中，也可以根据权利要求书以及上述实施例作出不同的组合以形成不同的具体实施方式，本申请不再列举，本领域普通技术人员可以在不付出创造性劳动的情况下，在已公开内容的基础上，作出更多种变形。
上述描述仅是对本申请较佳实施例的描述，并非对本申请范围的任何限定，本申请领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：
提供载板，在所述载板上形成至少一层增层膜，每层所述增层膜包括下层膜以及位于所述下层膜上的上层膜；
在所述增层膜中形成开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通；以及，
在所述开口中形成再布线结构。
2.如权利要求1所述的半导体封装方法，其特征在于，所述上开口的侧面与底面的夹角小于95°。
3.如权利要求1所述的半导体封装方法，其特征在于，所述上层膜和所述下层膜均为光敏感型，并且所述上层膜和所述下层膜对不同波段的光波敏感，所述在所述增层膜中形成开口的步骤包括：对所述上层膜执行第一曝光工艺以在所述上层膜中形成所述上开口；以及，对所述下层膜执行第二曝光工艺以在所述下层膜中形成所述下开口；
或者，所述上层膜为光敏感型，所述下层膜为非光敏感型，所述在所述增层膜中形成开口的步骤包括：对所述上层膜执行第一曝光工艺以在所述上层膜中形成所述上开口；以及，对所述下层膜执行激光或者等离子工艺以在所述下层膜中形成所述下开口；
或者，所述上层膜为非光敏感型，所述下层膜为光敏感型，所述在所述增层膜中形成开口的步骤包括：对所述上层膜执行激光或者等离子工艺以在所述上层膜中形成所述上开口；以及，对所述下层膜执行第二曝光工艺以在所述下层膜中形成所述下开口；
或者，所述上层膜和所述下层膜均为非光敏感型，所述在所述增层膜中形成开口的步骤包括：对所述上层膜执行激光或者等离子工艺以在所述上层膜中形成所述上开口；以及，对所述下层膜执行激光或者等离子工艺以在所述下层膜中形成所述下开口。
4.如权利要求1所述的半导体封装方法，其特征在于，在所述载板上形成所述增层膜之前，所述半导体封装方法还包括：在所述载板上形成金属层，其中，所述增层膜位于所述金属层上。
5.如权利要求4所述的半导体封装方法，其特征在于，所述在所述开口中形成再布线结构的步骤包括：
在所述开口中以及所述上层膜表面形成种子层，并且所述开口中的所述种子层和所述上层膜表面的所述种子层之间断开；以及，
以所述金属层作为阴极，在所述开口中的所述种子层上电镀金属层，所述再布线结构包括所述开口中的所述金属层和所述种子层。
6.如权利要求4所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：在顶层的所述增层膜上形成第一介电层，所述第一介电层暴露出顶层的部分所述再布线结构。
7.如权利要求6所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
在所述第一介电层上贴装第一芯片，所述第一芯片与顶层的所述再布线结构电性连接；以及，
形成塑封层，所述塑封层覆盖所述第一芯片。
8.如权利要求7所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
在所述塑封层中形成通孔，所述通孔暴露出顶层的部分所述再布线结构；
在所述通孔中形成导电柱，所述导电柱与顶层的所述再布线结构电性连接；以及，
在所述塑封层上贴装第二芯片，所述第二芯片与所述导电柱电性连接，其中，所述第二芯片为裸芯片或者封装芯片。
9.如权利要求7所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
在所述塑封层中形成通孔，所述通孔暴露出顶层的部分所述再布线结构；
在所述通孔中形成导电柱，所述导电柱与顶层的所述再布线结构电性连接；
在所述塑封层上形成连接层，所述连接层包括连接线路和第二介电层，所述连接线路和所述导电柱以及所述第一芯片电性连接，所述第二介电层覆盖部分所述连接线路并暴露出部分所述连接线路；以及，
在所述连接层上贴装第二芯片，所述第二芯片与所述连接线路电性连接，其中，所述第二芯片为裸芯片或者封装芯片。
10.一种封装线路结构，其特征在于，所述封装线路结构包括：至少一层增层膜，每层所述增层膜包括下层膜以及位于所述下层膜上的上层膜，每层所述增层膜中形成有开口，所述开口包括位于所述上层膜中的上开口以及位于所述下层膜中的下开口，所述下开口与所述上开口连通；以及，形成于各所述开口中的再布线结构。
11.如权利要求10所述的封装线路结构，其特征在于，所述上开口的侧面与底面的夹角小于95°。
12.如权利要求10所述的封装线路结构，其特征在于，所述封装线路结构还包括：形成于顶层的所述增层膜上的第一介电层，所述第一介电层暴露出顶层的部分所述再布线结构；形成于底层的所述增层膜上并与底层的所述再布线结构电性连接的焊垫；以及，覆盖底层的所述增层膜以及部分所述焊垫并暴露出部分所述焊垫的第三介电层。
13.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
如权利要求10～12所述的封装线路结构；
第一芯片，所述第一芯片与顶层的所述再布线结构电性连接；以及，
塑封层，所述塑封层覆盖所述第一芯片。
14.如权利要求13所述的半导体封装结构，其特征在于，所述半导体封装结构还包括：
形成于所述塑封层中的导电柱，所述导电柱与顶层的所述再布线结构电性连接；以及，
位于所述塑封层上的第二芯片，所述第二芯片与所述导电柱电性连接，其中，所述第二芯片为裸芯片或者封装芯片。
15.如权利要求13所述的半导体封装结构，其特征在于，所述半导体封装结构还包括：
形成于所述塑封层中的导电柱，所述导电柱与顶层的所述再布线结构电性连接；
形成于所述塑封层上的连接层，所述连接层包括连接线路和第二介电层，所述连接线路和所述导电柱以及所述第一芯片电性连接，所述第二介电层覆盖部分所述连接线路并暴露出部分所述连接线路；以及，
第二芯片，所述第二芯片与所述连接线路电性连接，其中，所述第二芯片为裸芯片或者封装芯片。
CN202211624043.8A 2022-12-16 2022-12-16 半导体封装方法、封装线路结构及半导体封装结构 Pending CN118213278A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211624043.8A CN118213278A (zh) 2022-12-16 2022-12-16 半导体封装方法、封装线路结构及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211624043.8A CN118213278A (zh) 2022-12-16 2022-12-16 半导体封装方法、封装线路结构及半导体封装结构

Publications (1)

Publication Number Publication Date
CN118213278A true CN118213278A (zh) 2024-06-18

Family

ID=91447581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211624043.8A Pending CN118213278A (zh) 2022-12-16 2022-12-16 半导体封装方法、封装线路结构及半导体封装结构

Country Status (1)

Country Link
CN (1) CN118213278A (zh)

Similar Documents

Publication Publication Date Title
US11387217B2 (en) Semiconductor device and method of manufacture
CN109937476B (zh) 晶片级封装和方法
KR102108981B1 (ko) 반도체 패키지 및 방법
TWI710083B (zh) 重配置線路結構、整合扇出型封裝體、金屬特徵及封裝體的製造方法
TW201923984A (zh) 半導體封裝及其形成方法
US8222080B2 (en) Fabrication method of package structure
CN210223952U (zh) 面板组件、晶圆封装体以及芯片封装体
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
TW202002108A (zh) 半導體結構的形成方法
KR102331050B1 (ko) 반도체 패키지 및 그 형성 방법
US8058105B2 (en) Method of fabricating a packaging structure
KR20210038293A (ko) 반도체 패키지 및 제조 방법
US9847315B2 (en) Packages, packaging methods, and packaged semiconductor devices
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
US12015018B2 (en) Semiconductor package with multiple redistribution substrates
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
CN118213278A (zh) 半导体封装方法、封装线路结构及半导体封装结构
US20220384208A1 (en) Manufacturing method for manufacturing a package structure
US20220384323A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN114724967A (zh) 一种具有tsv的异构芯片封装结构的封装方法
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
TW202221884A (zh) 使用預先形成的遮罩的選擇性電磁干擾屏蔽
CN114446918A (zh) Mcm封装结构及其制作方法
US12148726B2 (en) Semiconductor substrate structure, semiconductor structure and manufacturing method thereof
US20240203921A1 (en) Semiconductor substrate structure, semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination