CN118201415A - 阵列基板、显示面板、显示装置 - Google Patents

Abstract

本申请涉及一种阵列基板、显示面板、显示装置。阵列基板包括：衬底；像素电路，像素电路包括驱动晶体管、复位偏置晶体管，驱动晶体管和复位偏置晶体管通过金属桥线电连接，其中，金属桥线位于第一导电层；第二导电层，位于第一导电层远离衬底的一侧，其中，第一电源线位于第二导电层；第三导电层，位于第二导电层远离衬底的一侧，数据线位于第三导电层；其中，在与衬底的设置平面垂直的第一方向上，第一电源线覆盖至少部分金属桥线。能够降低金属桥线和第三导电层上的数据线之间的寄生电容，避免金属桥线上的电位被第三导电层上的数据线影响，使得金属桥线的电位更加稳定，提高像素电路中的电流的稳定性，保证了阵列基板显示画面的稳定性。

Description

阵列基板、显示面板、显示装置

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板、显示面板、显示装置。

背景技术

随着显示技术的发展，显示面板的边框要求越来越窄。为了减小显示面板的边框，现在出现了将部分扇出线布局在显示区的技术。

但是目前的采用该技术的显示产品在进行显示时，其亮度不稳定，显示状态下会出现可视性显示不均(Mura)现象，从而影响了显示品质。

发明内容

本申请提供一种阵列基板、显示面板、显示装置，通过在阵列基板上采用直流电源线来隔离开数据线与像素电路的驱动晶体管的源极节点，解决了显示产品因扇出数据线的设置而引起的显示不均的问题，进而提高显示质量。

第一方面，本发明实施例提供了一种阵列基板，包括：衬底；像素电路，所述像素电路包括驱动晶体管、复位偏置晶体管，所述驱动晶体管和复位偏置晶体管通过金属桥线电连接，其中，所述金属桥线位于第一导电层；第二导电层，位于所述第一导电层远离所述衬底的一侧，其中，第一电源线位于所述第二导电层；第三导电层，位于所述第二导电层远离所述衬底的一侧，数据线位于所述第三导电层；其中，在与所述衬底垂直的第一方向上，所述第一电源线覆盖所述金属桥线。

第二方面，本发明实施例提供了一种显示面板，包括第一方面提供的阵列基板。

第三方面，本发明实施例提供了一种显示装置，包括第二方面提供的显示面板。

本发明实施例提供的阵列基板、显示面板、显示装置，该阵列基板包括衬底、像素电路，该像素电路包括驱动晶体管、复位偏置晶体管，驱动晶体管和复位偏置晶体管通过金属桥线电连接，金属桥线位于第一导电层，阵列基板还包括第二导电层，第二导电层位于第一导电层远离衬底的一侧，且第二导电层上设置有第一电源线，阵列基板还包括第三导电层，第三导电层位于第二导电层远离衬底的一侧，且第三导电层上设置有数据线。在与衬底垂直的第一方向上，第一电源线覆盖金属桥线，第一电源线位于至少部分金属桥线和第三导电层之间，能够起到隔离的作用，解决与金属桥线交叠的金属线上电位信号的跳变带来的金属桥线的电位不稳定而引起的显示不均的问题，能够提高画面显示质量。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中现有技术中的像素电路的结构示意图；

图2为一个实施例中现有技术中的像素电路的时序示意图；

图3为一个实施例中阵列基板的平面示意图；

图4为一个实施例中阵列基板的版图结构示意图；

图5为一个实施例中本方案中的像素电路的时序示意图；

图6为一个实施例中阵列基板的剖面结构示意图；

图7为一个实施例中阵列基板的有源层示意图；

图8为一个实施例中阵列基板的栅极层示意图；

图9为一个实施例中阵列基板的电容层示意图；

图10为一个实施例中阵列基板的氧化物晶体管层示意图；

图11为一个实施例中阵列基板的氧化物晶体管栅极层示意图；

图12为一个实施例中阵列基板的第一导电层的示意图；

图13为一个实施例中阵列基板的第二导电层的示意图；

图14为一个实施例中阵列基板的第三导电层的示意图；

图15为一个实施例中阵列基板的第一导电层、第二导电层层叠的示意图；

图16为一个实施例中阵列基板的多层层叠的示意图；

图17为另一个实施例中阵列基板的多层层叠的示意图；

图18像素阵列示意图；

图19为另一个实施例中第二导电层的结构示意图；

图20为另一个实施例中第二导电层和第一导电层堆叠的结构示意图；

图21为另一个实施例中阵列基板的多个膜层层叠起来的示意图；

图22为另一个实施例中阵列基板的第三导电层的示意图；

图23为一个实施例中阵列基板的阳极层叠的结构示意图；

图24为一个实施例中阵列基板的阳极层叠的结构示意图之二；

图25为一个实施例中显示装置的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图1所示为一种像素电路，其中包括8个晶体管以及一个存储电容。其中，数据写入晶体管T2的第一端用于在数据写入阶段接收数据信号，第二端与复位偏置晶体管T8的第二端、驱动晶体管T3的第一端连接，数据写入晶体管T2的栅极接入第二扫描信号SP*，并在SP*的作用下将数据信号写入到驱动晶体管T3的栅极；复位偏置晶体管T8，能够在复位偏置阶段中，向驱动晶体管T3提供复位偏置信号调节驱动晶体管T3的栅极电位，实现对于驱动晶体管T3的多次偏置调节，复位偏置晶体管T8的第一端用于在复位偏置阶段接受复位偏置信号，第二端与数据写入晶体管T2的第二端以及驱动晶体管T3的第一端电连接；阈值补偿晶体管T5的第一端与驱动晶体管T3的第二端连接，第二端与驱动晶体管T3的栅极连接，阈值补偿晶体管T5的栅极接入第三扫描信号S2N，并在S2N的作用下实现对T3的阈值补偿；第一初始化晶体管T4的第一端用于接入第一初始化信号Vref1，第一初始化晶体管T4的第二端与驱动晶体管T3的栅极连接，第一初始化晶体管T4的栅极接入第四扫描信号S1N，并在S1N的控制下降Vref1的信号写入到T3的栅极实现对驱动晶体管T3的初始化；第二初始化晶体管T7，第二初始化晶体管T7的第一端用于接入第二初始化信号Vref2，第二初始化晶体管T7的第二端与发光元件D1的阳极连接，第二初始化晶体管T7的栅极接入第一扫描信号SP，并在SP的作用下将Vref2信号写入到阳极，实现对阳极的初始化；第一发光控制晶体管T1的第一端用于接入第一电源信号PVDD，第一发光控制晶体管T1的第二端分别与数据写入晶体管T2的第二端、复位偏置晶体管T8的第二端、驱动晶体管T3的第一端连接，第一发光控制晶体管T1的栅极用于接入发光控制信号Emit，第二发光控制晶体管T6，的第一端与驱动晶体管T3的第二端连接，第二发光控制晶体管T6的第二端与发光元件D1的阳极连接，第二发光控制晶体管T6的栅极用于接入发光控制信号Emit，T3、T6在发光控制信号的作用下实现将驱动电流写入到发光元件D1，实现发光元件的点亮。以上仅是对像素电路中各个晶体管和发光元件进行介绍，并不代表具体的工作过程。

示例性的，图2为图1中像素电路的工作时序，以像素驱动电路中的第一初始化晶体管T4和阈值补偿晶体管T5为氧化物晶体管(Indium GalliumZinc Oxide，IGZO)，也就是第一初始化晶体管T4和阈值补偿晶体管T5为N型晶体管，其余的晶体管为P型晶体管为例的情况进行说明。

在像素驱动电路的一个驱动周期中，包括复位阶段、数据写入及补偿阶段、复位偏置阶段、发光阶段，其中：

在复位阶段中，包括EM信号为高、S2N为高、S1N为低、SP*为低、SP为高的时段，此时，晶体管T1、T2、T4、T6关断、T5、T7导通，发光元件D1熄灭，Vref2信号写入D1的阳极，将D1的阳极复位。之后，复位阶段中还包括，EM信号为高、S1N为高、S2N为低、SP*为高的时段，此时，T1、T2、T5、T6关断、T4导通，Vref1信号写入T3的栅极，将T3的栅极复位。

在数据写入及补偿阶段中，EM为高、S1N为低、S2N为高、SP为低、SP*为高，晶体管T1、T4、T6关断，T2、T3、T5导通，Vdata写入T3的栅极，并且Vdata信号一直通过T5向T3的栅极充电，直到T3截止为止，此时T3的栅极和源极的电压差为阈值电压，从而实现了对T3的数据写入以及阈值补偿。

在复位偏置阶段中，SP*为低、S2N为高、S1N为低，此时晶体管T3、T5、T8导通，复位偏置信号DVH经过T8、T5、写入至驱动晶体管T3的栅极，调节驱动晶体管T3的栅极电位。

在发光阶段中，EM信号为低、S1N为低、S2N为低，SP为高、SP*为高，晶体管T8关断、T1、T3、T6导通，发光元件D1发光。

像素驱动电路中的晶体管的种类具有多样性，可以同时存在氧化物晶体管(Indium Gallium Zinc Oxide，IGZO)和低温多晶硅晶体管(Low Temperature Poly-Silicon，LTPS)，氧化物晶体管具有漏电流小等优势，低温多晶硅晶体管具有开关速度高、载流子迁移率高和功率小等优点。将LTPO与IGZO相结合的LTPO(Low TemperaturePolycrystalline Oxide，低温多晶氧化物)的显示面板技术。该显示面板不仅具有LTPS显示面板的高分辨率、高反应速度、高亮度、高开口率等优势，其还具有IGZO的漏电流小的优势。

此外，阈值补偿晶体管T5和第一初始化晶体管T4可为单栅晶体管，也可以为双栅晶体管。当采用双栅晶体管时，以减小晶体管的漏电流，提升显示面板的显示效果。本发明仅以阈值补偿晶体管T5和第一初始化晶体管T4均为顶底双栅晶体管为例进行示意。

图3是本发明提供的一种阵列基板示意图。阵列基板包括显示区和围绕显示区的非显示区，非显示区内设置有驱动芯片11，驱动芯片能够提供驱动信号、数据信号，非显示区还包括扇出区NA1，NA1中包括扇出线F1。显示区包括至少两个子显示区AA1和AA2，扇出数据线位于显示区(AA1和AA2)，扇出数据线5包括沿第二方向延伸的第一线段55和沿第三方向延伸的第二线段56，第一线段55和第二线段56可以是同层或异层设置，AA2区靠近阵列基板的边框区，AA2区中的数据线通过扇出数据线5与扇出区NA1中的扇出线F1电连接，扇出线F1与驱动芯片11电连接，可以节省NA1区域的面积，实现窄边框的效果。其中，第二方向和第三方向相交，第三导电层内的数据线沿第二方向延伸，第一线段55位于第三导电层，第二线段56与对应的数据线连接。

如图4所示，其为图2中AA1区域中同时包含数据线和扇出数据线位置的膜层示意图，其中Data为AA1区域的正常数据线，55为连接AA2区域中数据线的扇出数据线中的第一线段，二者相邻设置在同一导电层即第三导电层，图2中还示出了一金属桥线23，对于其他金属线将在后文中介绍。其中，金属桥线23连接驱动晶体管T3和复位偏置晶体管T8，具体的可以参见图8，复位偏置晶体管T8的有源层未和驱动晶体管T3的有源层进行连接，进而经过T1的电流或电压不能顺利传递到T3，进而发光元件D1不能正常发光，因此，通过设置金属桥线能够将T1和T3进行电连接，从而实现发光元件D1的正常发光。其中，金属桥线23位于有源层和第三导电层之间，由图2可以看到在垂直显示面板的方向上，金属桥线23与第一线段55会有部分交叠，二者之间会产生寄生电容，当第一线段55上的电位发生变化时，金属桥线23的电位会在寄生电容的耦合作用下发生变化，进而影响该像素电路所在区域的显示效果。

进一步的，可以参考图5，其显示了当金属桥线23受扇出数据线电位影响的时序，其中相对图4的时序增加了扇出数据线和N1节点的电位变化，其余同图4，不再赘述。

数据写入阶段，数据写入晶体管T2在Sp的作用下打开，数据信号写入到驱动晶体管T3的栅极，当AA1区域中的扇出数据线中的电位发生变化时会耦合到AA1区域中的金属桥线23上，导致AA1区域中的金属桥线23上的电位发生变化，金属桥线23上的电位跳高，而与此同时控制阈值补偿晶体管通断的S2N信号还未完全关断，从而金属桥线23上的电位会通过阈值补偿晶体管写入到驱动晶体管T3的栅极，在发光阶段，随着第一和第二发光控制晶体管的导通，AA1区域受影响的发光元件导通，从而会出现亮/暗条纹，出现显示不均的现象，影响AA1区域的显示效果。

基于此，发明人进一步研究出本发明实施例的技术方案。具体地，本发明实施例提供了一种阵列基板，包括：衬底；像素电路，像素电路包括驱动晶体管、复位偏置晶体管，驱动晶体管和复位偏置晶体管通过金属桥线电连接，其中，金属桥线位于第一导电层；第二导电层，位于第一导电层远离衬底的一侧，其中，第一电源线位于第二导电层；第三导电层，位于第二导电层远离衬底的一侧，数据线位于第三导电层；其中，在与衬底的设置平面垂直的第一方向上，第一电源线覆盖至少部分金属桥线。

采用上述技术方案，该阵列基板包括衬底、像素电路，该像素电路包括驱动晶体管、复位偏置晶体管，驱动晶体管和复位偏置晶体管通过金属桥线电连接，金属桥线位于第一导电层，阵列基板还包括第二导电层，第二导电层位于第一导电层远离衬底的一侧，且第二导电层上设置有第一电源线，阵列基板还包括第三导电层，第三导电层位于第二导电层远离衬底的一侧，且第三导电层上设置有数据线。在与衬底的设置平面垂直的第一方向上，第一电源线覆盖至少部分金属桥线，由于第一电源线中通的直流电源信号，所以第一电源线是隔在至少部分金属桥线和第三导电层之间，所以第一电源线能够起到隔离的作用，隔离开至少部分金属桥线和第三导电层上的扇出数据线中向第二方向延伸的第一线段，从而降低金属桥线和第三导电层上的第一线段之间的寄生电容，避免金属桥线上的电位被第三导电层上的第一线段影响，使得金属桥线的电位更加稳定，提高像素电路中的电流的稳定性，保证了阵列基板显示画面的稳定性。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板，首先对本申请中的阵列基板的膜层结构进行介绍，阵列基板的膜层结构如图6所示，包括衬底10以及沿远离衬底的方向依次层叠的有源层11、栅极层12、电容层13、氧化物晶体管(Indium GalliumZinc Oxide，IGZO)层14、氧化物晶体管栅极层15、第一导电层30、第二导电层40、第三导电层50，以上各个膜层之间还设置有绝缘层，绝缘层可以为有机层或无机层，这里没有示出。其中，衬底10可以包括依次层叠的第一基底层(材质为聚酰亚胺，polyimide)、第一阻挡层(barrier layer)、第二阻挡层(材质为a-Si)。衬底10可为在其上设置的其余结构膜层提供支撑。一些示例中，衬底10可以为刚性衬底10，刚性衬底10的材料可以为玻璃。衬底10也可以为柔性衬底10，柔性衬底10的材料可以包括聚酰亚胺(Polyimide，简称为PI)、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚碳酸酯、聚芳酯以及聚醚砜中的至少一种。

接下来，对各膜层分别进行介绍，如图7所示，为阵列基板的有源层11示意图，有源层包括像素电路中多个晶体管的有源区，其中晶体管T1、T2、T3、T6、T7、T8的有源区都位于有源层上，可以看到晶体管T1的沟道区1a、源极区1b、漏极区1c，晶体管T2的沟道区2a、源极区2b、漏极区2c，晶体管T3的沟道区3a、源极区3b、漏极区3c，晶体管T6的沟道区6a、源极区6b、漏极区6c，晶体管T7的沟道区7a、源极区7b、漏极区7c，晶体管T8的沟道区8a、源极区8b、漏极区8c，上述晶体管如T1、T2、T3、T6、T7通过有源层即多晶硅半导体层进行连接，比如第一发光控制晶体管T1与驱动晶体管T3电连接。图7中复位偏置晶体管T8的有源层与其他晶体管的有源层未连接，图7中包括两个像素电路的有源层，可以看到相邻两个像素电路的复位偏置晶体管T8的有源层电连接，相邻两个像素电路中的第一发光控制晶体管T1的有源层实现电连接，如此设计能够减少过孔的位置，提高操作的便利性。因相邻像素电路的设计相同或相似，后文中涉及到具体膜层的示意图的解释通常都是针对其中一个像素电路进行。如图8所示，为阵列基板的栅极层12的膜层示意图，栅极层12包括驱动晶体管T3的栅极16，同时栅极16的一部分还作为存储电容C的下极板，扫描信号线Sp*/17，控制复位偏置晶体管T8、第二初始化晶体管T7的导通，发光控制信号线Emit/18，控制第一发光控制晶体管T1和第二发光控制晶体管T2的导通，扫描信号线Sp/19，控制数据写入晶体管T2的导通。如图9所示，为阵列基板的电容层13膜层示意图，电容层13包括像素电路中的电容C的第二极板24，以及多条信号线：第一扫描信号线S1N/25、第二扫描信号线S2N/22、第二初始化信号线Vref2/21，第一扫描信号线S1N/25与阈值补偿晶体管T4的栅极连接，第二扫描信号线S2N/22与第一复位晶体管T5的栅极连接，第二初始化信号线Vref2/211与第二复位晶体管T7的一端连接，实现对阳极的复位。其中，阈值补偿晶体管T4和第一复位晶体管T5为双栅晶体管，其中第一扫描信号线25、第二扫描信号线22分别与阈值补偿晶体管T4和第一复位晶体管T5的底栅电连接。图10中还示出了第二初始化信号线Vref2/211，其为相邻像素电路中的第二初始化信号线。

如图10所示，为阵列基板的IGZO层14示意图，如图12所示，为阵列基板的第一导电层30示意图。结合图10和图12可以理解IGZO层和第一导电层的设置以及连接情况。参见图10，IGZO层14包括像素电路中的IGZO晶体管T4、T5，从图中可以看到晶体管T4的栅极区4a、源极区4b、漏极区4c，晶体管T5的栅极区5a、源极区5b、漏极区5c，其中IGZO层即氧化物半导体层。参见图12，第一导电层30包括像素电路中多个晶体管的源漏极以及阳极的金属垫层，部分未示出附图标记，第一导电层30还包括第一初始化信号线Vref1/29、第二初始化信号连接线Vref2/31以及连接结构33、金属桥接线23等。图10中的区域14与其他膜层示意图所展示的像素电路的位置相同，比如与图12中的区域141可以结合起来理解其中信号线的连接情况，在图10的区域14中包括两个相邻的像素电路的T4和T5晶体管的氧化物半导体层的设计情况。源极区5c和漏极区4c通过氧化物半导体层电连接，并在G6的位置处通过连接结构33与驱动晶体管T3的栅极进行电连接，以便能够在T4或T5打开的时候能够将信号传递到驱动晶体管T3的栅极，实现对驱动晶体管的复位或阈值补偿等作用。

由图10可以看到，存在相邻两个像素电路的T4和T5晶体管的电连接在一起，具体的可以参见101区域，在该区域中同时包括了两个第一复位晶体管和两个阈值补偿晶体管，其中两个第一复位晶体管之间通过氧化物半导体层进行电连接。可以理解的是，区域14中的右侧的第一复位晶体管T4的氧化物半导体层也是可以和其右侧的像素电路中的第一复位晶体管T4进行电连接。

由图12可以看到，第一初始化信号线Vref1/29沿第二方向延伸，沿第三方向排列。图10的区域14中还包括区域G5，图12的区域141中包括区域G51，区域G5和区域G51通过过孔设置以实现将第一初始化信号线29与第一复位晶体管T4进行电连接，从而进一步的实现将第一初始化信号传递到第一复位晶体管T4以实现驱动晶体管T3的栅极复位。因此，可以理解的是，区域14左侧的第一复位晶体管T4在G7区域与第一复位信号线进行电连接。

,如图11所示，为阵列基板的氧化物晶体管栅极层15示意图，氧化物晶体管栅极层15复位偏置信号线DVH/28、第一扫描信号线S1N/26、第二扫描信号线S2N/27，其中第一扫描信号线S1N/26、第二扫描信号线S2N/27分别与阈值补偿晶体管T5和第一复位晶体管T4的顶栅电连接，复位偏置信号线DVH/28在区域G4通过过孔与复位偏置晶体管T8的源极区8b电连接。

图12还包括第二初始化信号连接线Vref2/31和金属桥线23。其中，金属桥线23能够实现将驱动晶体管T3的源极和复位偏置晶体管T8的漏极进行电连接，以实现将复位偏置信号写入到驱动晶体管T3的栅极，实现在某些时刻对驱动晶体管T3的偏置复位。第二初始化信号连接线Vref2/31沿第二方向延伸，沿第三方向排列，用于连接沿第三方向延伸，沿第二方向排列的相邻的两条第二初始化信号线。结合图9和图12可以理解，图9包括两条第二初始化信号线，即第二初始化信号线Vref2/21和第二初始化信号线Vref2/211，两者分别与相邻的两个像素电路的第二初始化晶体管T7进行电连接，实现对阳极的复位。第二初始化信号连接线Vref2/31在区域G1-1和区域G1-2的位置处通过过孔与第二初始化信号线Vref2/21和第二初始化信号线Vref2/211进行电连接，形成网格状Vref2，降低Vref2的压降，提高显示的稳定性。图12中的第二初始化信号连接线Vref2/31和第一初始化信号线Vref1/29沿第三方向排布。

进一步的，还可以结合图12和图18理解阵列基板中的第一导电层30中各个金属线的设置。如图12所示，为阵列基板的第一导电层30示意图，图18为像素阵列示意图，其中包括阵列基板中复位偏置信号线DVH/281、第一初始化信号线Vref1/291、第二初始化信号线Vref2/222以及第二初始化信号连接线311、复位偏置信号连接线282的设置。图12中，第二初始化信号连接线Vref2/31和第一初始化信号线Vref1/29在第一导电层30上是沿第三方向交替排列的。图18其中，PX1、PX2、PX3为像素电路，其由像素电路中的各个晶体管以及与晶体管电连接的信号线限定，沿第二方向排列构成像素列，多个像素电路沿第三方向排列构成像素行。第二初始化连接线311、第一初始化信号线291沿第二方向延伸，沿第二方向排列，其中同一条初始化信号线291与沿第三方向排列的两列相邻的像素电路电连接。第二初始化连接线311沿第二方向延伸方向排布，用于连接相邻两个第二初始化信号线222/Vref2，降低第二初始化信号的压降，提高显示的稳定性。

图18中还包括多条复位偏置信号连接线282，用于连接相邻两条复位偏置信号线DVH/28，降低复位偏置信号的压降，提高显示的稳定性。其中，沿同一像素列，第二初始化信号连接线311和复位偏置信号连接线282交替排列。具体的可以参见图18，第二初始化信号连接线311连接PX1和PX2中的第二初始化信号Vref2/222，而与第二初始化信号连接线311在列方向上交替排布的复位偏置信号连接线282则连接相邻设置的像素电路PX2和PX3中的两条复位偏置信号线281/DVH，以此类推，形成在第二方向上的交替排布。在图18中，对于同一像素行，多条第二初始化信号连接线311沿第三方向依次排布，实现相邻两条第二初始化信号线Vref2/222的多处电连接，降低压降，提高显示稳定性。

图17展示了像素电路中复位偏置信号连接线的设置情况，是由有源层、栅极层、电容层、IGZO层以及氧化物晶体管(Indium GalliumZinc Oxide，IGZO)层、氧化物晶体管栅极层、第一导电层堆叠形成。复位偏置信号连接线DVH/212通过G2区域的过孔实现与氧化物晶体管栅极层中的复位偏置信号线进行电连接，降低复位偏置信号的压降，提高显示稳定性。可以看到，与图12不同的是，图17中包括了复位偏置信号连接线212，没有设置第二初始化信号连接线。但是在图17中第二初始化信号线Vref2/21以及Vref2/211上可以看到设置有G1-2以及G1-1区域，这两个区域分别用于实现与复位偏置信号连接线212相邻的第二初始化信号连接线与第二初始化信号线的电连接。通过设置多条第二初始化信号线和多条复位偏置信号线沿第二方向交替排布，相当于在第二方向上采用一部分空间布置第二初始化信号连接线，另一部分空间布置复位偏置信号连接线，从而能够节省布线空间。同时，利用第二初始化信号连接线连接相邻两条沿第三方向延伸的第二初始化信号线，利用复位偏置信号连接线连接相邻设置的两条沿第三方向延伸的复位偏置信号线，降低第二初始化信号线上和复位偏置信号线的压降，提高信号传输的准确性和一致性。

如图13所示，为阵列基板的第二导电层40示意图，第二导电层40包括第一电源线41，第一电源线41包括第一至第五区域，其中第一电源线41在第五区域中通过过孔与第一发光控制晶体管T1的有源层进行电连接，在第四区域中通过过孔与存储电容C的上极板24电连接。第一电源线41与相邻两个像素电路中的第一发光控制晶体管电连接，由图13可以看到连接相邻两个像素电路的第一电源线41是对称设计的，由此可以减少第一导电线的面积，减少第一导电线与下方有源层以及上极板24过孔的数量，降低工艺难度，提高工艺可靠性。第一导电线41第二导电层40还包括沿第三方向延伸的第二线段56，其与AA2区域中的数据线以及AA1区域中的第一线段56电连接。

如图14所示，为阵列基板的第三导电层50的膜层示意图，第三导电层50包括阵列基板的数据线Data和扇出数据线的第一线段55，数据线Data和第一线段55均沿第二方向延伸，并沿第三方向排列。结合图3可以理解，数据线Data和第一线段55位于显示区AA1。数据线Data为显示区AA1的数据线，而第一线段55与第二线段56电连接并将数据信号传递给位于显示区AA2中的数据线。第三导电层50还包括第二电源线57，第二电源线57在G3的位置通过过孔与第二导电层40中的第一电源线41进行电连接，通过第一电源线41将第二电源线57中的电源信号写入到第一发光控制晶体管T1以及存储电容C的上极板。第一电源线41与第二电源线57的电连接能够降低电源信号的压降，提高面板的稳定性。第二电源线57包括第一部分57-1以及连接相邻第一部分的第二部分57-2，其中第一部分57-1的宽度大于第二部分57-2的宽度，由此可以提高面板的透光率，减少对指纹传感器的影响，有空间来实现阳极垫层的放置。第二电源线57、第一线段55以及数据线Data在第三方向上依次排布，当然由于相邻两个像素电路中有源层的对称设计，上述金属线的排布是呈一个对称设计。结合图13和图14可以看到，第一电源线41与两个相邻设置的像素电路的数据线至少部分交叠，能够最大化面板设计，提高面板分辨率。这里的电源线可以包括多个分支结构，不是常规意义上的平滑的线。

图15是第一导电层30和第二导电层40的叠层示意图，第一电源线41的第一区域R1在垂直显示面板的第一方向上实现了对金属桥线23的至少部分覆盖。图15中为了更加直观的示出第一区域R1的第一电源线41覆盖了至少部分的金属桥线23，所以图15仅示出了第一导电层、第二导电层。金属桥线23用于将复位偏置晶体管T8与驱动晶体管T3的有源层进行电连接，实现将偏置信号DVH写入到驱动晶体管的栅极，从而实现对驱动晶体管栅极的偏置调节。在图15中可以清楚的看到，第一电源线41的第一区域R1覆盖住了金属桥线23。这里的覆盖在垂直阵列基板的方向上，第一电源线41可以完全覆盖金属桥线23或者覆盖至少部分金属桥线23。但无论是全部覆盖还是至少部分覆盖，第一电源线41能够实现对金属桥线23的屏蔽，减少远离第一电源线41的其他膜层中金属线的电位变化对金属桥线23电位的影响，提高对应的像素电路的稳定性。

进一步的，如图16所示，图16为阵列基板包括有源层、栅极层、电容层、IGZO层、氧化物晶体管栅极层、第一导电层、第二导电层、第三导电层的层叠示意图，为了便于区分第一线段55、第一电源线41、金属桥线23，采用不同的颜色对上述三种金属线进行标记。可以看到扇出数据线的第一线段55(黄色表示)位于第一电源线41(绿色表示)的上方，也就是在垂直衬底的第一方向上，第一线段55和第一电源线41至少部分交叠。从而能够减小第一第一线段55和金属桥线23之间的寄生电容，进而减小第一线段55中电位的变化对第一电源线41下层金属线如金属桥线23的电位的影响，提高显示稳定性。

因此，通过设置第一电源线41至少部分覆盖金属桥线23，隔离开至少部分金属桥线23和第三导电层30上的扇出数据线中向第二方向延伸的第一线段55，从而降低金属桥线23和第三导电层30上的第一线段55之间的寄生电容，避免金属桥线23上的电位被第三导电层30上的第一线段55影响，使得金属桥线23的电位更加稳定，提高像素电路中的电流的稳定性，保证了阵列基板显示画面的稳定性。

继续参考图16，在垂直衬底的第一方向上，金属桥线23(红色表示)与第一线段55(黄色表示)存在交叠区域S1，第一电源线(绿色表示，这里只示出了图13和图14中的第一区域R1)，第一电源线41包括第一区域R1，第一区域R1覆盖交叠区域S1，从而相对于不设置第一电源线的方案，第一区域覆盖了金属桥线23和第一线段55的交叠区域，从而能够进一步提高金属桥线23的电位稳定性，避免第一线段55电位变化对金属桥线的影响，提高显示稳定性，降低显示不均的现象。电源线41隔离开了至少部分金属桥线23和第一线段55。

在一个实施例中，请继续参见图13，第一电源线41包括第二区域R2，在第一方向上，第二区域R2至少部分覆盖驱动晶体管T3的沟道区域。

具体地，第一电源线41的第二区域R2在第一方向(与衬底垂直的方向)上，至少部分覆盖了驱动晶体管T3的沟道区域，实现了对驱动晶体管T3的沟道区域的屏蔽，避免外部的环境中的光照影响到驱动晶体管T3，避免驱动晶体管T3受到外界的光照而发生特性的改变，使得驱动晶体管的电位更加稳定，提高显示画面的稳定性。

在一个实施例中，请继续参见图1，像素电路还包括：阈值补偿晶体管T5、第一初始化晶体管T4，其中：

阈值补偿晶体管T5的第一端与驱动晶体管T3的一端连接，阈值补偿晶体管T5的第二端与驱动晶体管T3的栅极连接。

第一初始化晶体管T4的第一端用于接入第一初始化信号Vref1，第一初始化晶体管T4的第二端与驱动晶体管T3的栅极连接。

结合图10和图14，第一电源线41包括第三区域R3，在第一方向上，第三区域R3至少部分覆盖阈值补偿晶体管T5和第一初始化晶体管T4。

其中，第一电源线41的第三区域R3在第一方向上，覆盖了阈值补偿晶体管T5和第一初始化晶体管T4，从而将阈值补偿晶体管T5和第一初始化晶体管T4与外界隔开，将阈值补偿晶体管T5和第一初始化晶体管T4为氧化物晶体管(Indium GalliumZinc Oxide，IGZO)，通过第一电源线41的第三区域R3覆盖在T4和T5上方，能够起到遮光的作用，避免阈值补偿晶体管T5和第一初始化晶体管T4受到光照而产生变化。从而可以提高阈值补偿晶体管T5和第一初始化晶体管T4的寿命和稳定性，进而提高显示面板的寿命和显示质量。

在本实施例中，通过设置第一电源线41的第三区域R3在第一方向上，覆盖了阈值补偿晶体管T5和第一初始化晶体管T4，能够起到遮光的作用，避免阈值补偿晶体管T5和第一初始化晶体管T4受到光照而产生变化。从而可以提高阈值补偿晶体管T5和第一初始化晶体管T4的寿命和稳定性，进而提高显示面板的寿命和显示质量。

在一个实施例中，请继续参见图13，第一电源线41包括第四区域R4，像素电路还包括第一发光控制晶体管T1，第一发光控制晶体管T1的第一端与驱动晶体管T3电连接，第一发光控制晶体管T1的第二端与第一电源线41的第四区域R4电连接，第四区域R4内的第一电源线41用于连接相邻的两个第三区域R3内的第一电源线41。

其中，可结合图12和图13进行参考，第四区域R4的第一电源线41与第一发光控制晶体管T1的第二端连接，为第一发光控制晶体管T1提供电源信号PVDD。同时，第一电源线41的第四区域R4，还连接相邻两个像素电路对应的第二区域R2、第三区域R3内的第一电源线41，使得相邻的两个第三区域R3的第一电源线41能够电连接在一起，分别为对应的像素电路提供电源信号以及实现屏蔽的效果。

在本实施例中，通过设置第四区域R4的第一电源线41，能够连接相邻的两个第三区域R3内的第一电源线41，实现了电源信号的互通传输。

在一个实施例中，请继续参见图13，第一电源线41还包括第五区域R5，第二区域R2与第五区域R5通过第四区域R4进行电连接，在第二方向上，第四区域R4内的第一电源线41的宽度小于第二区域R2内的第一电源线41的宽度，第一区域R1和第五区域R5在第三方向上间隔设置，在第一区域R1和第五区域R5之间存在透光区。

其中，在第二方向上，第四区域R4内的第一电源线41的宽度小于第二区域R2内的第一电源线41的宽度，这是由于第四区域R4内的第一电源线41需要宽度较小，从而在第一区域R1、第四区域R4、第五区域R5围成的区域之间留出透光区的位置，便于外界的环境光能够透过透光区到达下面的电路，这样设计是考虑到触控的设计，或者是下层电路中的环境光检测的设计。在透光区的下层设置有光学传感器电路，光学传感器电路包括感光元件，能够感测外界的环境光，进而可以结合环境亮度情况对显示产品自身的亮度进行调节，实现了亮度调节的效果。或者是通过透光区能够发出强光，在用户的手指触摸到透光区的情况下，手指下方的屏幕区域发出强光，照亮整个手指表面，这些光被手指反射后再次进入屏幕，通过屏幕下的透镜成像在屏幕下方的光学传感器上，光学传感器采集指纹图像后通过与储存器中已的录入的指纹进行比对来达到身份认证的功能，即光感指纹识别。

在本实施例中，通过设计在第二方向上，第四区域R4内的第一电源线41的宽度小于第二区域R2内的第一电源线41的宽度，第一区域R1和第五区域R5在第三方向上间隔设置，在第一区域R1和第五区域R5之间存在透光区，从而留出了透光区的位置，使得第一电源线41在实现屏蔽效果的同时，也留出了透光区，不会影响下层的电路的正常工作(例如光学传感器电路)。

在一个实施例中，结合图12、图13、图17、图19，如图17，为第二导电层40的另一种膜层示意图，其中，图19所示的第二导电层40其与图12中第一导电层30堆叠起来的膜层示意图如图20所示。与图13相比，图19中的第一电源线41设计不同，其他金属线的设计同图13。在与阵列基板垂直的方向上，第一电源线41与相邻两个像素电路的数据线Data至少部分交叠，能够屏蔽数据线Vdata中的数据信号的跳变对其他信号(比如阳极信号)的影响。第二导电层40上的第一电源线41可以隔离开至少部分金属桥线23和第三导电层上的第一线段55，在阈值补偿晶体管T5和第一初始化晶体管T4上未设置第一电源线41，能够节约成本。

在一个实施例中，请继续参见图14，第三导电层50包括第二电源线57，第二电源线57沿第二方向延伸，沿第三方向排布，第二电源线57和第一电源线41通过过孔G3连接。

其中，可结合图13、图14看出，第二电源线57和第一电源线41在第一方向上存在交叠区域，可通过过孔连接。

在本实施例中，在第三导电层上也设置有第二电源线57，第二电源线57和第一电源线41在G3的位置通过过孔连接连接，从而实现了电源信号的传输。

在一个实施例中，请继续参见图14，结合图10，在与显示面板垂直的方向上，第二电源线57覆盖至少部分阈值补偿晶体管T5和第一初始化晶体管T4。

在本实施例中，在与显示面板垂直的方向上，第二电源线57覆盖至少部分阈值补偿晶体管T5和第一初始化晶体管T4，从而可以实现对于阈值补偿晶体管T5和第一初始化晶体管T4的遮挡屏蔽，避免阈值补偿晶体管T5和第一初始化晶体管T4受到外界的光照而发生特性的改变。

在一个实施例中，如图21所示，在第一方向上，第一线段55与金属桥线23无交叠。

阵列基板包括绕线区R6和非绕线区，除了绕线区R6外的所有区域，均可认为是非绕线区。绕线区R6的面积无任何限定，只是用来指示第一线段55与金属桥线23无交叠的这部分区域。

在本申请的另外一方面，发明人研究发现，沿第三方向，第一线段55在第一导电层20上的正投影与金属桥线23之间的距离为d，其中d>0，可以有效的改善显示异常的现象。

其中，请参见图12和图22，图12为金属桥线23所在的膜层示意图，阵列基板包括绕线区R6和非绕线区，除了绕线区R6外的所有区域，均可认为是非绕线区。金属桥线23位于绕线区R6中，图22中，绕线区R6内的第一线段55弯折以绕开金属桥线23的设置区域，使得第一线段55与金属桥线23之间的距离为d，且d>0。

其中，沿第三方向，第一线段55与金属桥线23在衬底上的正投影之间的距离为d，d>0，所以第一线段55规避金属桥线23设计，可以大大的降低第一线段55和金属桥线23之间的耦合电容，这种情况下，第一线段55上即使发生信号跳变，其对金属桥线23的电位影响也是非常小的。

示例性地，沿第三方向，第一线段55与金属桥线23之间的距离d大于0.5微米，在满足工艺可控以及考虑到面板的分辨率的同时，从而使得第一线段55与金属桥线23之间保持一定的距离，从而大大降低了第一线段55和金属桥线23之间的耦合电容，使得金属桥线23的电位更加稳定，提高像素电路中的电流的稳定性，保证了阵列基板显示画面的稳定性。

其中，如图22所示，对于同一像素电路，数据线Data、第一线段55、第二电源线57在衬底上的正投影沿第三方向依次排布，在绕线区R6，沿第三方向，第一线段55与第二电源线57在衬底上的正投影之间距离小于第一线段55与数据线Data在衬底上的正投影之间的距离。将第一线段55靠近第二电源线57而远离Data线设置，一方面能够减少第一线段与数据线Data之间的串扰，当距离越近，串扰越严重，另一方面从相对Data线而言，第二电源线的可变空间更大，能够配合第一线断55做适应性设计。

在本实施例中，通过设计第一线段55与金属桥线23在第一方向上无交叠，沿第三方向，第一线段55在第一导电层20上的正投影与金属桥线23之间的距离为d>0，从而大大降低了第一线段55和金属桥线23之间的耦合电容，使得金属桥线23的电位更加稳定，提高像素电路中的电流的稳定性，保证了阵列基板显示画面的稳定性。

在一个实施例中，绕线区R6内的第二电源线57的宽度小于等于非绕线区内的第二电源线57的宽度。

如前所述，第一线段55为了避开金属桥线23而进行适当的弯折也就是绕线，而为了避免对正常数据线Data的干扰，可以将第一数据线55朝向与之相邻的第二电源线57设置，但是当二者距离太近时，会提高工艺操作难度比如增加刻蚀的困难性，因此，将绕线区内或者说绕线区相邻的第二数据线的宽度减小，使绕线区内的所述第二电源线的宽度小于等于在非绕线区内的第二电源线的宽度，一方面，能够增加第二电源线57和第一线段55之间的距离，降低刻蚀难度，另一方面，绕线区第二电源线57宽度的降低并不会给传输的电源信号带来太大的压降问题。

在本实施例中，通过设计绕线区R6内的第二电源线57的宽度小于在非绕线区内的第二电源线57的宽度，从而增加了第二电源线57与第一线段55之间的距离，降低了刻蚀难度，提高了工艺的可操作性。

在一个实施例中，在所述绕线区域，沿所述第三方向，所述第一线段55与所述第二电源线57在所述衬底上的正投影之间的距离大于2微米。由于第一线段55和第二电源线57位于同一金属层，设置以上数值能够降低刻蚀难度，提高工艺的可靠性。

其中，结合图15所示，在图15中可以清楚的看到，第一电源线41的第一区域R1覆盖住了金属桥线23，在图15的基础上，结合图21所示的绕线区R6中的第一线段55的设计，可以一方面使得第一线段55与金属桥线23之间保持一定的距离，从而大大降低了第一线段55和金属桥线23之间的耦合电容，同时第一电源线41的第一区域R1也能够起到隔离的作用，隔离开至少部分金属桥线23和第三导电层上的第一线段55，从而降低金属桥线23和第三导电层上的第一线段55之间的寄生电容，避免金属桥线23上的电位被第三导电层上的第一线段55影响，使得金属桥线23的电位更加稳定，提高像素电路中的电流的稳定性，保证了阵列基板显示画面的稳定性。

在一个实施例中，如图23所示，阵列基板包括阳极层60，阳极层60位于第二导电层40远离衬底的一侧。如图24所示，阳极层60位于第三导电层远离衬底的一侧，阳极层60包括第一阳极61，

第二电源线57包括第一部分57-1以及连接相邻第一部分的第二部分57-2，沿第三方向，第一部分57-1的宽度大于所述第二部分57-2，

其中，在与阵列基板垂直的方向上，第一阳极61至少部分覆盖第二电源线57的第二部分57-2。

调整第二电源线与阳极层上的阳极存在交叠，还可以保证阳极层上的阳极的平坦性设计，有利于保证第一发光元件出射的光线具有均衡的光程，避免出现亮度或色度的偏差，保证显示效果。

在一个实施例中，在第一方向上，第一电源线41与相邻两个像素电路的数据线Vdata至少部分交叠，阳极层60还包括第二阳极62，其中，在与阵列基板垂直的方向上，第二阳极62覆盖至少部分第一电源线41。

在本实施例中，通过设计阳极层位于第一电源线上方，从而第一电源线与相邻两个像素电路的数据线至少部分交叠可以降低数据信号线对阳极层上的信号干扰，保证显示效果。

基于同样的发明构思，本发明实施例还提供了一种显示面板。包括上述实施方式提供的任一种阵列基板和发光元件D1。

基于同样的发明构思，本发明实施例还提供了一种显示装置。图25为本发明实施例提供的显示装置的结构示意图，如图25所示，该显示装置包括上述实施方式提供的任一种显示面板。因此，该显示装置也具有上述实施方式中的显示面板所具有的有益效果，相同之处可参照上文对显示面板的解释说明进行理解，下文不再赘述。

本发明实施例提供的显示装置可以为手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、工控设备、医用显示屏、触摸交互终端等，本发明实施例对此不作特殊限定。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (25)

1.一种阵列基板，其特征在于，包括：

衬底；

像素电路，所述像素电路包括驱动晶体管、复位偏置晶体管，所述驱动晶体管和复位偏置晶体管通过金属桥线电连接，其中，所述金属桥线位于第一导电层；

第二导电层，位于所述第一导电层远离所述衬底的一侧，其中，第一电源线位于所述第二导电层；

第三导电层，位于所述第二导电层远离所述衬底的一侧，数据线位于所述第三导电层；

其中，在垂直衬底的第一方向上，所述第一电源线至少部分覆盖所述金属桥线。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区和围绕所述显示区的非显示区；所述非显示区设置扇出区，所述数据线包括第一数据线；所述第一数据线通过扇出数据线与所述扇出区内的扇出线电连接；所述扇出数据线位于所述显示区，所述扇出数据线包括沿第二方向延伸的第一线段和沿第三方向延伸的第二线段，其中，所述第二方向和第三方向相交，所述数据线沿所述第二方向延伸，所述第一线段位于所述第三导电层，所述第二线段与所述第一数据线电连接；

在所述第一方向上，所述第一线段和所述第一电源线至少部分交叠。

3.根据权利要求2所述的阵列基板，其特征在于，在所述第一方向上，所述金属桥线与所述第一线段存在交叠区域S1；

所述第一电源线包括第一区域，所述第一区域覆盖所述交叠区域S1。

4.根据权利要求2所述的阵列基板，其特征在于，在所述第一方向上，所述第一电源线与两个相邻设置的所述像素电路的所述数据线至少部分交叠。

5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括沿第三方向延伸沿第二方向排列的第二初始化信号线，所述像素电路还包括第二初始化晶体管，所述第二初始化晶体管与所述驱动晶体管电连接，所述第二初始化信号线和所述第二初始化晶体管电连接，所述阵列基板还包括沿第二方向延伸，沿第三方向排列的第二初始化信号连接线，所述第二初始化信号连接线用于将两条相邻设置的所述第二初始化信号线进行电连接。

6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括沿第三方向延伸沿第二方向排列的复位偏置信号线，所述复位偏置信号线与所述复位偏置晶体管电连接，所述阵列基板还包括沿第二方向延伸，沿第三方向排列的复位偏置信号连接线，所述复位偏置信号连接线线用于将两条相邻设置的所述复位偏置信号线进行电连接。

7.根据权利要求6所述的阵列基板，所述第二初始化信号连接线和所述复位偏置信号连接线沿同一像素列交替排布。

8.根据权利要求1所述的阵列基板，其特征在于，所述像素电路还包括第一发光控制晶体管，所述第一发光控制晶体管的第一端与所述驱动晶体管电连接，所述发光控制晶体管的第二端与所述第一电源线电连接。

9.根据权利要求8所述的阵列基板，其特征在于，包括多个像素电路，其中，所述第一电源线与相邻两个所述像素电路中的所述第一发光控制晶体管电连接，所述第一电源线对称设计。

10.根据权利要求3所述的阵列基板，其特征在于，所述第一电源线包括第二区域，在所述第一方向上，所述第二区域覆盖所述驱动晶体管的沟道区域。

11.根据权利要求10所述的阵列基板，其特征在于，所述像素电路还包括：

阈值补偿晶体管，所述阈值补偿晶体管的第一端与所述驱动晶体管的一端连接，所述阈值补偿晶体管的第二端与所述驱动晶体管的栅极连接；

第一初始化晶体管，所述第一初始化晶体管的第一端用于接入第一初始化信号，所述第一初始化晶体管的第二端与所述驱动晶体管的栅极连接；

所述第一电源线包括第三区域，在所述第一方向上，所述第三区域覆盖所述阈值补偿晶体管和所述第一初始化晶体管。

12.根据权利要求11所述的阵列基板，其特征在于，所述第一电源线包括第四区域，所述像素电路还包括第一发光控制晶体管，所述第一发光控制晶体管的第一端与所述驱动晶体管电连接，所述第一发光控制晶体管的第二端与所述第一电源线的所述第四区域电连接，所述第四区域连接相邻的两个所述第三区域内。

13.根据权利要求12所述的阵列基板，其特征在于，所述第一电源线还包括第五区域，所述第二区域与所述第五区域通过所述第四区域进行电连接，在所述第二方向上，所述第四区域内的所述第一电源线的宽度小于所述第二区域内的第一电源线的宽度，所述第一区域和所述第五区域在所述第三方向上间隔设置，在所述第一区域和所述第五区域之间存在透光区。

14.根据权利要求11所述的阵列基板，其特征在于，所述阈值补偿晶体管和所述第一初始化晶体管为氧化物晶体管。

15.根据权利要求2所述的阵列基板，其特征在于，所述第三导电层包括第二电源线，所述第二电源线沿所述第二方向延伸，沿所述第三方向排布，所述第二电源线和所述第一电源线过孔连接。

16.根据权利要求15所述的阵列基板，其特征在于，所述像素电路还包括：

阈值补偿晶体管，所述阈值补偿晶体管的第一端与所述驱动晶体管的一端连接，所述阈值补偿晶体管的第二端与所述驱动晶体管的栅极连接；

第一初始化晶体管，所述第一初始化晶体管的第一端用于接入第一初始化信号，所述第一初始化晶体管的第二端与所述驱动晶体管的栅极连接；

在所述第一方向上，所述第二电源线覆盖所述阈值补偿晶体管和所述第一初始化晶体管。

17.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区和围绕所述显示区的非显示区；所述非显示区设置扇出区，所述数据线包括第一数据线；所述第一数据线通过扇出数据线与所述扇出区内的扇出线电连接；所述非显示区设置有数据信号驱动器，所述数据线包括第一数据线；所述第一数据线通过扇出数据线与所述数据信号驱动器电连接；所述扇出数据线位于所述显示区，所述扇出数据线包括沿第二方向延伸的第一线段和沿第三方向延伸的第二线段，其中，所述第二方向和第三方向相交，所述数据线沿所述第二方向延伸，所述第一线段位于所述第三导电层，所述第二线段与所述第一数据线电连接；第一线段与所述金属桥线在所述衬底上的正投影之间的距离为d，其中d>0。

18.根据权利要求17所述的阵列基板，其特征在于，所述阵列基板包括绕线区和非绕线区，所述金属桥线位于所述绕线区内；对于同一像素电路，所述数据线、第一线段、第二电源线在所述衬底上的正投影沿第三方向依次排布，在所述绕线区域，所述第一线段与所述第二电源线在所述衬底上的正投影之间距离小于所述第一线段与所述数据线在所述衬底上的正投影之间的距离。

19.根据权利要求18所述的阵列基板，其特征在于，所述绕线区内的所述第二电源线的宽度小于等于在所述非绕线区内的所述第二电源线的宽度。

20.根据权利要求19所述的阵列基板，其特征在于，所述绕线区内的所述第一线段与所述金属桥线在衬底上正投影之间的距离d大于等于0.5微米。

21.根据权利要求17所述的阵列基板，其特征在于，其特征在于，所述阵列基板包括绕线区和非绕线区，所述金属桥线位于所述绕线区内；对于同一像素电路，所述数据线、第一线段、第二电源线沿第三方向依次排布，在所述绕线区域，沿所述第三方向，所述第一线段与所述第二电源线在所述衬底上的正投影之间的距离大于2微米。

22.根据权利要求15所述的阵列基板，其特征在于，所述阵列基板还包括：

阳极层，所述阳极层位于所述第三导电层远离所述衬底的一侧，所述阳极层包括第一阳极，

所述第二电源线包括第一部分以及连接相邻所述第一部分的第二部分，所述第一部分的宽度大于所述第二部分，

其中，在所述第一方向上，所述第一阳极覆盖所述第二部分。

23.根据权利要求22所述的阵列基板，其特征在于，在所述第一方向上，所述第一电源线与两个所述像素电路的所述数据线至少部分交叠，所述阳极层还包括第二阳极，其中，在所述第一方向上，所述第二阳极覆盖所述第一电源线。

24.一种显示面板，其特征在于，包括如权利要求1-23任一项所述的阵列基板和发光元件。

25.一种显示装置，其特征在于，包括如权利要求24所述的显示面板。