CN118152320A - 一种spi隔离芯片数字信号时序控制方法 - Google Patents

一种spi隔离芯片数字信号时序控制方法 Download PDF

Info

Publication number
CN118152320A
CN118152320A CN202311162641.2A CN202311162641A CN118152320A CN 118152320 A CN118152320 A CN 118152320A CN 202311162641 A CN202311162641 A CN 202311162641A CN 118152320 A CN118152320 A CN 118152320A
Authority
CN
China
Prior art keywords
signal
port
timer
transmitting circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311162641.2A
Other languages
English (en)
Inventor
刘培研
郝岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhe Electronics Shanghai Co ltd
Original Assignee
Xinhe Electronics Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinhe Electronics Shanghai Co ltd filed Critical Xinhe Electronics Shanghai Co ltd
Priority to CN202311162641.2A priority Critical patent/CN118152320A/zh
Publication of CN118152320A publication Critical patent/CN118152320A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请实施例提供了一种SPI隔离芯片数字信号时序控制方法，所述SPI隔离芯片包括第一端口和第二端口，包括：通过所述第一端口的接收电路接收模拟信号进行解码处理得到第一差分信号；将所述差分信号正负脉冲的切换时间点作为基准时间点，启动第一计时器和第二计时器进行计时；判断所述第一计时器和第二计时器是否计时结束；当第一计时器计时结束后，且当所述第一端口的时钟信号处于上升沿时，通过所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射经数字控制逻辑电路发出第二信号解码后的第一模拟信号和第二模拟信号，并同时复位所述第一端口的接收电路的时序逻辑；当第二计时器计时结束后，且当所述第二端口的时钟信号处于上升沿时，通过所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射经数字控制逻辑电路发出第三差分信号解码后的第一模拟信号和第二模拟信号，延迟预设时间复位所述第二端口的接收电路的时序逻辑。通过本申请实施例时序控制控制方法简单,且控制电路使用较少，电路面积小，功耗小。

Description

一种SPI隔离芯片数字信号时序控制方法
技术领域
本申请各实施例属时序控制技术领域，尤其涉及一种SPI隔离芯片数字信号时序控制方法。
背景技术
SPI隔离芯片是一种同步串行数据总线外设接口，它能够实现在主设备和从设备之间实现快速、长距离数据交换。帮助设备和中央控制单元之间进行长距离(线缆距离小于100米最长应用为100m,短距离应用一般为10m)的数据交换。在许多工业应用场景中，环境比较恶劣，通信距离更长，需要电器隔离来保护设备，降低信噪比。隔离式SPI通信接口可以实现上述需求，优化SPI通信。隔离SPI芯片主要模块包括带隙基准、LDO稳电路、信号接收和发射电路、低功耗比较器、时钟振荡器、以及数字逻辑电路。其中数字逻辑电路主要实现信号编码功能，包括数据有效性判断，数据编解码，寄存器复位等。使用同步逻辑，需要高频的振荡器来进行时序控制，需要锁相环倍频和高频的计数器等复杂的电路实现纳秒级的时序控制。
发明内容
为了解决或缓解现有技术中的问题，本申请实施例提供了一种SPI隔离芯片数字信号时序控制方法，所述SPI隔离芯片包括第一端口和第二端口，包括：
通过所述第一端口的接收电路接收模拟信号进行解码处理得到第一差分信号；
将所述第一信号正负脉冲的切换时间点作为基准时间点，启动第一计时器和第二计时器进行计时；
判断所述第一计时器和第二计时器是否计时结束；
当第一计时器计时结束后，且当所述第一端口的时钟信号处于上升沿时，所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射将所述经数字控制逻辑电路发出第二差分信号解码后的第一模拟信号和第二模拟信号，并同时复位所述第一端口的接收电路的时序逻辑；
当第二计时器计时结束后，且当所述第二端口的时钟信号处于上升沿时，通过所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射将经数字控制逻辑电路发出第三信号解码后的第三模拟信号和第四模拟信号，延迟预设时间复位所述第二端口的接收电路的时序逻辑。
与现有技术相比，本申请实施例提供了一种SPI隔离芯片数字信号时序控制方法，通过本申请实施例时序控制控制方法简单,且控制电路使用较少，电路面积小，功耗小。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分，本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：
图1是本申请实施例提供的的一种SPI隔离芯片数字信号时序控制方法流程示意图；
图2是本申请实施例提供的一种SPI隔离芯片数字信号时序控制示意图；
图3是本申请实施例提供的发射电路和时钟信号SCK产生电路工作原理图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
参考图1，本申请实施例提供了一种SPI隔离芯片数字信号时序控制方法，所述SPI隔离芯片包括第一端口和第二端口，包括：
步骤S01，通过所述第一端口的接收电路接收模拟信号进行解码处理得到第一差分信号；
需要说明的是，在一个SPI隔离芯片中具有两个端口和数字控制逻辑电路，两个端口分别为第一端口和第二端口，所述第一端口和第二端口均是接收模拟信号并可将模拟信号进行解码处理得到第一差分信号；
步骤S01之后，包括：
通过复位信号复位所述第一端口的发射电路的时序逻辑。
通过此步骤可以对所述第一端口的发射电路进行复位处理，以便进行下一个第二差分信号的发射。
步骤S03，将所述数字信号正负脉冲的切换时间点作为基准时间点，启动第一计时器和第二计时器进行计时；
需要说明的是，通过此步骤主要是确定第一计时器和第二计时器的开始计时时间，以便通过第一端口的发射电路向上一级SPI隔离芯片的发射电路发射经数字控制逻辑电路发出第二信号解码后的第一模拟信号和第二模拟信号，通过所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射将所述经数字控制逻辑电路发出第三差分信号解码后的第一模拟信号和第二模拟信号。
步骤S04，判断所述第一计时器和第二计时器是否计时结束；
步骤S05，当第一计时器计时结束后，且当所述第一端口的时钟信号处于上升沿时，所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射经数字控制逻辑电路发出第二差分信号解码后的第一模拟信号和第二模拟信号，并同时复位所述第一端口的接收电路的时序逻辑；
步骤S06，当第二计时器计时结束后，且当所述第二端口的时钟信号处于上升沿时，通过所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射经数字控制逻辑电路发出第三差分信号解码后的第三模拟信号和第四模拟信号，延迟预设时间复位所述第二端口的接收电路的时序逻辑。
需要说明的是，当第一计时器计时结束后，且当所述第一端口的时钟信号处于下降沿时，所述第一端口的发射电路更新第一待发射数据，并在下一所述第一端口的时钟信号的上升沿发射所述第一待发射数据；
当第二计时器计时结束后，且当所述第二端口的时钟信号处于下降沿时，所述第二端口的发射电路更新第二待发射数据，并在下一所述第二端口的时钟信号的上升沿发射所述第二待发射数据。
所述所述第一端口的发射电路向上一级的发射电路发射经数字控制逻辑电路发出第二差分信号解码后的第一模拟信号和第二模拟信号，，具体包括：
当所述第一计时器计时结束后，且当所述第一端口的发射电路开始发射第二差分信号的脉冲信号为高电平时；
根据所述第一端口的发射电路向上一级的发射电路发射所述第二差分信号是0还是1，选择与所述第二差分信号对应的脉冲信号发射所述第二差分信号。
所述根据所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射所述第二差分信号是0还是1，选择与所述第二差分信号对应的脉冲信号发射所述第二差分信号，具体包括：
当所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射所述第二差分信号是0时，则所述第一模拟信号选择第一脉冲信号向上一级SPI隔离芯片的发射电路发射所述第一模拟信号，则所述第二模拟信号选择第二脉冲信号向上一级SPI隔离芯片的发射电路发射所述第二模拟信号；
当所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射所述第二差分信号是1时，则所述第一摸模拟信号选择第二脉冲信号向上一级SPI隔离芯片的发射电路发射所述第一模拟信号，则所述第二模拟信号选择第一脉冲信号向上一级SPI隔离芯片的发射电路发射所述第二模拟信号；
其中，所述第二差分信号为将所述第一模拟信号和第二模拟信号进行差分处理得到。
通过所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射所述第三模拟信号和第四模拟信号，具体包括：
当所述第二计时器计时结束后，且当所述第二端口的发射电路开始发射第二差分信号的脉冲信号为高电平时；
根据所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射所述第二差分信号是0还是1，选择与所述第二差分信号对应的脉冲信号发射所述第二差分信号。
所述根据所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射所述第二差分信号是0还是1，选择与所述第二差分信号对应的脉冲信号发射所述第二差分信号，具体包括：
当所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射所述第二差分信号是0时，则所述第二端口的发射电路的第三数字信号选择第一脉冲信号向下一级SPI隔离芯片的接收电路发射所述第三模拟信号，则所述第二端口的发射电路的第四模拟信号选择第二脉冲信号向下一级SPI隔离芯片的接收电路发射所述第四模拟信号；
当所述第二端口的发射电路向下一级SPI隔离芯片的发射电路发射所述第二差分信号是1时，则所述第二端口的发射电路的第三模拟信号选择第二脉冲信号向上一级的发射电路发射所述第三模拟信号，则所述第二端口的发射电路的第四模拟信号选择第一脉冲信号向下一级SPI隔离芯片的发射电路发射所述第四模拟数字信号；
作为本申请一优选实施例，还包括：
当所述第一计时器计时结束时，所述第一端口的发射电路开始向上一级SPI隔离芯片的发射电路发射所述第二差分信号；当第一端口的发射电路产生复位信号时，所述第一端口发射电路中的第三计时器和第四计时器开始计时，所述第一端口发射电路中的第三计时器和第四计时器从低电平变到高电平；当所述第一端口中的第三计时器和第四计时器计时结束时，所述第一端口的发射电路中的第三计时器和第四计时器从高电平变到低电平；
当所述第二计时器计时结束时，所述第二端口的发射电路开始向下一级SPI隔离芯片的接收电路发射所述第三差分信号；当第二端口的发射电路产生复位信号时，所述第二端口发射电路中的第三计时器和第四计时器开始计时，所述第二端口发射电路中的第三计时器和第四计时器从低电平变到高电平；当所述第一端口中的第三计时器和第四计时器计时结束时，所述第一端口的发射电路中的第三计时器和第四计时器从高电平变到低电平；
需要说明的是，根据第一计时器和第二计时器是否结束计时以第一端口的发射电路和第二端口的发射电路是否开始发射差分信号为时间节点，当第一端口或第二端口的发射电路产生复位信号时，第三计时器和第四计时器也开始进行计时，以便根据待发射差分信号是0还是1确定发射差分信号的脉冲信号。
需要说明的是，通过将所述第一端口的发射电路的开始发射第二差分信号复位为低电平，第三计时器和第四计时器复位为高电平确定第一端口中的第三计时器和第四计时器一个时钟周期结束。
作为本申请一优选实施例，所述第一脉冲信号为所述第一端口的发射电路开始发射第二差分信号的脉冲信号和第一端口发射电路中的第三计时器的时钟信号均为与逻辑输出的脉冲信号；或，所述第一脉冲信号为所述第二端口的发射电路开始发射第三差分信号的脉冲信号和第二端口发射电路中的第三计时器的时钟信号均为与逻辑输出的脉冲信号；
所述第二脉冲信号为第一端口发射电路中的第三计时器的时钟信号为非逻辑和第一端口发射电路中的第四计时器的时钟信号为与逻辑输出的脉冲信号；或，所述第二脉冲信号为第二端口发射电路中的第三计时器的时钟信号为非逻辑和第二端口发射电路中的第四计时器的时钟信号为与逻辑输出的脉冲信号。
作为本申请一优选实施例，所述时钟信号通过以下方式产生：
所述第一端口的发射电路开始发射第二差分信号的脉冲信号和第一端口中的第四计时器均为与逻辑，则输出为第一端口的时钟信号；或，所述第二端口的发射电路开始发射第三差分信号和第一端口中的第四计时器均为与逻辑，则输出为第二端口的时钟信号。
如图2所示，当第一端口(PORTA)接收信号时，当接收数据成功后，首先根据接收的模拟信号产生复位信号，复位发射电路里面的时序逻辑。同时以接收的模拟信号进行解码处理得到第一差分信号的正负脉冲信号的切换点作为基准时间(图2中的trx)，在trx开始第二计时器(tDSY)和第一计时器(tRTN)计时。当第一计时器(tRTN)计时结束后，第一端口(PORTA)就会向上一级的发射电路发射数据bit，在发射数据的同时，复位第一端口(PORTA)的接收电路中的时序逻辑。第一端口(PORTA)发射数据的时间同时作为时钟信号(SCK)的时钟高电平时间。在时钟信号(SCK)的上升沿，第一端口(PORTA)的接收电路解码出来的数据被数字控制逻辑电路读取并处理。同时在时钟信号的上升沿，第一端口(PORTA)的发射电路开始工作，根据数字控制逻辑电路输出的第二差分信号并发射到上一级的发射电路。在时钟信号(SCK)的下降沿，数字控制逻辑电路更新需要发射的数据并等待在下一个时钟信号(SCK)的上升沿发射该数据。
当第二端口(PORTB)做发射收据时，当第二计时器(tDSY)计时结束后，第二端口(PORTB)就会向下一级的接收电路发射数据bit，在发射数据的同时，复位第二端口(PORTB)的接收电路中的时序逻辑。在发射数据完成后，延迟一定时间自动触发复位小脉冲来复位发射电路里面的时序逻辑。第一端口(PORTA)发射数据的时间同时作为时钟信号(SCK)的时钟高电平时间。在时钟信号(SCK)的上升沿，第二端口(PORTB)接收电路解码的数据被数字控制逻辑电路读取并处理。同时在时钟信号(SCK)的上升沿，第二端口(PORTB)的发射电路开始工作，根据数字控制逻辑电路输出的发射数据编码并发射到下一级的接收电路。在时钟信号(SCK)的下降沿，数字控制逻辑电路更新需要发射的数据并等待在下一个时钟信号(SCK)的上升沿发射该数据。
在图2中，
第一端口PORTA:
ad_spi_di_a(A2D):接收数据时第一端口port A的模拟模块传给数字模块的信号；
ad_spi_sck_a(A2D)：模拟模块给数字模块的时钟信号；
da_spi_do_a(D2A):数字模块准备待发射数据，在第一端口的接收电路接收信号RX结束后，数字模块接收到ad_spi_di_a(A2D)信号后经过短暂延迟产生；
MOSI(D):数字模块在接收模拟模块发送的数据解码出的数据；
ad_spi_csb_a(A2D):PORTA的使能信号，标志着信号传输开始和结束；
DFF reset RX(A2A)：模拟模块中接收电路RX的复位信号；
DFF reset TX(A2A)：模拟模块中发射电路TX的复位信号；
第二端口PORTB：
da_spi_csb_b(D2A):PORTB的使能信号，标志着信号传输开始和结束；
da_spi_do_b(D2A):PORT B数字模块发给模拟模块的数据信号；
ad_spi_sck_b(A2D)：PORT B的时钟信号；；
DFF reset TX(A2A):PORT B中TX的复位信号；
DFF reset RX(A2A):PORT B中RX的复位信号；
ad_spi_di_b(A2D)：PORT B从下一级第一端口PORTA(不是本级的数字模块)接收的信号；
MISO(D)：PORT B向下一级发送的数据信号(由时钟ad_spi_sck_b(A2D)决定)。
如图3所示，在trx开始的两个计时器tDSY或tRTN计时结束后，Start_tx信号置高，在收到TX_reset复位信号后，Start_tx信号拉低，此时，第一端口(PORTA)或第二端口(PORTB)中的第三计时器(TX_timer1)和第四计时器(TX_timer2)也会被复位电平置高开启计时，达到预设时间后计时结束信号拉低。Start_tx和Tx_timer1的与逻辑输出就是第一脉冲信号(TX_pulse1)。Tx_timer1的非和Tx_timer2的与逻辑输出就是第一脉冲信号(TX_pulse2)，TX_pulse1和TX_pulse2的时间长度都是预先进行T1/2pw。当需要数字逻辑控制电路要发射的差分信号是0时，TX_pulse_N选择TX_pulse1，TX_pulse_P选择TX_pulse2。第一端口(PORTA)或第二端口(PORTB)中的IP和IM的差分信号的差分电压TX_pulse就是先负电压后正电压。当需要数字逻辑控制电路要发射的差分信号是1时，TX_pulse_P选择TX_pulse1，TX_pulse_N选择TX_pulse2，第一端口(PORTA)或第二端口(PORTB)中IP和IM的差分信号的差分电压就是先正电压后负电压。Start_tx和Tx_timer2的与逻辑输出就是时钟信号(SCK)。时钟信号(SCK)的高电平时间是2倍的T1/2pw。时钟信号(SCK)高电平通常在100ns左右，能够满足数字电路的要求。
Start_tx会被复位信号DFF_TX_RST信号复位为低。Start_tx复位为低的同时，Tx_timer1和Tx_timer2复位为高。
第二方面，本申请实施例还提供了一种SPI隔离芯片数字信号时序控制电路，第一方面所述的时序控制方法通过所述控制电路控制执行。
与现有技术相比，本申请第二方面提供的技术方案的有益效果与第一方面相同，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种SPI隔离芯片数字信号时序控制方法，其特征在于，所述SPI隔离芯片包括第一端口和第二端口，包括：
通过所述第一端口的接收电路接收模拟信号进行解码处理得到第一差分信号；
将所述第一差分信号正负脉冲的切换时间点作为基准时间点，启动第一计时器和第二计时器进行计时；
判断所述第一计时器和第二计时器是否计时结束；
当第一计时器计时结束后，且当所述第一端口的时钟信号处于上升沿时，通过所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射经数字控制逻辑电路发出第二差分信号解码后的第一模拟信号和第二模拟信号，并同时复位所述第一端口的接收电路的时序逻辑；
当第二计时器计时结束后，且当所述第二端口的时钟信号处于上升沿时，通过所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射经数字控制逻辑电路发出第三差分信号解码后的第散模拟信号和第四模拟信号，延迟预设时间复位所述第二端口的接收电路的时序逻辑。
2.如权利要求1所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，
当第一计时器计时结束后，且当所述第一端口的时钟信号处于下降沿时，所述第一端口的发射电路更新第一待发射数据，并在下一所述第一端口的时钟信号的上升沿发射所述第一待发射数据；
当第二计时器计时结束后，且当所述第二端口的时钟信号处于下降沿时，所述第二端口的发射电路更新第二待发射数据，并在下一所述第二端口的时钟信号的上升沿发射所述第二待发射数据。
3.如权利要求1所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，所述通过所述第一端口的接收电路接收模拟信号进行解码处理得到第一差分信号之后，包括：
通过复位信号复位所述第一端口发射电路的时序逻辑。
4.如权利要求1所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射经数字控制逻辑电路发出第二差分信号解码后的第一模拟信号和第二模拟信号，具体包括：
当所述第一计时器计时结束后，且当所述第一端口的发射电路开始发射第二差分信号的脉冲信号为高电平时；
根据所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射所述第二差分信号是0还是1，选择与所述第二差分信号对应的脉冲信号发射所述第二差分信号解码后的第一模拟信号和第二模拟信号。
5.如权利要求4所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，所述根据所述第一端口的发射电路向上一级的SPI隔离芯片的发射电路发射所述第二差分信号是0还是1，选择与所述第二差分信号对应的脉冲信号发射所述第二差分信号解码后的第一模拟信号和第二模拟信号，具体包括：
当所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射所述述第二差分信号是0时，所述第一模拟信号选择第一脉冲信号向上一级SPI隔离芯片的发射电路发射所述第一模拟信号，所述第二模拟信号选择第二脉冲信号向上一级SPI隔离芯片的发射电路发射所述第二模拟信号；
当所述第一端口的发射电路向上一级SPI隔离芯片的发射电路发射所述第二差分信号是1时，所述第一模拟信号选择第二脉冲信号向上一级的SPI隔离芯片的发射电路发射所述第一模拟信号，所述第二数字信号选择第一脉冲信号向上一级SPI隔离芯片的发射电路发射所述第二模拟信号。
6.如权利要求1所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射经数字控制逻辑电路发出第三差分信号解码后的第三模拟信号和第四模拟信号，具体包括：
当所述第二计时器计时结束后，且当所述第二端口的发射电路开始发射第三差分信号的脉冲信号为高电平时；
根据所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射所述第三差分信号是0还是1，选择与所述第三差分信号对应的脉冲信号发射所述第三差分信号解码后的第三模拟信号和第四模拟信号。
7.如权利要求6所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，所述根据所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射所述第三差分信号是0还是1，选择与所述第三差分信号对应的脉冲信号发射所述第三差分信号解码后的第三模拟信号和第四模拟信号，具体包括：
当所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射所述第三差分信号是0时，所述第三模拟信号选择第一脉冲信号向下一级的SPI隔离芯片的接收电路发射所述第三模拟信号，则所述第四模拟信号选择第二脉冲信号向下一级的SPI隔离芯片的接收电路发射所述第四模拟信号；
当所述第二端口的发射电路向下一级SPI隔离芯片的接收电路发射所述第三差分信号是1时，则所述第三模拟信号选择第二脉冲信号向下一级SPI隔离芯片的接收电路发射所述第三模拟信号，所述第四模拟信号选择第一脉冲信号向下一级SPI隔离芯片的接收电路发射所述第四模拟信号。
8.如权利要求5或7所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，还包括：
当所述第一计时器计时结束时，所述第一端口的发射电路开始向上一级SPI隔离芯片的发射电路发射所述第二差分信号；当第一端口的发射电路产生复位信号时，所述第一端口发射电路中的第三计时器和第四计时器开始计时，所述第一端口发射电路中的第三计时器和第四计时器从低电平变到高电平；当所述第一端口中的第三计时器和第四计时器计时结束时，所述第一端口的发射电路中的第三计时器和第四计时器从高电平变到低电平；
当所述第二计时器计时结束时，所述第二端口的发射电路开始向下一级SPI隔离芯片的接收电路发射所述第三差分信号；当第二端口的发射电路产生复位信号时，所述第二端口的发射电路中的第三计时器和第四计时器从低电平到高电平开始计时；当所述第二端口中的第三计时器和第四计时器计时结束时，所述第二端口的发射电路中的第三计时器和第四计时器从高电平变到低电平。
9.如权利要求8所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，所述第一脉冲信号为所述第一端口的发射电路开始发射第二差分信号的脉冲信号和第一端口的发射电路中的第三计时器的时钟信号均为与逻辑输出的脉冲信号；所述第一脉冲信号为所述第二端口的发射电路开始发射第三差分信号的脉冲信号和第二端口的发射电路中的第三计时器的时钟信号均为与逻辑输出的脉冲信号；
所述第二脉冲信号为第一端口的发射电路中的第三计时器的时钟信号为非逻辑和第一端口的发射电路中的第四计时器的时钟信号为与逻辑输出的脉冲信号；所述第二脉冲信号为第二端口的发射电路中的第三计时器的时钟信号为非逻辑和第二端口的发射电路中的第四计时器的时钟信号为与逻辑输出的脉冲信号。
10.如权利要求1所述的一种SPI隔离芯片数字信号时序控制方法，其特征在于，所述时钟信号通过以下方式产生：
所述第一端口的发射电路开始发射第二差分信号的脉冲信号和第一端口中的第四计时器均为与逻辑，则输出为第一端口的时钟信号；所述第二端口的发射电路开始发射第三差分信号和第一端口中的第四计时器均为与逻辑，则输出为第二端口的时钟信号。
CN202311162641.2A 2023-09-08 2023-09-08 一种spi隔离芯片数字信号时序控制方法 Pending CN118152320A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311162641.2A CN118152320A (zh) 2023-09-08 2023-09-08 一种spi隔离芯片数字信号时序控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311162641.2A CN118152320A (zh) 2023-09-08 2023-09-08 一种spi隔离芯片数字信号时序控制方法

Publications (1)

Publication Number Publication Date
CN118152320A true CN118152320A (zh) 2024-06-07

Family

ID=91287638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311162641.2A Pending CN118152320A (zh) 2023-09-08 2023-09-08 一种spi隔离芯片数字信号时序控制方法

Country Status (1)

Country Link
CN (1) CN118152320A (zh)

Similar Documents

Publication Publication Date Title
CN106528478B (zh) 一种单总线异步串口通信系统及其通信方法
CN103036667B (zh) 一种高速串行通讯接口自适应时序校准方法
US9465404B2 (en) Timing synchronization circuit for wireless communication apparatus
US6911843B2 (en) Data transfer device for transferring data between blocks of different clock domains
EP3114792B1 (en) Clock recovery circuit for multiple wire data signals
CN111510277B (zh) 一种多通道信号同步系统、电路及方法
CN113204514B (zh) 一种提高芯片的spi接口频率的方法
US20190266119A1 (en) Efficient fast link turnaround procedure
JP6227174B2 (ja) 共有バスシステム内で非同期マスタデバイス基準クロックを使用して組合せバスクロック信号を生成すること、ならびに関連する方法、デバイス、およびコンピュータ可読媒体
US10944407B1 (en) Source synchronous interface with selectable delay on source and delay on destination control
CN111290987B (zh) 一种超高速spi接口实现装置及方法
CN118152320A (zh) 一种spi隔离芯片数字信号时序控制方法
CN210428430U (zh) Spi通信控制电路及spi芯片
CN110868212B (zh) 一种高速计数和比较电路及其方法
CN210518362U (zh) 一种单线通信电路及通信系统
CN215773158U (zh) 地址扩展装置及芯片
KR20140126142A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
WO2017048419A1 (en) High-speed programmable clock divider
EP4350962A1 (en) Multi-channel signal synchronization method, power supply modules, electronic device and power supply device
CN114465688B (zh) 一种缩短校准与同步总时长的帧同步系统
US11483010B2 (en) Output control circuit, method for transmitting data and electronic device
US11262786B1 (en) Data delay compensator circuit
US7058149B2 (en) System for providing a calibrated clock and methods thereof
CN110471881B (zh) 一种实现多个从设备与spi主设备快速通讯方法
CN107104749A (zh) 时钟同步方法及装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination