CN118136589A - 一种使芯片顶面外露散热的封装方法 - Google Patents
一种使芯片顶面外露散热的封装方法 Download PDFInfo
- Publication number
- CN118136589A CN118136589A CN202410292973.0A CN202410292973A CN118136589A CN 118136589 A CN118136589 A CN 118136589A CN 202410292973 A CN202410292973 A CN 202410292973A CN 118136589 A CN118136589 A CN 118136589A
- Authority
- CN
- China
- Prior art keywords
- chip
- external
- top surface
- welding disk
- welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 230000017525 heat dissipation Effects 0.000 title description 3
- 238000003466 welding Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000003292 glue Substances 0.000 claims abstract description 7
- 238000002347 injection Methods 0.000 claims abstract description 3
- 239000007924 injection Substances 0.000 claims abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 description 7
- 239000000084 colloidal system Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- WABPQHHGFIMREM-FTXFMUIASA-N lead-202 Chemical compound [202Pb] WABPQHHGFIMREM-FTXFMUIASA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-VENIDDJXSA-N lead-201 Chemical compound [201Pb] WABPQHHGFIMREM-VENIDDJXSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种使芯片顶面外露散热的封装方法，是将外接导线的上端与芯片上表面电路外接的焊接盘的底面连接，并将芯片在基板上垫高至其上表面与封装高度一致，然后再对芯片的外周实施注胶封装。所述将外接导线的上端与芯片上表面电路外接的焊接盘的底面连接，包括如下措施：将焊接盘在芯片的上表面做矩形布设，并至少使焊接盘的外端部位于芯片外周无电路的纯晶圆体区域；在芯片外周的纯晶圆体表面向焊接盘的底部开设用于放置外接导线的外接导线槽；在外接导线槽内将外接导线的上端与焊接盘的底部连接。其优点在于，在外接导线得到合格封装的同时，能够使芯片顶面外露散热。
Description
技术领域
本发明涉及一种使芯片顶面外露散热的封装方法，属于芯片封装技术领域。
背景技术
芯片是半导体材料制成的晶圆与该晶圆内构建的复杂电路系统的集成体。
参见附图6，传统的电源管理芯片封装结构是厚膜全包裹式塑封，芯片被深埋于封胶层内，导致芯片运行时产生的热量难以散发，进而导致芯片性能下降、带载能力下降、晶体管导通能力减弱的技术问题。
采用厚膜全包裹式塑封电源管理芯片主要原因是，电源管理芯片上表面具有多个外接电路焊接盘，焊接盘上焊接的外接导线向下弯曲后与基板上的电路连接，由于外接导线的上端是在焊接盘的上表面与焊接盘焊接，且焊接盘又位于芯片的上表面，因此，外接导线的上段就必然高于芯片的上表面。而芯片封装的主要目的就是要对外接导线进行封装，避免外接导线裸露，这样，在封胶覆盖外接导线的同时，自然造成封胶对芯片上表面的深度覆盖，形成厚膜包裹。
发明内容
本发明要解决的技术问题是：如何保证外接导线得到合格封装的同时，使芯片顶面外露散热。
针对上述问题，本发明提出的技术解决方案是：
一种使芯片顶面外露散热的封装方法，是将外接导线的上端与芯片上表面电路外接的焊接盘的底面连接，并将芯片在基板上垫高至其上表面与封装高度一致，然后再对芯片的外周实施注胶封装。
所述将外接导线的上端与芯片上表面电路外接的焊接盘的底面连接，包括如下措施：
将焊接盘在芯片的上表面做矩形布设，并至少使焊接盘的外端部位于芯片外周无电路的纯晶圆体区域；
在芯片外周的纯晶圆体表面向焊接盘的底部开设用于放置外接导线的外接导线槽；
在外接导线槽内将外接导线的上端与焊接盘的底部连接。
对矩形布设的焊接盘以外的芯片外周的纯晶圆体实施蚀刻，形成四个蚀刻面，使各焊接盘的外端位于对应的蚀刻面上，所述外接导线槽是开设在焊接盘下方的蚀刻面上。
如上所述的使芯片顶面外露散热的封装方法，仅限于对芯片的上部外周实施蚀刻。
所述蚀刻面为四棱锥锥形面，所述外接导线的下端直接与基板上的对应线路连接。
所述蚀刻面为矩形面，并在芯片中部的外周形成承接台，在承接台上对应每一个焊接盘设置次级焊接盘，所述外接导线包括一级外接导线和二级外接导线，由一级外接导线通过外接导线槽连接焊接盘和次级焊接盘, 由二级外接导线连接次级焊接盘与基板上的对应线路。
将外接导线槽在承接台上向次级焊接盘延伸，使一级外接导线全部位于外接导线槽内。
外接导线槽仅设置在蚀刻面的上部，使二级外接导线下段位于芯片34外。
所述一级外接导线为用晶圆级电镀法在导线槽内镀上的导电线路。
所述将芯片在基板上垫高，是在芯片的下方垫放一块铜垫块。
在所述铜垫块与芯片之间以及铜垫块与基板之间使用能够导热的银浆胶粘接。
有益效果
在外接导线得到合格封装的同时，能够使芯片顶面外露散热。
附图说明
图1为实施例一所述芯片未封装前的俯视示意图；
图2为实施例一所述芯片封装后的局部剖视示意图；
图3为实施例二所述芯片封装后的局部剖视示意图；
图4为实施例三所述芯片封装后的局部剖视示意图；
图5为实施例四所述芯片封装后的局部剖视示意图；
图6为现有技术的芯片封装后的局部剖视示意图。
图中：1、芯片；101、蚀刻面；102、承接台；103、导线槽；2、外接导线；201、一级外接导线；202、二级外接导线；3、焊接盘；4、次级焊接盘；5、基板；6、封胶体；7、铜垫块；8、银浆胶。
具体实施方式
下面结合附图对本发明做进一步的描述：
实施例一
如图1、2所示，一种使芯片1顶面外露散热的封装方法，是将外接导线2的上端与芯片1上表面电路外接的焊接盘3的底面连接，使外接导线2的上端低于芯片1的顶面，并将芯片1在基板5上垫高至其上表面与封装高度一致，然后再对芯片1的外周实施注胶封装，形成将外接导线深度覆盖的封胶体6。所述将芯片1在基板5上垫高是因为芯片封装须根据应用时的装配要求使封胶体6达到规定的封装高度，垫高芯片1能够使芯片1的顶面与封胶体6的高度一致，从而使芯片1的顶面外露散热。这样，在保证外接导线2按要求封胶覆盖的前提下，实现了芯片1顶面的外露散热。
上述将外接导线2的上端与芯片1上表面电路外接的焊接盘3的底面连接，包括如下措施：
1、将焊接盘3在芯片1的上表面做矩形布设，并至少使焊接盘3的外端部位于芯片外周无电路的纯晶圆体区域；
2、在芯片1外周的纯晶圆体表面向焊接盘3的底部开设用于放置外接导线2的外接导线槽103；
3、在外接导线槽103内将外接导线2的上端与焊接盘3的底部连接。
上述措施1和2并无规定实施的先后时序。
进一步地，对矩形布设的焊接盘3以外的芯片1外周的纯晶圆体实施蚀刻，形成四个蚀刻面101，使各焊接盘3的外端位于对应的蚀刻面101上，所述外接导线槽103是开设在焊接盘3下方的蚀刻面101上。
这样，外接导线槽103就不用开设太深，外接导线2的上端与焊接盘3底部的连接就变得比较容易。
仅限于对芯片1的上部外周实施蚀刻，这样可以使芯片底部保持原有的大小。
本实施例的蚀刻面101为四棱锥锥形面，外接导线2的下端直接与基板5上的对应线路连接。
上述将芯片1在基板5上垫高，是在芯片1的下方垫放一块铜垫块7，因为铜垫块7具有良好的导热性能。
在铜垫块7与芯片1之间以及铜垫块7与基板5之间使用能够导热的银浆胶8粘接。
本实施例外接导线2优选为裸露的铜导线。
实施例二
如图3所示，其与实施例一的不同之处在于：蚀刻面101为矩形面，并在芯片1中部的外周形成承接台102，在承接台102上对应每一个焊接盘3设置次级焊接盘4，所述外接导线2包括一级外接导线201和二级外接导线202，由一级外接导线201通过外接导线槽103连接焊接盘3和次级焊接盘4, 由二级外接导线202连接次级焊接盘4与基板5上的对应线路。这样设置的意义在于，芯片1的制作可能由多个厂家接力完成，上游厂家在封装前可以将产品仅完成到一级外接导线201连接焊接盘3和次级焊接盘4，其余将二级外接导线202连接次级焊接盘4与基板5上的对应线路的工序和封装工序由下游厂家完成。
进一步，将外接导线槽103在承接台102上向次级焊接盘4延伸，使一级外接导线全部位于外接导线槽103内。
实施例三
如图4所示，其与实施例二的不同之处在于，外接导线槽103仅设置在蚀刻面101的上部，使二级外接导线202下段位于芯片34外，带封装时由封胶实施绝缘保护，这样可以减小开设外接导线槽103的工作量。
实施例四
如图5所示，其与实施例二、三的不同之处在于，所述一级外接导线201为用晶圆级电镀法在导线槽103内镀上的导电线路。
上述实施例只用于更清楚的描述本发明，而不能视为限制本发明涵盖的保护范围，任何等价形式的修改都应视为落入本发明涵盖的保护范围之中。
Claims (10)
1.一种使芯片顶面外露散热的封装方法，其特征在于：是将外接导线（2）的上端与芯片（1）上表面电路外接的焊接盘（3）的底面连接，并将芯片（1）在基板（5）上垫高至其上表面与封装高度一致，然后再对芯片（1）的外周实施注胶封装。
2.根据权利要求1所述的使芯片顶面外露散热的封装方法，其特征在于：所述将外接导线（2）的上端与芯片（1）上表面电路外接的焊接盘（3）的底面连接，包括如下措施：
将焊接盘（3）在芯片（1）的上表面做矩形布设，并至少使焊接盘（3）的外端部位于芯片外周无电路的纯晶圆体区域；
在芯片（1）外周的纯晶圆体表面向焊接盘（3）的底部开设用于放置外接导线（2）的外接导线槽（103）；
在外接导线槽（103）内将外接导线（2）的上端与焊接盘（3）的底部连接。
3.根据权利要求2所述的使芯片顶面外露散热的封装方法，其特征在于：对矩形布设的焊接盘（3）以外的芯片（1）外周的纯晶圆体实施蚀刻，形成四个蚀刻面（101），使各焊接盘（3）的外端位于对应的蚀刻面（101）上，所述外接导线槽（103）是开设在焊接盘（3）下方的蚀刻面（101）上。
4.根据权利要求3所述的使芯片顶面外露散热的封装方法，其特征在于：仅限于对芯片（1）的上部外周实施蚀刻。
5.根据权利要求4所述的使芯片顶面外露散热的封装方法，其特征在于：所述蚀刻面（101）为四棱锥锥形面，所述外接导线（2）的下端直接与基板（5）上的对应线路连接。
6.根据权利要求4所述的使芯片顶面外露散热的封装方法，其特征在于：所述蚀刻面（101）为矩形面，并在芯片（1）中部的外周形成承接台（102），在承接台（102）上对应每一个焊接盘（3）设置次级焊接盘（4），所述外接导线（2）包括一级外接导线（201）和二级外接导线（202），由一级外接导线（201）通过外接导线槽（103）连接焊接盘（3）和次级焊接盘（4）, 由二级外接导线（202）连接次级焊接盘（4）与基板（5）上的对应线路。
7.根据权利要求6所述的使芯片顶面外露散热的封装方法，其特征在于：将外接导线槽（103）在承接台（102）上向次级焊接盘（4）延伸，使一级外接导线（201）全部位于外接导线槽（103）内。
8.根据权利要求6所述的使芯片顶面外露散热的封装方法，其特征在于：外接导线槽（103）仅设置在蚀刻面（101）的上部，使二级外接导线（202）下段位于芯片34外。
9.根据权利要求7所述的使芯片顶面外露散热的封装方法，其特征在于：所述一级外接导线（201）为用晶圆级电镀法在导线槽（103）内镀上的导电线路。
10.根据权利要求1—9任意一项所述的使芯片顶面外露散热的封装方法，其特征在于：所述将芯片（1）在基板（5）上垫高，是在芯片（1）的下方垫放一块铜垫块（7）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410292973.0A CN118136589A (zh) | 2024-03-14 | 2024-03-14 | 一种使芯片顶面外露散热的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410292973.0A CN118136589A (zh) | 2024-03-14 | 2024-03-14 | 一种使芯片顶面外露散热的封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118136589A true CN118136589A (zh) | 2024-06-04 |
Family
ID=91235241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410292973.0A Pending CN118136589A (zh) | 2024-03-14 | 2024-03-14 | 一种使芯片顶面外露散热的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118136589A (zh) |
-
2024
- 2024-03-14 CN CN202410292973.0A patent/CN118136589A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6919627B2 (en) | Multichip module | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US6764880B2 (en) | Semiconductor package and fabricating method thereof | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| KR101166575B1 (ko) | 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법 | |
| US7488623B2 (en) | Integrated circuit chip packaging assembly | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| KR20010068290A (ko) | 적층형 패키지 및 그 제조 방법 | |
| KR19980042513A (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
| CN115995440A (zh) | 半导体封装结构及其制造方法 | |
| CN118136589A (zh) | 一种使芯片顶面外露散热的封装方法 | |
| CN215118900U (zh) | 半导体器件封装件 | |
| CN217426731U (zh) | 一种半导体芯片封装结构 | |
| US20040262773A1 (en) | Chip-stacked package | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| CN212277193U (zh) | 半导体封装防磁结构 | |
| CN212750875U (zh) | 一种半导体散热片装置 | |
| CN114823548B (zh) | 一种面向光电共封装的lga封装结构 | |
| CN212625548U (zh) | 一种散热型半导体封装件 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| KR100668848B1 (ko) | 칩 스택 패키지 | |
| JP2001135668A (ja) | 半導体装置およびその製造方法 | |
| CN114068470A (zh) | 一种拓展球栅阵列封装i/o口的结构及其制作方法 | |
| CN116525581A (zh) | 堆叠式芯片封装结构及封装方法 | |
| CN116936514A (zh) | 一种新型ic倒装封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |