CN118116901A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN118116901A CN118116901A CN202410141607.5A CN202410141607A CN118116901A CN 118116901 A CN118116901 A CN 118116901A CN 202410141607 A CN202410141607 A CN 202410141607A CN 118116901 A CN118116901 A CN 118116901A
- Authority
- CN
- China
- Prior art keywords
- contact
- layer
- semiconductor device
- sub
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 239000010410 layer Substances 0.000 claims abstract description 235
- 239000011229 interlayer Substances 0.000 claims abstract description 75
- 238000011084 recovery Methods 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 230000007704 transition Effects 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009835 boiling Methods 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
本发明公开了一种半导体装置,半导体装置包括:接触层,包括第一接触层,第一接触层包括多个子接触层;层间绝缘膜,层间绝缘膜设置于第一煮面上方且包括第一层间绝缘膜,第一层间绝缘膜设置于快恢复二极管区域,第一层间绝缘膜设置有第一接触孔,在俯视视角下,第一接触孔在第一方向上延伸且为多个,多个第一接触孔在第二方向上间隔设置,每个第一接触孔均包括多个子接触孔,多个子接触孔在第一方向上间隔设置且与多个子接触层在上下方向上一一相对应。由此,通过在快恢复二极管区域的第一层间绝缘膜上设置多个在第一方向上间隔设置的子接触孔,从而可以降低半导体装置的反向恢复电流和反向恢复损耗,实现半导体装置的软恢复特性。
Description
技术领域
本发明涉及半导体技术领域,尤其是涉及一种半导体装置。
背景技术
传统的绝缘栅双极型晶体管并不能实现反向导通,在逆变应用中需要与反并联的快恢复二极管进行合封使用,这样会增加系统的成本和体积。基于此,反向导通绝缘栅型双极晶体管应运而生,将绝缘栅双极型晶体管与快恢复二极管集成在同一芯片上,以其小芯片面积、高功率密度、低成本和高可靠性,引起了广泛的研究。而优化和平衡绝缘栅双极型晶体管与快恢复二极管的特性是一项艰巨且重要的课题。
现有技术中,在反向导通绝缘栅型双极晶体管中,快恢复二极管由导通状态转为关断状态的过程中,内部存储的非平衡载流子会被释放,进而产生一个较大的反向恢复电流,并且导致较大的开关损耗。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明的一个目的在于提出一种半导体装置,该半导体装置可以降低反向恢复电流和反向恢复损耗。
根据本发明实施例的半导体装置,包括:基体,所述基体具有第一主面及与第一主面相反侧的第二主面;第一导电类型的漂移层,所述漂移层设置于所述基体且位于第一主面和第二主面之间;第二导电类型的基极层,所述第二导电类型的基极层设置于所述漂移层朝向所述第一主面的一侧,所述基极层的上表面构成所述第一主面的一部分;第一沟槽,所述第一沟槽厚度方向上从第一主面将所述基极层贯穿而到达所述漂移层,所述第一沟槽位于所述半导体装置的快恢复二极管区域且长度方向在所述半导体装置的第一方向上延伸,所述第一沟槽为多个,多个所述第一沟槽在所述半导体装置的第二方向上间隔设置;第二导电类型的接触层,所述接触层设置于所述基极层且上表面构成所述第一主面的一部分,所述接触层包括第一接触层,所述第一接触层位于所述快恢复二极管区域且长度方向在所述第一方向上延伸,所述第一接触层为多个,多个所述第一接触层在第二方向上间隔设置,相邻两个所述第一沟槽之间设置有一个所述第一接触层,一个所述第一接触层包括多个子接触层,多个所述子接触层在第一方向上间隔设置;层间绝缘膜,所述层间绝缘膜设置于所述第一主面上方且包括第一层间绝缘膜,所述第一层间绝缘膜设置于所述快恢复二极管区域,所述第一层间绝缘膜设置有第一接触孔,在俯视视角下,所述第一接触孔在第一方向上延伸且为多个,多个所述第一接触孔在所述第二方向上间隔设置,每个所述第一接触孔均包括多个子接触孔,多个所述子接触孔在第一方向上间隔设置且与多个所述子接触层在上下方向上一一相对应,其中,所述第一方向和所述第二方向相互垂直;发射极金属层,所述发射极金属层设置于所述层间绝缘膜上方,所述发射极金属层对应所述快恢复二极管区域的部分设置有第一接触凸起,所述第一接触凸起穿过所述子接触孔且与所述子接触层相接触。
由此,通过在快恢复二极管区域的第一层间绝缘膜上设置多个在第一方向上间隔设置的子接触孔,这样可以直接降低半导体装置中快恢复二极管区域的发射极金属层的注入通道面积,从而可以降低半导体装置的反向恢复电流和反向恢复损耗,实现半导体装置的软恢复特性。
在本发明的一些示例中,所述子接触孔在所述第一方向上的长度为W1,每个所述第一接触孔中相邻的两个所述子接触孔之间的间隔距离为W2,W1和W2满足关系式:W2≤W1。
在本发明的一些示例中,设定相邻的两个所述第一接触孔分别为第一相邻接触孔和第二相邻接触孔,在第二方向上,所述第一相邻接触孔中的多个所述子接触孔的投影与所述第二相邻接触孔中的多个所述子接触孔投影一一对应重合。
在本发明的一些示例中,设定相邻的两个所述第一接触孔分别为第一相邻接触孔和第二相邻接触孔,在第二方向上,所述第一相邻接触孔中的多个所述子接触孔的投影与所述第二相邻接触孔中的多个所述子接触孔投影在第一方向上依次交替设置。
在本发明的一些示例中,所述子接触孔在所述第一方向上的长度为W1,每个所述第一接触孔中相邻的两个所述子接触孔之间的间隔距离为W2,W1和W2满足关系式:W2>W1。
在本发明的一些示例中,设定相邻的两个所述第一接触孔分别为第一相邻接触孔和第二相邻接触孔,在第二方向上,所述第一相邻接触孔中的多个所述子接触孔的投影与所述第二相邻接触孔中的多个所述子接触孔投影一一对应重合。
在本发明的一些示例中,设定相邻的两个所述第一接触孔分别为第一相邻接触孔和第二相邻接触孔,在第二方向上,所述第一相邻接触孔中的多个所述子接触孔的投影与所述第二相邻接触孔中的多个所述子接触孔投影在第一方向上依次交替设置。
在本发明的一些实例中,所述第一沟槽为虚拟沟槽,所述虚拟沟槽内设置有虚拟栅极电极,所述虚拟栅极电极与所述半导体装置的发射极金属层电连接,所述虚拟栅极电极与所述虚拟沟槽的内壁间隔设置,所述虚拟栅极电极与所述虚拟沟槽之间设置有虚拟栅极绝缘膜,所述虚拟栅极电极隔着所述虚拟栅极绝缘膜与所述基极层和所述漂移层相对设置。
在本发明的一些示例中,所述半导体装置还包括第二沟槽和发射极层,所述第二沟槽厚度方向上从所述第一主面将所述发射极层和所述基极层贯穿而到达所述漂移层,所述第二沟槽位于所述半导体装置的绝缘栅双极型晶体管区域且长度方向在所述第一方向上延伸,所述第二沟槽为多个,多个所述第二沟槽在所述半导体装置的所述第二方向上间隔设置;所述接触层包括第二接触层,所述第二接触层位于所述绝缘栅双极型晶体管区域且长度方向在所述第一方向上延伸,所述第二接触层为多个,多个所述第二接触层在第二方向上间隔设置,相邻两个所述第二沟槽之间设置有一个所述第二接触层;所述层间绝缘膜包括第二层间绝缘膜,所述第二层间绝缘膜设置于所述绝缘栅双极型晶体管,所述第二层间绝缘膜设置有第二接触孔,俯视视角下,所述第二接触孔在第一方向上延伸且为多个,多个所述第二接触孔在所述第二方向上间隔设置,所述第二接触孔与所述第二接触层在上下方向上相对应,所述发射极金属层对应所述绝缘栅双极型晶体管区域的部分设置有第二接触凸起,所述第二接触凸起穿设所述第二接触孔且与所述第二接触层相接触。
在本发明的一些示例中,所述绝缘栅双极型晶体管区域和所述快恢复二极管区域间隔设置,以形成过渡区域,所述过渡区域设置有连接沟槽,所述连接沟槽厚度方向上从所述第一主面将所述基极层贯穿而到达所述漂移层,所述连接沟槽长度方向在所述第二方向上延伸且将多个所述第一沟槽的一端连通,所述半导体装置对应所述过渡区域未设置所述接触层,所述层间绝缘膜包括第三层间绝缘膜,所述第三层间绝缘膜上设置有第三接触孔,在俯视视角下,所述第三接触孔在第二方向上延伸且与所述连接沟槽的至少部分上下对应,所述发射极金属层对应所述过渡区域的部分设置有第三接触凸起,所述第三接触凸起穿设第三接触孔且与所述连接沟槽的虚拟栅极电极相接触。
在本发明的一些示例中,所述第三接触孔分别与所述第一接触孔和所述第二接触孔相互间隔。
在本发明的一些示例中,所述第二沟槽为有源沟槽,所述有源沟槽内设置有有源栅极电极,所述有源栅极电极与所述半导体装置的栅极焊盘电极连接,所述有源栅极电极与所述有源沟槽的内壁间隔设置,所述有源栅极电极与所述有源沟槽之间设置有有源栅极绝缘膜,所述有源栅极电极隔着所述有源栅极绝缘膜与所述发射极层,所述基极层和所述漂移层相对设置。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本发明实施例的半导体装置的示意图;
图2是根据本发明实施例的半导体装置的局部示意图;
图3是根据本发明实施例的基体的局部示意图;
图4是根据本发明实施例的半导体装置的局部示意图;
图5是根据本发明另一些实施例的半导体装置的局部示意图;
图6是根据本发明另一些实施例的半导体装置的局部示意图;
图7是根据本发明再一些实施例的半导体装置的局部示意图;
图8是根据本发明再一些实施例的半导体装置的局部示意图;
图9为图2中A1-A1方向、图5中A5-A5方向和图7中A9-A9方向的截面图;
图10为图4中A3-A3方向、图6中A7-A7方向和图8中A11-A11方向的截面图;
图11为图2中A2-A2方向和图4中A4-A4方向的截面图;
图12为图5中A6-A6方向和图6中A8-A8方向的截面图;
图13为图7中A10-A10方向和图8中A12-A12方向的截面图;
图14是根据本发明实施例的半导体装置的局部示意图;
图15是根据本发明实施例的半导体装置的局部示意图;
图16是根据本发明实施例的半导体装置的局部示意图;
图17是根据本发明实施例的半导体装置的局部示意图;
图18是根据本发明实施例的半导体装置的局部示意图;
图19是根据本发明实施例的半导体装置的局部示意图;
图20是根据本发明实施例的半导体装置的局部示意图;
图21是根据本发明实施例的半导体装置的局部示意图;
图22是根据本发明实施例的半导体装置的示意图;
图23是根据本发明实施例的半导体装置的制备流程图。
附图标记:
100、半导体装置;
1、基体;101、第一主面;102、第二主面;
2、漂移层;3、基极层;
4、快恢复二极管区域;401、第一沟槽;4011、虚拟栅极绝缘膜;402、虚拟栅极电极;
5、接触层;501、第一接触层;5011、子接触层;502、第二接触层;
6、层间绝缘膜;601、第一层间绝缘膜;6011、第一接触孔;60111、子接触孔;60112、第一相邻接触孔;60113、第二相邻接触孔;602、第二层间绝缘膜;6021、第二接触孔;603、第三层间绝缘膜;6031、第三接触孔;
7、发射极金属层;701、第一接触凸起;702、第二接触凸起;703、发射极金属本体;704、第三接触凸起;
8、绝缘栅双极型晶体管区域;801、第二沟槽;8011、有源栅极绝缘膜;802、发射极层;803、有源栅极电极;
9、过渡区域;901、连接沟槽;
10、终端区;11、栅极焊盘;12、载流子存储层;13、场截止层;14、集电极层;15、集电极金属层;16、阴极层;17、栅极沟槽;18、栅极氧化层;20、接触孔。
具体实施方式
下面详细描述本发明的实施例,参考附图描述的实施例是示例性的,下面详细描述本发明的实施例。
下面参考图1-图22描述根据本发明实施例的半导体装置100。该半导体装置100例如是反向导通绝缘栅型双极晶体管。在以下的说明中,N及P表示半导体的导电类型,在本发明中,将第一导电类型设为N型、第二导电类型设为P型而进行说明。
结合图1-图3所示,根据本发明的半导体装置100可以主要包括:基体1、第一导电类型的漂移层2、第二导电类型的基极层3、第一沟槽401、第二导电类型的接触层5、层间绝缘膜6和发射极金属层7,其中,基体1具有第一主面101及与第一主面101相反侧的第二主面102,可以为半导体装置100上的其他结构提供稳定可靠的设置位置。第一导电类型的漂移层2设置于基体1,并且位于第一主面101和第二主面102之间,第二导电类型的基极层3设置于漂移层2朝向第一主面101的一侧,基极层3的上表面构成第一主面101的一部分,这样可以组成半导体装置100的基本结构,可以保证半导体装置100的正常工作。
进一步地,半导体装置100在快恢复二极管区域4设置有第一沟槽401,第一沟槽401长度方向在半导体装置100的第一方向上延伸,第一沟槽401厚度方向上从第一主面101将基极层3贯穿而到达漂移层2,第一沟槽401为虚拟沟槽,虚拟沟槽中设置有虚拟栅极电极402,虚拟沟槽可以使快恢复二极管区域4的虚拟栅极电极402从第一主面101延伸至漂移层2,虚拟栅极电极402与半导体装置100的发射极金属层7电连接,以使虚拟栅极电极402与发射极金属层7等电势。虚拟栅极电极402与虚拟沟槽的内壁间隔设置,虚拟栅极电极402与虚拟沟槽之间设置有虚拟栅极绝缘膜4011,虚拟栅极电极402隔着虚拟栅极绝缘膜4011与基极层3和漂移层2相对设置,这样可以保证半导体装置100的功能正常运行。
第一沟槽401为多个,并且多个第一沟槽401在半导体装置100的第二方向上间隔设置,这样可以使快恢复二极管区域4匹配不同型号的绝缘栅双极型晶体管,以形成反向导通绝缘栅型双极晶体管。
进一步地,第二导电类型的接触层5设置于基极层3,并且上表面构成第一主面101的一部分,在快恢复二极管区域4设置有第一接触层501,第一接触层501长度方向在半导体装置100的第一方向上延伸,多个第一接触层501在半导体装置100的第二方向间隔设置,相邻两个第一沟槽401之间设置有一个第一接触层501,这样可以在半导体装置100上形成结构完整的快恢复二极管区域4,以实现半导体装置100的反向导通。
在本发明的实施例中,相邻两个第一沟槽401之间设置的一个第一接触层501中包括多个子接触层5011,多个子接触层5011在第一方向上间隔设置,相较于现有技术中相邻两个第一沟槽401之间设置的一个第一接触层501在半导体装置100第一方向上连续设置,本发明实施例可以减少快恢复二极管区域4中相邻两个第一沟槽401之间的第一接触层501在快恢复二极管区域4中的占用面积,这样一方面相当于直接降低半导体装置100中快恢复二极管区域4发射极金属层7的注入通道面积,另一方面,减小第一接触层501在快恢复二极管区域4中的面积,可以降低第一接触孔6011的空穴注入效率,减少空穴的注入数量,进而可以降低半导体装置100的反向恢复电流,使半导体装置100的反向恢复特性更软,从而可以降低半导体装置100的反向恢复损耗,有利于更好地平衡半导体装置100的导通压降和反向恢复特性的关系。另外,降低半导体装置100的反向恢复损耗有利于降低半导体装置100发热,从而可以增强半导体装置100的鲁棒性。
进一步地,层间绝缘膜6设置于第一主面101上方,并且包括第一层间绝缘膜601,第一层间绝缘膜601设置于快恢复二极管区域4,第一层间绝缘膜601设置有第一接触孔6011,在俯视视角下,第一接触孔6011在第一方向上延伸,并且为多个。具体地,层间绝缘膜6由绝缘材料制成,将层间绝缘膜6设置在第一主面101的上方,可以使半导体装置100中的第一主面101中仅对应接触孔20的区域可与外部其他结构连接,以保证芯片集成在半导体装置100中时的连接可靠性。层间绝缘膜6包括设置在快恢复二极管区域4的第一层间绝缘膜601,第一层间绝缘膜601中设置有第一接触孔6011,第一接触孔6011可以使第一主面101上的局部位置暴露于层间绝缘膜6,可以使其他结构与第一主面101上的局部位置连接,通过在第一层间绝缘膜601上设置第一接触孔6011的位置,可以实现第一主面101与其他结构的准确连接,从而可以保证半导体装置100内的连接可靠性。
进一步地,在俯视视角下,层间绝缘膜6上设置于多个第一接触孔6011,并且多个第一接触孔6011均在第一方向上延伸。另外,多个第一接触孔6011在第二方向上间隔设置,每个第一接触孔6011均包括多个子接触孔60111,多个子接触孔60111在第一方向上间隔设置,这样可以降低空穴注入效率,减少空穴的注入量,进而可以降低反向恢复电流,使半导体中的快恢复二极管区域4的反向恢复特性更软,降低反向恢复损耗,降低发热,增强器件的鲁棒性。
另外,多个子接触孔60111与多个子接触层5011在上下方向上一一相对应,其中,第一方向和第二方向相互垂直,这样可以使多个第一接触孔6011与第一主面101上的多个第一接触层501一一对应,这样可以使多个第一接触层501通过多个第一接触孔6011暴露于层间绝缘膜6,以便于其他结构通过多个第一接触孔6011与多个第一接触层501连接。另需说明的是,本发明实施例中的俯视视角为垂直于图2纸面方向的视角。
进一步地,发射极金属层7设置于层间绝缘膜6上方,发射极金属层7对应快恢复二极管区域4的部分设置有第一接触凸起701,第一接触凸起701穿过子接触孔60111,并且与子接触层5011相接触,以实现两者电连接。具体地,在本发明的实施例中,设置在层间绝缘膜6上方的发射极金属层7为半导体装置100的发射极金属本体703,发射极金属层7对应快恢复二极管区域4部分设置有第一接触凸起701,第一接触凸起701可以穿过第一层间绝缘膜601中的多个子接触孔60111,这样可以使第一接触凸起701与子接触孔60111下方对应的子接触接触,从而可以使第一接触层501与发射极金属层7连接,以保证半导体装置100的正常工作。
由此,通过在快恢复二极管区域4的第一层间绝缘膜601上设置多个在第一方向上间隔设置的子接触孔60111,这样可以直接降低半导体装置100中快恢复二极管区域4的发射极金属层7的注入通道面积,从而可以降低半导体装置100的反向恢复电流和反向恢复损耗,实现半导体装置100的软恢复特性。
根据本发明的实施例,结合图2和图4所示,子接触孔60111在第一方向上的长度为W1,每个第一接触孔6011中相邻的两个子接触孔60111之间的间隔距离为W2,W1和W2满足关系式:W2≤W1。具体地,多个子接触孔60111在第一方向上间隔时,在每个第一接触孔6011中,设置相邻两个子接触孔60111之间的间隔距离不超过子接触孔60111在第一方向上的长度,如此设置,可以在降低半导体装置100的反向恢复损耗的同时保证半导体装置100的导通压降不至于太大,从而有利于平衡半导体装置100的导通压降与反向恢复特性的关系,有利于提升半导体装置100的性能平衡性。
在本发明的一些实施例中,结合图2、图5和图7所示,设定相邻的两个第一接触孔6011分别为第一相邻接触孔60112和第二相邻接触孔60113,在第二方向上,第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影一一对应重合。如此设置,可以使本实施例中多个子接触孔60111在快恢复二极管区域4的设置更加简单,可以便于半导体装置100的加工制造。
在本发明的另一些实施例中,结合图4、图6和图8所示,设定相邻的两个第一接触孔6011分别为第一相邻接触孔60112和第二相邻接触孔60113,在第二方向上,第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影在第一方向上依次交替设置。如此设置,可以使本实施例中通过多个子接触孔60111向快恢复二极管区域4注入的离子更加均匀,可以使离子在半导体装置100中的分布更加均匀,进而可以使半导体装置100工作中发热更加均匀,这样有利于提升半导体装置100的鲁棒性。
根据本发明的再一些实施例,结合图7和图8所示,子接触孔60111在第一方向上的长度为W1,每个第一接触孔6011中相邻的两个子接触孔60111之间的间隔距离为W2,W1和W2满足关系式:W2>W1。具体地,多个子接触孔60111在第一方向上间隔时,在每个第一接触孔6011中,设置相邻两个子接触孔60111之间的间隔距离超过子接触孔60111在第一方向上的长度,这样会使半导体装置100的导通压降增大及导通电流减小,牺牲半导体装置100的导通电流和导通压降,以进一步降低半导体装置100的反向恢复损耗,降低发热,增强器件的鲁棒性。
在本发明的一些实施例中,结合图7、图9和图13所示,设定相邻的两个第一接触孔6011分别为第一相邻接触孔60112和第二相邻接触孔60113,在第二方向上,第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影一一对应重合。如此设置,可以使本实施例中多个子接触孔60111在快恢复二极管区域4的结构更加简单,可以便于半导体装置100的加工制造。
在本发明的另一些实施例中,结合图8、图10和图13所示,设定相邻的两个第一接触孔6011分别为第一相邻接触孔60112和第二相邻接触孔60113,在第二方向上,第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影在第一方向上依次交替设置。如此设置,可以使本实施例中通过多个子接触孔60111向快恢复二极管区域4注入的离子更加均匀,可以使离子在半导体装置100中的分布更加均匀,进而可以使半导体装置100工作中发热更加均匀,这样有利于提升半导体装置100的鲁棒性。
根据本发明的实施例,当第二方向上第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影一一对应重合情况下的快恢复二极管区域4的面积与在第二方向上第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影在第一方向上依次交替设置情况下的快恢复二极管区域4的面积相等,且当第二方向上第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影一一对应重合情况下的子接触孔60111在第一方向上的长度与在第二方向上第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影在第一方向上依次交替设置情况下的子接触孔60111在第一方向上的长度相同,再当第二方向上第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影一一对应重合情况下的每个第一接触孔6011中相邻的两个子接触孔60111之间的间隔距离与在第二方向上第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影在第一方向上依次交替设置情况下的每个第一接触孔6011中相邻的两个子接触孔60111之间的间隔距离相同时,第二方向上第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影一一对应重合情况下的第一接触孔6011的总面积大于在第二方向上第一相邻接触孔60112中的多个子接触孔60111的投影与第二相邻接触孔60113中的多个子接触孔60111投影在第一方向上依次交替设置情况下的第一接触孔6011的总面积。
结合图9和图10所示,半导体装置100还包括第二沟槽801和发射极层802,第二沟槽801厚度方向上从第一主面101将发射极层802和基极层3贯穿而到达漂移层2,第二沟槽801位于半导体装置100的绝缘栅双极型晶体管区域8,并且长度方向在第一方向上延伸,第二沟槽801为多个,多个第二沟槽801在半导体装置100的第二方向上间隔设置。
具体地,在半导体装置100中还设置有绝缘栅双极型晶体管区域8,绝缘栅双极型晶体管区域8上设置有第二沟槽801,第二沟槽801长度方向在半导体装置100第一方向上延伸,并且厚度方向上从第一主面101将发射极层802和基极层3贯穿而到达漂移层2,第二沟槽801为有源沟槽,有源沟槽内设置有有源栅极电极803,有源沟槽可以使绝缘栅双极型晶体管区域8的有源栅极电极803从第一主面101延伸至漂移层2,有源栅极电极803与半导体装置100的栅极焊盘11电连接,可以使有源栅极电极803与栅极焊盘11等电势。有源栅极电极803与有源沟槽的内壁间隔设置,有源栅极电极803与有源沟槽之间设置有有源栅极绝缘膜8011,有源栅极电极803隔着有源栅极绝缘膜8011与发射极层802,基极层3和漂移层2相对设置。另外,在绝缘栅双极型晶体管区域8还设置有载流子存储层12,载流子存储层12设置于基极层3与漂移层2之间,有源沟槽贯穿载流子存储层12到达漂移层2,这样可以保证半导体装置100的功能正常运行。
当向有源栅极电极803施加电压时,产生的电场,并且通过有源栅极绝缘膜8011传递至基极层3,以对基极层3中的自由电荷载流子产生影响,并且形成沟道。第二沟槽801为多个,多个第二沟槽801在半导体装置100的第二方向上间隔设置,可以使绝缘栅双极型晶体管区域8的性能满足半导体装置100的工作需求。
进一步地,接触层5包括第二接触层502,第二接触层502位于绝缘栅双极型晶体管区域8,并且长度方向在第一方向上延伸,第二接触层502为多个,多个第二接触层502在第二方向上间隔设置,相邻两个第二沟槽801之间设置有一个第二接触层502。具体地,绝缘栅双极型晶体管区域8设置有第二接触层502,以构成第一主面101在绝缘栅双极型晶体管区域8的一部分,第二接触层502为多个,并且多个第二接触层502在第二方向上间隔设置,可以组成绝缘栅双极型晶体管区域8的接触层5区域,相邻两个第二沟槽801之间设置有一个第二接触层502,这样可以构成在半导体装置100的绝缘栅双极型晶体管区域8的基本结构。
在本发明的实施例中,第二接触层502为第二导电类型,发射极层802为第一导电类型。在半导体装置100的制备过程中,第二接触层502的第二导电类型杂质的浓度低于发射极层802第一导电类型的杂质的浓度,因此在绝缘栅双极型晶体管区域8中,形成在发射极层802中的第二接触层502被发射极层802覆盖。在图9和图10中,形成在发射极层802中的第二接触层502,由于被发射极层802覆盖,因此在发射极层802中未显示第二接触层502。
进一步地,层间绝缘膜6包括第二层间绝缘膜602,第二层间绝缘膜602设置于绝缘栅双极型晶体管,第二层间绝缘膜602设置有第二接触孔6021,俯视视角下,第二接触孔6021在第一方向上延伸,并且为多个,多个第二接触孔6021在第二方向上间隔设置,第二接触孔6021与第二接触层502在上下方向上相对应。具体地,层间绝缘膜6由绝缘材料制成,将层间绝缘膜6设置在第一主面101的上方,可以使半导体装置100中的第一主面101中仅对应接触孔20的区域可与外部其他结构连接,以保证芯片集成在半导体装置100中时的连接可靠性。层间绝缘膜6还包括在绝缘栅双极型晶体管区域8设置的第二层间绝缘膜602,第二层间绝缘膜602中设置有第二接触孔6021,第二接触孔6021可以使第二接触层502暴露于第二层间绝缘膜602,可以使其他结构穿过第二接触孔6021,并且与第二接触层502相接触,可以实现绝缘栅双极型晶体管区域8中的接触层5与其他结构准确连接,以保证半导体装置100内的连接可靠性。
进一步地,发射极金属层7对应绝缘栅双极型晶体管区域8的部分设置有第二接触凸起702,第二接触凸起702穿设第二接触孔6021,并且与第二接触层502相接触,以实现两者电连接,这样可以保证发射极金属层7通过第二接触孔6021与绝缘栅双极型晶体管区域8的第二接触层502准确连接。
结合图1、图9和图10所示,绝缘栅双极型晶体管区域8和快恢复二极管区域4间隔设置,以形成过渡区域9,过渡区域9设置有连接沟槽901,连接沟槽901厚度方向上从第一主面101将基极层3贯穿而到达漂移层2,连接沟槽901长度方向在第二方向上延伸,并且将多个第一沟槽401的一端连通,半导体装置100对应过渡区域9未设置接触层5,层间绝缘膜6包括第三层间绝缘膜603,第三层间绝缘膜603上设置有第三接触孔6031,在俯视视角下,第三接触孔6031在第二方向上延伸,并且与连接沟槽901的至少部分上下对应。
具体地,绝缘栅双极型晶体管区域8和快恢复二极管区域4在半导体装置100上间隔设置,可以保证绝缘栅双极型晶体管和快恢复二极管器件在半导体装置100上的工作可靠性。绝缘栅双极型晶体管区域8和快恢复二极管区域4之间设置有过渡区域9,以减少绝缘栅双极型晶体管区域8和快恢复二极管区域4在半导体装置100中的相互影响。
进一步地,结合图2、图4、图5、图6、图7和图8所示,过渡区域9中设置有连接沟槽901,连接沟槽901厚度方向上从第一主面101将基极层3贯穿而到达漂移层2,连接沟槽901长度方向在第二方向上延伸,并且将多个第一沟槽401的一端连通,连接沟槽901与第一沟槽401均为虚拟沟槽,连接沟槽901中隔着虚拟栅极绝缘膜4011设置有虚拟栅极电极402。半导体装置100对应过渡区域9未设置有接触层5,以保证过渡区域9在绝缘栅双极型晶体管区域8和快恢复二极管区域4之间的过渡作用。层间绝缘膜6还包括第三层间绝缘膜603,第三层间绝缘膜603设置在过渡区域9,并且第三层间绝缘膜603上设置有第三接触孔6031,以使发射极金属层7通过第三接触孔6031与连接沟槽901中的虚拟栅极电极402相连。
进一步地,结合图11,图12和图13所示,在俯视视角下,第三层间绝缘膜603上的第三接触孔6031在第二方向上延伸,并且与连接沟槽901至少部分地上下对应,发射极金属层7对应过渡区域9的部分设置有第三接触凸起704,第三接触凸起704穿设第三接触孔6031,并且与连接沟槽901的虚拟栅极电极402相接触,这样可以保证连接沟槽901内的虚拟栅极电极402通过第三接触孔6031暴露于第三层间绝缘膜603,可以保证半导体装置100中的发射极金属层7通过第三接触孔6031与连接沟槽901内的虚拟栅极电极402实现可靠的电连接。
结合图2和图4所示,第三接触孔6031分别与第一接触孔6011和第二接触孔6021相互间隔,这样不仅可以使发射极金属层7上的第一接触凸起701、第二接触凸起702和第三接触凸起704在半导体装置100中间隔设置,以防止多个第一接触凸起701间间隔距离过小,防止多个第二接触凸起702间间隔距离过小,进而可以提升半导体装置100的生产工艺的便利性,而且还可以防止半导体装置100中不同区域的发射极金属层7错误连接造成短路,进而可以保证半导体装置100的结构可靠性。
根据本发明的实施例,结合图14-图22所示,半导体装置100的结构主要包括:发射极金属层7、层间绝缘膜6、第一导电类型的发射极层802、第二导电类型的基极层3、第二导电类型的接触层5、载流子存储层12、第一导电类型的漂移层2、场截止层13、第二导电类型的集电极层14、第一导电类型的阴极层16、集电极金属层15和绝缘层。下面结合图14-图23描述半导体装置100的制备流程:
S1、提供由第二导电类型的集电极层14、第一导电类型的场截止层13、第一导电类型的漂移层2、第一导电类型的载流子存储层12、第二导电类型的基极层3形成半导体基板,该结构为结构一;
S2、在结构一的基础上,通过光刻及蚀刻半导体基板,形成栅极沟槽17,包含有源沟槽和虚拟沟槽,栅极沟槽17起于第一主面101,并且贯穿第二导电类型的基极层3和载流子存储层12而到达漂移层2,该结构为结构二;
S3、在结构二的基础上,生长栅极氧化层18,该结构为结构三;
S4、在结构三的基础上,淀积原位掺杂的多晶硅,形成有源栅极电极803和虚拟栅极电极402,该结构为结构四;
S5、在结构四的基础上,使用掩膜版光刻,注入第一导电类型杂质形成第一导电类型的发射极层802,该结构为结构五;
S6、在结构五的基础上,淀积层间绝缘膜6,形成结构六;
S7、在结构六的基础上,通过光刻与蚀刻,形成接触孔20,形成结构七;
S8、在结构七的基础上,进行第二导电类型的接触层5注入,随后依次填入钨塞以及钛或锡,形成结构八;
S9、在结构八的基础上,溅射顶层金属,光刻蚀刻顶层金属,并淀积钝化层,光刻蚀刻钝化层。随后,在掩膜版的遮挡下注入第一导电类型的杂质形成第一导电类型的阴极层16,最后淀积背面金属,至此,形成反向导通绝缘栅型双极晶体管器件结构;
图1所示为常用的反向导通绝缘栅型双极晶体管芯片,主要包括绝缘栅双极型晶体管区域8、快恢复二极管区域4、快恢复二极管-绝缘栅双极型晶体管过渡区、有源区-终端区10的过渡区、终端区10和栅极焊盘11。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“周向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
Claims (12)
1.一种半导体装置,其特征在于,包括:
基体(1),所述基体(1)具有第一主面(101)及与第一主面(101)相反侧的第二主面(102);
第一导电类型的漂移层(2),所述漂移层(2)设置于所述基体(1)且位于第一主面(101)和第二主面(102)之间;
第二导电类型的基极层(3),所述第二导电类型的基极层(3)设置于所述漂移层(2)朝向所述第一主面(101)的一侧,所述基极层(3)的上表面构成所述第一主面(101)的一部分;
第一沟槽(401),所述第一沟槽(401)厚度方向上从所述第一主面(101)将所述基极层(3)贯穿而到达所述漂移层(2),所述第一沟槽(401)位于所述半导体装置(100)的快恢复二极管区域(4)且长度方向在所述半导体装置(100)的第一方向上延伸,所述第一沟槽(401)为多个,多个所述第一沟槽(401)在所述半导体装置(100)的第二方向上间隔设置;
第二导电类型的接触层(5),所述接触层(5)设置于所述基极层(3)且上表面构成所述第一主面(101)的一部分,所述接触层(5)包括第一接触层(501),所述第一接触层(501)位于所述快恢复二极管区域(4)且长度方向在所述第一方向上延伸,所述第一接触层(501)为多个,多个所述第一接触层(501)在第二方向上间隔设置,相邻两个所述第一沟槽(401)之间设置有一个所述第一接触层(501),一个所述第一接触层(501)包括多个子接触层(5011),多个所述子接触层(5011)在第一方向上间隔设置;
层间绝缘膜(6),所述层间绝缘膜(6)设置于所述第一主面(101)上方且包括第一层间绝缘膜(601),所述第一层间绝缘膜(601)设置于所述快恢复二极管区域(4),所述第一层间绝缘膜(601)设置有第一接触孔(6011),在俯视视角下,所述第一接触孔(6011)在第一方向上延伸且为多个,多个所述第一接触孔(6011)在所述第二方向上间隔设置,每个所述第一接触孔(6011)均包括多个子接触孔(60111),多个所述子接触孔(60111)在第一方向上间隔设置且与多个所述子接触层(5011)在上下方向上一一相对应,其中,所述第一方向和所述第二方向相互垂直;
发射极金属层(7),所述发射极金属层(7)设置于所述层间绝缘膜(6)上方,所述发射极金属层(7)对应所述快恢复二极管区域(4)的部分设置有第一接触凸起(701),所述第一接触凸起(701)穿过所述子接触孔(60111)且与所述子接触层(5011)相接触。
2.根据权利要求1所述的半导体装置,其特征在于,所述子接触孔(60111)在所述第一方向上的长度为W1,每个所述第一接触孔(6011)中相邻的两个所述子接触孔(60111)之间的间隔距离为W2,W1和W2满足关系式:W2≤W1。
3.根据权利要求2所述的半导体装置,其特征在于,设定相邻的两个所述第一接触孔(6011)分别为第一相邻接触孔(60112)和第二相邻接触孔(60113),在第二方向上,所述第一相邻接触孔(60112)中的多个所述子接触孔(60111)的投影与所述第二相邻接触孔(60113)中的多个所述子接触孔(60111)投影一一对应重合。
4.根据权利要求2所述的半导体装置,其特征在于,设定相邻的两个所述第一接触孔(6011)分别为第一相邻接触孔(60112)和第二相邻接触孔(60113),在第二方向上,所述第一相邻接触孔(60112)中的多个所述子接触孔(60111)的投影与所述第二相邻接触孔(60113)中的多个所述子接触孔(60111)投影在第一方向上依次交替设置。
5.根据权利要求1所述的半导体装置,其特征在于,所述子接触孔(60111)在所述第一方向上的长度为W1,每个所述第一接触孔(6011)中相邻的两个所述子接触孔(60111)之间的间隔距离为W2,W1和W2满足关系式:W2>W1。
6.根据权利要求5所述的半导体装置,其特征在于,设定相邻的两个所述第一接触孔(6011)分别为第一相邻接触孔(60112)和第二相邻接触孔(60113),在第二方向上,所述第一相邻接触孔(60112)中的多个所述子接触孔(60111)的投影与所述第二相邻接触孔(60113)中的多个所述子接触孔(60111)投影一一对应重合。
7.根据权利要求5所述的半导体装置,其特征在于,设定相邻的两个所述第一接触孔(6011)分别为第一相邻接触孔(60112)和第二相邻接触孔(60113),在第二方向上,所述第一相邻接触孔(60112)中的多个所述子接触孔(60111)的投影与所述第二相邻接触孔(60113)中的多个所述子接触孔(60111)投影在第一方向上依次交替设置。
8.根据权利要求1所述的半导体装置,其特征在于,所述第一沟槽(401)为虚拟沟槽,所述虚拟沟槽内设置有虚拟栅极电极(402),所述虚拟栅极电极(402)与所述半导体装置(100)的发射极金属层(7)电连接,所述虚拟栅极电极(402)与所述虚拟沟槽的内壁间隔设置,所述虚拟栅极电极(402)与所述虚拟沟槽之间设置有虚拟栅极绝缘膜(4011),所述虚拟栅极电极(402)隔着所述虚拟栅极绝缘膜(4011)与所述基极层(3)和所述漂移层(2)相对设置。
9.根据权利要求1所述的半导体装置,其特征在于,还包括第二沟槽(801)和发射极层(802),所述第二沟槽(801)厚度方向上从所述第一主面(101)将所述发射极层(802)和所述基极层(3)贯穿而到达所述漂移层(2),所述第二沟槽(801)位于所述半导体装置(100)的绝缘栅双极型晶体管区域(8)且长度方向在所述第一方向上延伸,所述第二沟槽(801)为多个,多个所述第二沟槽(801)在所述半导体装置(100)的所述第二方向上间隔设置;
所述接触层(5)包括第二接触层(502),所述第二接触层(502)位于所述绝缘栅双极型晶体管区域(8)且长度方向在所述第一方向上延伸,所述第二接触层(502)为多个,多个所述第二接触层(502)在第二方向上间隔设置,相邻两个所述第二沟槽(801)之间设置有一个所述第二接触层(502);
所述层间绝缘膜(6)包括第二层间绝缘膜(602),所述第二层间绝缘膜(602)设置于所述绝缘栅双极型晶体管,所述第二层间绝缘膜(602)设置有第二接触孔(6021),俯视视角下,所述第二接触孔(6021)在第一方向上延伸且为多个,多个所述第二接触孔(6021)在所述第二方向上间隔设置,所述第二接触孔(6021)与所述第二接触层(502)在上下方向上相对应,所述发射极金属层(7)对应所述绝缘栅双极型晶体管区域(8)的部分设置有第二接触凸起(702),所述第二接触凸起(702)穿设所述第二接触孔(6021)且与所述第二接触层(502)相接触。
10.根据权利要求9所述的半导体装置,其特征在于,所述绝缘栅双极型晶体管区域(8)和所述快恢复二极管区域(4)间隔设置,以形成过渡区域(9),所述过渡区域(9)设置有连接沟槽(901),所述连接沟槽(901)厚度方向上从所述第一主面(101)将所述基极层(3)贯穿而到达所述漂移层(2),所述连接沟槽(901)长度方向在所述第二方向上延伸且将多个所述第一沟槽(401)的一端连通,所述半导体装置(100)对应所述过渡区域(9)未设置所述接触层(5),所述层间绝缘膜(6)包括第三层间绝缘膜(603),所述第三层间绝缘膜(603)上设置有第三接触孔(6031),在俯视视角下,所述第三接触孔(6031)在第二方向上延伸且与所述连接沟槽(901)的至少部分上下对应,所述发射极金属层(7)对应所述过渡区域(9)的部分设置有第三接触凸起(704),所述第三接触凸起(704)穿设第三接触孔(6031)且与所述连接沟槽(901)的虚拟栅极电极(402)相接触。
11.根据权利要求10所述的半导体装置,其特征在于,所述第三接触孔(6031)分别与所述第一接触孔(6011)和所述第二接触孔(6021)相互间隔。
12.根据权利要求9所述的半导体装置,其特征在于,所述第二沟槽(801)为有源沟槽,所述有源沟槽内设置有有源栅极电极(803),所述有源栅极电极(803)与所述半导体装置(100)的栅极焊盘(11)电连接,所述有源栅极电极(803)与所述有源沟槽的内壁间隔设置,所述有源栅极(803)与所述有源沟槽之间设置有有源栅极绝缘膜(8011),所述有源栅极电极(803)隔着所述有源栅极绝缘膜(8011)与所述发射极层(802),所述基极层(3)和所述漂移层(2)相对设置。
Publications (1)
Publication Number | Publication Date |
---|---|
CN118116901A true CN118116901A (zh) | 2024-05-31 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7049186B2 (en) | Insulated gate type semiconductor device having a diffusion region contacting bottom and side portions of trenches | |
CN102569297B (zh) | 制备准谐振变换器的单片igbt和二极管结构及方法 | |
US6674123B2 (en) | MOS control diode and method for manufacturing the same | |
JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US11462615B2 (en) | Semiconductor device | |
US11469317B2 (en) | Rc igbt | |
US6818940B2 (en) | Insulated gate bipolar transistor having trench gates of rectangular upper surfaces with different widths | |
US7939887B2 (en) | Active semiconductor component with a reduced surface area | |
JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
CN113394278A (zh) | 逆导型igbt及其制备方法 | |
CN117747648A (zh) | 半导体装置 | |
CN117116937A (zh) | 一种rc-igbt器件结构及制备方法 | |
CN118116901A (zh) | 半导体装置 | |
CN110459609A (zh) | 一种短路阳极薄层高压功率器件 | |
US20210305240A1 (en) | Semiconductor device | |
EP4084084A1 (en) | Cellular structure of reverse conduction igbt and reverse conduction igbt | |
GB2602637A (en) | Semiconductor device and method for designing thereof | |
CN117650165B (zh) | 半导体装置 | |
CN114121946A (zh) | 一种半导体集成芯片和igbt模块 | |
WO2024080002A1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN220672583U (zh) | Igbt芯片及电子设备 | |
CN117650163A (zh) | 半导体装置 | |
CN218769542U (zh) | 半导体器件 | |
US20240014300A1 (en) | Semiconductor device and method for producing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |