CN118116899A - 一种深槽电容器及其制造方法 - Google Patents
一种深槽电容器及其制造方法 Download PDFInfo
- Publication number
- CN118116899A CN118116899A CN202211544058.3A CN202211544058A CN118116899A CN 118116899 A CN118116899 A CN 118116899A CN 202211544058 A CN202211544058 A CN 202211544058A CN 118116899 A CN118116899 A CN 118116899A
- Authority
- CN
- China
- Prior art keywords
- electrode plate
- layer
- plate layer
- electrode
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 238000003491 array Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000011031 large-scale manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
本发明提供了一种深槽电容器及其制造方法，电容器包括：横截面为正六角形的深槽结构；覆盖于硅片表面及深槽内表面的绝缘层；依次交叠地设置在绝缘层上的电极板层和介质层；设置在各层电极板的接触孔阵列，其中与正极电极板层连接的接触孔的排布方式为沿同向连接的若干“十字形”，并被正极引出线同形覆盖；与负极电极板层连接的接触孔在XY平面上的排布方式同样为沿同向连接的若干“十字形”，并被负极引出线同形覆盖，且与正极恰好错开；正极或负极引出线的每个“十字形”交点处均可引出对应的正极或负极引出端口。本申请可以实现同类设计中最高的电容密度，同时具备优秀的ESR、ESL表现，可以实现最小的外形参数，和极高的工作频率。
Description
技术领域
本发明涉及集成无源元件技术领域，尤其涉及一种深槽电容器及其制造方法。
背景技术
在集成电路领域，研究人员和设计、生产人员对于复杂电路内耦合噪声的关注与日俱增。尤其在集成电路规模更大、互连密度更高、性能更强、工作频率更高的应用中，如果不能有效地应对噪声，集成电路芯片系统往往无法正确运行，甚至无法运行。去耦电容是应对耦合噪声最有效的手段之一，也是集成电路中最常见的集成无源元件。电容的特性为对低频信号接近开路，而对高频信号导通，因此在高频应用中，去耦电容可以被看做具有变化阻抗的导通电路，将电源或信号波形中的高频噪声滤除；同时由于电容元件具有储能特性，将电容合适地应用在电源分配网络中可以使工作电压更为稳定，减少由于电压波动造成的运行出错或失效。
目前常用于集成电路去耦的电容元件有分立型和集成型两类：分立型电容以陶瓷电容为主如常见的0402、0201电容等；集成电容有MOS电容、MiM电容等。陶瓷电容单位电容密度高，但是由于是分立器件，安装摆放会受到较大限制，易引入较大的回路电感，同时难以在小型化电路系统中与作用对象摆放得足够近，影响去耦效果；集成电容通常与标准CMOS工艺兼容，设计上较为灵活，但是由于结构和原理限制，难以获得电容密度足够高同时电容值稳定、精确的元件。而深槽型集成电容可以同时解决高电容密度、设计灵活度和集成兼容性等若干重要问题。
深槽型电容器最早提出时是由衬底和填充物分别作为两层电极板、槽内均匀分布的氧化物绝缘层作为电介质层，但此种结构对电容密度的提升有限，同时会向衬底引入较大的电磁噪声，影响去耦效果。
改进的深槽型电容器会将两层电极板与之间的电介质层在槽内通过薄膜工艺制备出来，并与衬底通过氧化层绝缘。这解决了衬底的电磁噪声干扰问题，但是仍旧对电容密度的提升有限，同时电容阻抗较高，等效电阻(ESR)和等效电感(ESL)较难控制到较低水平。
发明内容
有鉴于此，本发明提供一种深槽电容器及其制造方法，以解决上述提及的至少一个问题。
为了实现上述目的，本发明采用以下方案：
根据本发明的第一方面，本发明实施例提供了一种深槽电容器的制造方法，所述方法包括：
步骤a、在硅片上进行深硅刻蚀，制作出横截面为正六角形的深槽结构；
步骤b、完成硅片表面及槽内绝缘层的制备；
步骤c、分别利用导电材料和绝缘材料在所述绝缘层上依次交叠地完成电极板层和介质层的制备，形成电极板层和介质层交错的多层结构，且最外面一层为电极板层；
步骤d、由最外面一层电极板开始向内依次进行电极板图形化，直至完成最里面电极板的图形化；
步骤e、进行ILD层制备及CMP平坦化；
步骤f、通过光刻、显影、刻蚀所述ILD层来制备各层电极板的接触孔阵列；
步骤g、溅射金属钨来填充所述接触孔阵列，并进行CMP去除表面多余金属钨；
步骤h、使用大马士革工艺制造布线层来实现电容器正负极的引出，其中与正极电极板层连接的接触孔在XY平面上的排布方式为沿同向连接的若干“十字形”，并被正极引出线同形覆盖；与负极电极板层连接的接触孔在XY平面上的排布方式同样为沿同向连接的若干“十字形”，并被负极引出线同形覆盖，且与正极恰好错开；正极或负极引出线的每个“十字形”交点处均可引出对应的正极或负极引出端口，并按需接入功能电路。
优选的，本发明上述方法中步骤a中的深槽结构在硅片上呈六角密堆积的蜂巢结构排列。
优选的，本发明上述方法中导电材料包括：氮化钛TiN、氮化钽TaN或钛Ti，所述绝缘材料包括：氮氧化硅SiONx、氧化铝Al2O3、二氧化铪HfO2、二氧化锆ZrO2或二氧化钛TiO2。
优选的，本发明上述方法中步骤c中的多层结构中包含四层电极板层和三层介质层，所述四层电极板层由外到内分别为第一电极板层、第二电极板层、第三电极板层和第四电极板层，所述三层介质层由外到内分别为第一介质层、第二介质层和第三介质层。
优选的，本发明上述方法中由所述第一电极板层及所述第三电极板层的接触孔构成同向连接的若干“十字形”，并被正极引出线同形覆盖；由所述第二电极板层及所述第四电极板层的接触孔构成同向连接的若干“十字形”，并被负极引出线同形覆盖。。
根据本发明的第二方面，本发明实施例提供了一种深槽电容器，包括：横截面为正六角形的深槽结构；覆盖于硅片表面及深槽内表面的绝缘层；依次交叠地设置在所述绝缘层上的电极板层和介质层，电极板层和介质层构成交错的多层结构，且最外面一层为电极板层，所述电极板层由导电材料制备得到，所述介质层由绝缘材料制备得到；设置在各层电极板的接触孔阵列，其中与正极电极板层连接的接触孔在XY平面上的排布方式为沿同向连接的若干“十字形”，并被正极引出线同形覆盖；与负极电极板层连接的接触孔在XY平面上的排布方式同样为沿同向连接的若干“十字形”，并被负极引出线同形覆盖，且与正极恰好错开；正极或负极引出线的每个“十字形”交点处均可引出对应的正极或负极引出端口，并按需接入功能电路。
优选的，本发明实施例中上述深槽结构在硅片上呈六角密堆积的蜂巢结构排列。
优选的，本发明实施例中上述氮化钛TiN、氮化钽TaN或钛Ti，所述绝缘材料包括：氮氧化硅SiONx、氧化铝Al2O3、二氧化铪HfO2、二氧化锆ZrO2或二氧化钛TiO2。
优选的，本发明实施例中上述多层结构中包含四层电极板层和三层介质层，所述四层电极板层由外到内分别为第一电极板层、第二电极板层、第三电极板层和第四电极板层，所述三层介质层由外到内分别为第一介质层、第二介质层和第三介质层。
优选的，本发明实施例中由所述第一电极板层及所述第三电极板层的接触孔构成同向连接的若干“十字形”，并被正极引出线同形覆盖；由所述第二电极板层及所述第四电极板层的接触孔构成同向连接的若干“十字形”，并被负极引出线同形覆盖。
本发明所提出的深槽电容器及其制造方法，可以实现同类设计中最高的电容密度，同时具备优秀的等效电阻(ESR)、等效电感(ESL)表现，可以实现最小的外形参数，和极高的工作频率以及超宽的去耦带宽，能够有效应对集成电路对去耦电容元件提出的越来越高的工作频率的要求。设计灵活度极高、工艺稳定性强，可以轻易实现不同容值要求的电容的精确制造，与通用CMOS半导体制造工艺兼容，一方面代表产品特性各批次间均一、稳定，另一方面允许作为片上集成无源器件应用，非常适合大规模生产，同时由于深槽自带的三维属性，电容占据硅上面积小，可以有效减少未来量产中的生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请实施例提供的一种深槽电容器制造方法的流程示意图；
图2a-图2e是本申请实施例提供的在硅片上制作深槽结构的流程示意图；
图3是本申请实施例提供的六角密堆积的蜂巢结构排列示意图；
图4是本申请实施例提供的绝缘层制备示意图；
图5是本申请实施例提供的电极板层和介质层制备后的结构示意图；
图6a-图6i是在截面上显示本步骤电极板图形化的步骤示意图；
图7是本申请实施例提供的ILD层制备后的结构示意图；
图8是本申请实施例提供的接触孔阵列制备后的结构示意图；
图9是本申请实施例提供的在接触孔阵列中溅射金属钨的结构示意图；
图10是本申请实施例提供的完成大马士革电镀法后的的结构示意图；
图11是本申请实施例提供的田字形结构的平面示意图；
图12是本申请实施例提供的田字形结构的平面延伸示意图；
图13是本申请实施例提供的田字形结构内电极板图形化的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
如图1所示为本申请实施例提供的一种深槽电容器制造方法的流程示意图，该方法包括如下步骤：
步骤S101：在硅片上进行深硅刻蚀，制作出横截面为正六角形的深槽结构。
如图2a-图2e所示为在硅片上制作深槽结构的流程示意图，首先在光洁的硅片110表面沉积一层硬掩膜120，然后在硬掩膜120之上涂上光刻胶130，通过光刻显影实现槽区的图形化；刻蚀硬掩模120，将槽区图形转移到硬掩模120后去除光刻胶130；深硅刻蚀，可采用如Bosch工艺等在硅片110中刻蚀出所需深槽，后去除硬掩模120并清洗带槽硅片110，此时硅片110上已形成俯视图如蜂巢边缘支撑结构样的连续深槽；重新淀积绝缘层140，优选通过热氧方式生成良好且完整连续的氧化硅薄膜，最后形成如图2e的深槽结构。
优选的，在本实施例中，如图3所示，上述深槽结构在硅片上呈六角密堆积的蜂巢结构排列。这种六角密堆积的设计是同等制造能力条件下几乎最优的电容设计，对平面利用率最高，有效电容面积最大，经过理论及实验验证可以达到同等工艺条件下能获得的孔型深槽电容约2.5倍的电容密度；在应用方面，与条形深槽电容器相比，其最小结构单元更小，设计灵活度极高，可以轻松满足不同电容量的应用需求。因此本申请可实现更小的最小重复单元、单位面积内更多的最小重复单元数量并联，从而可以带来更低的ESR和ESL。
步骤S102：完成硅片表面及槽内绝缘层的制备。
完成氧化硅的绝缘层制备，最后可以得到如图4所示中的绝缘层140。
步骤S103：分别利用导电材料和绝缘材料在所述绝缘层上依次交叠地完成电极板层和介质层的制备，形成电极板层和介质层交错的多层结构，且最外面一层为电极板层。
即在绝缘层上先制备一层电极板层，然后在电极板层上再制备一层介质层，重复上述步骤依次交替制备电极板层和介质层，具体重复制备几次是取决于深槽电容器的设计，通常为重复2-3次，然后最后再制备一层电极板层作为顶电极。
优选的，上述多层结构中包含了四层电极板层和三层介质层，如图5所示，该四层电极板层由外到内分别为第一电极板层150a、第二电极板层150b、第三电极板层150c和第四电极板层150d，所述三层介质层由外到内分别为第一介质层160a、第二介质层160b和第三介质层160c。即步骤S103中电极板层和介质层依次重复制备了3次。
优选的，本步骤中的导电材料可以包括：氮化钛TiN、氮化钽TaN或钛Ti等具有良好导电性的金属、金属氮化物或金属合金，其要求为与上述氧化硅绝缘层140以及介质层材料具有良好的粘附性，同时可以实现100％的台阶覆盖，而绝缘材料可以包括：氮氧化硅SiONx、氧化铝Al2O3、二氧化铪HfO2、二氧化锆ZrO2或二氧化钛TiO2等绝缘的硅氧化物、金属氧化物或混合材料等，其要求为与电极板层材料具有良好的粘附性、具有较高相对介电常数，同时可以实现100％的台阶覆盖。
步骤S104：由最外面一层电极板开始向内依次进行电极板图形化，直至完成最里面电极板的图形化。
图6a-图6i为在截面上显示本步骤电极板图形化的步骤示意图，通过逐层利用光刻胶170进行光刻、显影，逐层完成电极板层(及下方介质层)的图形化，最后得到图6i的截面为阶梯状的结构。
步骤S105：进行ILD层制备及CMP平坦化。
本步骤通过二氧化硅沉积，完成ILD层的制备，并进行CMP来实现平坦化，最后得到如图7所示的ILD层180。
步骤S106：通过光刻、显影、刻蚀所述ILD层来制备各层电极板的接触孔阵列。
制备完的接触孔(Contact Via)阵列如图8中所示，图8中ILD层180上凹陷处即为接触孔阵列，这里显示的是其截面图，后面会介绍接触孔阵列在平面上的分布。
步骤S107：溅射导电材料来填充所述接触孔阵列，并进行CMP去除表面多余导电材料。该导电材料比如可以包括金属钨，或其他可替代的金属单质或合金或成导电性的金属氮化物等材料如铜、钛钨、氮化钛、氮化钽等。
如图9所示即为填充了金属钨190并进行CMP去除多余金属钨后的接触孔阵列。
步骤S108：使用大马士革工艺制造布线层来实现电容器正负极的引出，其中与正极电极板层连接的接触孔在XY平面上的排布方式为沿同向连接的若干“十字形”，并被正极引出线同形覆盖；与负极电极板层连接的接触孔在XY平面上的排布方式同样为沿同向连接的若干“十字形”，并被负极引出线同形覆盖，且与正极恰好错开；正极或负极引出线的每个“十字形”交点处均可引出对应的正极或负极引出端口，并按需接入功能电路。
通过大马士革电镀法后，每个深槽结构的第一电极板层150a和第三电极板层150c实现了相连，第二电极板层150b和第四电极板层150c实现了相连，即通过图10中的金属连接件200进行相连，该金属连接件200即构成上述的正极或负极引出线。
由上述金属连接件200在平面上所构成的图形和由接触孔阵列所构成的图形相同，也为“十字形”结构，结合图11和图12，其中图11即为图12中虚线框内的部分，图11中间的“十字形”图形即为正极引出线在XY平面内的结构，两侧的“[]”形图形为负极引出线在XY平面内的结构，可以看出“[]”形图形是由四个负极引出线所构成的“十字形”结构的一部分所构成，其中，中间的“十字形”图形是由第一电极板层150a和第三电极板层150c的接触孔所构成，两侧的“[]”形图形则是由第二电极板层150b和第四电极板层150c上的接触孔所构成。这里为了方便介绍将图11的图形作为一田字形结构进行整体介绍。由图11可见，在该结构中“十字形”结构和“[]”形结构之间并不相连。“十字形”结构将多个正极接触孔111连在一起，而两侧“[]”形图形则分别将负极接触孔112连在一起。电容器的正极由“十”字图形的中心点113引出，而负极由田字形的四个角点114引出(由图12可见角点114即为负极引出线所构成“十字形”图形的中心点)。该田字形结构是可以向四周对称延伸分布的，由于图11是作为一个基础单元进行的介绍，所以图11中负极接触孔的图形表示仅为正极接触孔的一半，当在图12的基础上向四周延伸后，其负极接触孔和正极接触孔其实是一致的，都为一正方形，当然，在本实施例中仅是以正方形作为接触孔阵列的图示，而非对其进行的限定，其他截面形状的接触孔阵列也是可行的。
上述结构设计不仅实现了正负极引出端结构上的对称性，同时在平面上不存在闭合环路，可以有效避免高频工作时感生涡流的产生，进而提升电容高频工作时的稳定性并降低等效电阻ESR值；另一个由对称的多引出端可以带来的显而易见的优势是，更适合如今表面贴装器件的封装形式，如WLCSP，可以适用于焊球阵列的封装；多端并联可以等比例地削减等效电阻值ESR与等效电感值ESL，使电容工作特性更接近理想。
优选的，本实施例中步骤S104中所完成的电极板图形化，在上述田字形结构内有着特殊的构成，如图13所示，在上述田字形结构内，第四电极板150d的图形为田字形结构周围四条边所构成的矩形；第三电极板150c的图形也为一矩形，覆盖在第四电极板150d的矩形上且漏出第四电极板150d矩形的两平行边；第二电极板150b的图形为两矩形，覆盖在第三电极板150c的矩形上且漏出第三电极板150c矩形的中线和第四电极板150d的两平行边；第一电极板150a的图形为两矩形，分别覆盖在第二电极板150b的两矩形上，漏出第二电极板150b远离第三电极板150c矩形中线且与中线平行的两条边，漏出第三电极板150c矩形的中线和第四电极板150d的两平行边。
通过上述极板图形化以及引出端布局方式，可以最大程度调控电容工作时多层极板间的电流分布，降低寄生电感；另外，相同极性的极板(如第一层第三层、第二层第四层)电引出端靠近，降低了后续布线引出的复杂度的同时提升了电容正负极对称性，有利于减少高频工作时常会出现的容值漂移现象。
由上述可知，本申请提供的深槽电容器制造方法，可以实现同类设计中最高的电容密度，同时具备优秀的等效电阻(ESR)、等效电感(ESL)表现，可以实现最小的外形参数，和极高的工作频率以及超宽的去耦带宽，能够有效应对集成电路对去耦电容元件提出的越来越高的工作频率的要求。设计灵活度极高、工艺稳定性强，可以轻易实现不同容值要求的电容的精确制造，与通用CMOS半导体制造工艺兼容，一方面代表产品特性各批次间均一、稳定，另一方面允许作为片上集成无源器件应用，非常适合大规模生产，同时由于深槽自带的三维属性，电容占据硅上面积小，可以有效减少未来量产中的生产成本。
另外，本申请实施例还提供了一种深槽电容器，其包括：横截面为正六角形的深槽结构；覆盖于硅片表面及深槽内表面的绝缘层；依次交叠地设置在所述绝缘层上的电极板层和介质层，电极板层和介质层构成交错的多层结构，且最外面一层为电极板层，所述电极板层由导电材料制备得到，所述介质层由绝缘材料制备得到；设置在各层电极板的接触孔阵列，其中与正极电极板层连接的接触孔在XY平面上的排布方式为沿同向连接的若干“十字形”，并被正极引出线同形覆盖；与负极电极板层连接的接触孔在XY平面上的排布方式同样为沿同向连接的若干“十字形”，并被负极引出线同形覆盖，且与正极恰好错开；正极或负极引出线的每个“十字形”交点处均可引出对应的正极或负极引出端口，并按需接入功能电路。
优先的，该深槽结构在硅片上呈六角密堆积的蜂巢结构排列。
优先的，该导电材料包括：氮化钛TiN、氮化钽TaN或钛Ti，所述绝缘材料包括：氮氧化硅SiONx、氧化铝Al2O3、二氧化铪HfO2、二氧化锆ZrO2或二氧化钛TiO2。
优先的，该多层结构中包含四层电极板层和三层介质层，所述四层电极板层由外到内分别为第一电极板层、第二电极板层、第三电极板层和第四电极板层，所述三层介质层由外到内分别为第一介质层、第二介质层和第三介质层。
优先的，由所述第一电极板层及所述第三电极板层的接触孔构成同向连接的若干“十字形”，并被正极引出线同形覆盖；由所述第二电极板层及所述第四电极板层的接触孔构成同向连接的若干“十字形”，并被负极引出线同形覆盖.
优先的，该第四电极板的图形为田字形结构周围四条边所构成的矩形；所述第三电极板的图形也为一矩形，覆盖在第四电极板的矩形上且漏出第四电极板矩形的两平行边；所述第二电极板的图形为两矩形，覆盖在第三电极板的矩形上且漏出第三电极板矩形的中线和第四电极板的两平行边；所述第一电极板的图形为两矩形，分别覆盖在第二电极板的两矩形上，漏出第二电极板远离第三电极板矩形中线且与中线平行的两条边，以及漏出第三电极板矩形的中线和第四电极板的两平行边。
该深槽电容器的具体结构可以参见上述方法实施例中的图示，在此不再继续赘述。
由上述可知，本申请提供的深槽电容器，可以实现同类设计中最高的电容密度，同时具备优秀的等效电阻(ESR)、等效电感(ESL)表现，可以实现最小的外形参数，和极高的工作频率以及超宽的去耦带宽，能够有效应对集成电路对去耦电容元件提出的越来越高的工作频率的要求。设计灵活度极高、工艺稳定性强，可以轻易实现不同容值要求的电容的精确制造，与通用CMOS半导体制造工艺兼容，一方面代表产品特性各批次间均一、稳定，另一方面允许作为片上集成无源器件应用，非常适合大规模生产，同时由于深槽自带的三维属性，电容占据硅上面积小，可以有效减少未来量产中的生产成本。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种深槽电容器的制造方法，其特征在于，所述方法包括：
步骤a、在硅片上进行深硅刻蚀，制作出横截面为正六角形的深槽结构；
步骤b、完成硅片表面及槽内绝缘层的制备；
步骤c、分别利用导电材料和绝缘材料在所述绝缘层上依次交叠地完成电极板层和介质层的制备，形成电极板层和介质层交错的多层结构，且最外面一层为电极板层；
步骤d、由最外面一层电极板开始向内依次进行电极板图形化，直至完成最里面电极板的图形化；
步骤e、进行ILD层制备及CMP平坦化；
步骤f、通过光刻、显影、刻蚀所述ILD层来制备各层电极板的接触孔阵列；
步骤g、溅射导电材料来填充所述接触孔阵列，并进行CMP去除表面多余导电材料；
步骤h、使用大马士革工艺制造布线层来实现电容器正负极的引出，其中与正极电极板层连接的接触孔在XY平面上的排布方式为沿同向连接的若干“十字形”，并被正极引出线同形覆盖；与负极电极板层连接的接触孔在XY平面上的排布方式同样为沿同向连接的若干“十字形”，并被负极引出线同形覆盖，且与正极恰好错开；正极或负极引出线的每个“十字形”交点处均可引出对应的正极或负极引出端口，并按需接入功能电路。
2.如权利要求1所述的深槽电容器的制造方法，其特征在于，步骤a中的深槽结构在硅片上呈六角密堆积的蜂巢结构排列。
3.如权利要求1所述的深槽电容器的制造方法，其特征在于，所述导电材料包括：氮化钛TiN、氮化钽TaN或钛Ti，所述绝缘材料包括：氮氧化硅SiONx、氧化铝Al2O3、二氧化铪HfO2、二氧化锆ZrO2或二氧化钛TiO2。
4.如权利要求1所述的深槽电容器的制造方法，其特征在于，步骤c中的多层结构中包含四层电极板层和三层介质层，所述四层电极板层由外到内分别为第一电极板层、第二电极板层、第三电极板层和第四电极板层，所述三层介质层由外到内分别为第一介质层、第二介质层和第三介质层。
5.如权利要求4所述的深槽电容器的制造方法，其特征在于，由所述第一电极板层及所述第三电极板层的接触孔构成同向连接的若干“十字形”，并被正极引出线同形覆盖；由所述第二电极板层及所述第四电极板层的接触孔构成同向连接的若干“十字形”，并被负极引出线同形覆盖。
6.一种深槽电容器，其特征在于，包括：
横截面为正六角形的深槽结构；
覆盖于硅片表面及深槽内表面的绝缘层；
依次交叠地设置在所述绝缘层上的电极板层和介质层，电极板层和介质层构成交错的多层结构，且最外面一层为电极板层，所述电极板层由导电材料制备得到，所述介质层由绝缘材料制备得到；
设置在各层电极板的接触孔阵列，其中与正极电极板层连接的接触孔在XY平面上的排布方式为沿同向连接的若干“十字形”，并被正极引出线同形覆盖；与负极电极板层连接的接触孔在XY平面上的排布方式同样为沿同向连接的若干“十字形”，并被负极引出线同形覆盖，且与正极恰好错开；正极或负极引出线的每个“十字形”交点处均可引出对应的正极或负极引出端口，并按需接入功能电路。
7.如权利要求6所述的深槽电容器，其特征在于，所述深槽结构在硅片上呈六角密堆积的蜂巢结构排列。
8.如权利要求6所述的深槽电容器，其特征在于，所述导电材料包括：氮化钛TiN、氮化钽TaN或钛Ti，所述绝缘材料包括：氮氧化硅SiONx、氧化铝Al2O3、二氧化铪HfO2、二氧化锆ZrO2或二氧化钛TiO2。
9.如权利要求6所述的深槽电容器，其特征在于，所述多层结构中包含四层电极板层和三层介质层，所述四层电极板层由外到内分别为第一电极板层、第二电极板层、第三电极板层和第四电极板层，所述三层介质层由外到内分别为第一介质层、第二介质层和第三介质层。
10.如权利要求9所述的深槽电容器，其特征在于，由所述第一电极板层及所述第三电极板层的接触孔构成同向连接的若干“十字形”，并被正极引出线同形覆盖；由所述第二电极板层及所述第四电极板层的接触孔构成同向连接的若干“十字形”，并被负极引出线同形覆盖。
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118116899A true CN118116899A (zh) | 2024-05-31 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777777B1 (en) | High density composite MIM capacitor with flexible routing in semiconductor dies | |
| US7236081B2 (en) | Inductor and method of forming the same | |
| EP2924730A1 (en) | Capacitor structure | |
| CN111615750B (zh) | 双面电容器及其制作方法 | |
| US8546233B2 (en) | Method for producing an integrated circuit arrangement with capacitor in an interconnect layer | |
| US20060014357A1 (en) | Structure and method of making an enhanced surface area capacitor | |
| US20100020509A1 (en) | Integrated Power Passives | |
| JP2007512697A (ja) | Ｍｉｍコンデンサ構造体およびその製造方法 | |
| US11063113B2 (en) | Capacitor and method for fabricating the same | |
| CN105575945A (zh) | 一种mom电容及其制作方法 | |
| KR101146225B1 (ko) | 반도체 소자 제조방법 | |
| EP3758067B1 (en) | Capacitor and manufacturing method therefor | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| WO2020215260A1 (zh) | 电容器及其制备方法 | |
| CN118116899A (zh) | 一种深槽电容器及其制造方法 | |
| US6830984B2 (en) | Thick traces from multiple damascene layers | |
| US20100052095A1 (en) | Inductor for semiconductor device and method of fabricating the same | |
| US20060134878A1 (en) | Method of fabricating metal-insulator-metal capacitor | |
| US20120282753A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
| US11387182B2 (en) | Module structure and method for manufacturing the module structure | |
| CN110767633A (zh) | 一种不同深度的电容结构及制作方法 | |
| US6627936B2 (en) | Semiconductor device and method of producing the same | |
| JP2010040775A (ja) | 半導体装置及びその製造方法 | |
| KR20100059276A (ko) | Ｐｉｐ 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication |