CN118073343A - 芯片封装方法及芯片封装结构 - Google Patents

Abstract

本公开涉及一种芯片封装方法及芯片封装结构。该方法包括：提供具有第一临时键合层的第一临时载板；制备电芯片晶圆并将电芯片晶圆键合至第一临时键合层；于电芯片晶圆中形成切割道，以将电芯片晶圆切割为至少两个电芯片封装单元及无效封装单元；于各电芯片封装单元上分别倒装光芯片封装单元；光芯片封装单元包括悬伸于对应电芯片封装单元外侧的悬伸端以及设置于悬伸端的光耦合接口；将各光芯片封装单元贴装至划片膜；去除第一临时键合层和第一临时载板；去除无效封装单元，形成初始封装单元；将初始封装单元分离至基板，获得芯片封装结构。本公开有利于在不破坏光纤耦合接口的前提下，实现电子集成电路芯片和光子集成电路芯片的批量化互连封装。

Description

芯片封装方法及芯片封装结构

技术领域

本公开涉及半导体领域，特别是涉及一种芯片封装方法及芯片封装结构。

背景技术

硅光芯片中的电子集成电路（Electronic integrated circuit，EIC）芯片和光子集成电路（Photonic integrated circuit，PIC）芯片由于采用不同的晶圆生成工艺制程，需要采用芯片级别的互连（例如打线或倒装的互连方式）来实现电子集成电路芯片与光子集成电路芯片之间的连接，以形成三维互连封装结构。

现有的电子集成电路芯片和光子集成电路芯片的三维互连封装结构中，为了避免打薄光子集成电路芯片时造成翘曲现象，从而导致的光子集成电路芯片和电子集成电路芯片的连接点错位或失效问题，以使光子集成电路芯片和电子集成电路芯片的封装结构具有较高的连接强度，通常需要在光子集成电路芯片的表面形成塑封层。然而，由于光子集成电路芯片具有用于输入光的光耦合接口，直接对光子集成电路芯片的表面进行塑封会导致光纤耦合界面损坏，从而导致光纤耦合接口的插入损耗大幅增加，从而影响电子集成电路芯片和光子集成电路芯片的三维互连封装结构的整体性能。

发明内容

基于此，本公开实施例提供了一种芯片封装方法及芯片封装结构，以在不破坏光纤耦合接口的前提下，实现电子集成电路芯片和光子集成电路芯片的批量化三维互连封装。

为了实现上述目的，一方面，本公开一些实施例提供了一种芯片封装方法。该芯片封装方法包括：提供第一临时载板，第一临时载板的一侧具有第一临时键合层；制备电芯片晶圆，并将电芯片晶圆键合至第一临时键合层背离第一临时载板的一侧；于电芯片晶圆中形成切割道，以将电芯片晶圆切割为至少两个电芯片封装单元以及位于任相邻两个电芯片封装单元之间的无效封装单元；于各电芯片封装单元上分别倒装光芯片封装单元；光芯片封装单元包括：沿平行于第一临时载板的方向悬伸于对应电芯片封装单元外侧的悬伸端，以及设置于悬伸端靠近无效封装单元一侧的光耦合接口；将各光芯片封装单元背离电芯片封装单元的一侧贴装至划片膜上；去除第一临时键合层和第一临时载板；去除无效封装单元，形成至少两个初始封装单元；初始封装单元包括电芯片封装单元和光芯片封装单元；将初始封装单元分离至基板上，获得芯片封装结构。

在一些实施例中，光芯片封装单元还包括设置于有源面且与光耦合接口之间具有间隔的多个第一电性端子。有源面为光芯片封装单元靠近电芯片封装单元的表面。将各光芯片封装单元背离电芯片封装单元的一侧贴装至划片膜上之前，芯片封装方法还包括：于光芯片封装单元和电芯片封装单元之间制备第一填胶层；第一填胶层包覆各第一电性端子，且第一填胶层在第一临时载板上的正投影位于电芯片封装单元在第一临时载板上的正投影内。

在一些实施例中，芯片封装方法还包括：在于各电芯片封装单元上分别倒装光芯片封装单元的同时，于无效封装单元背离第一临时键合层的一侧贴装支撑结构；支撑结构背离无效封装单元的表面与光芯片封装单元背离电芯片封装单元的表面位于同一表面；在去除无效封装单元的同时，去除支撑结构。

在一些实施例中，制备电芯片晶圆包括：提供第二临时载板，第二临时载板的一侧具有第二临时键合层；于第二临时键合层背离第二临时载板的一侧制备第一重布线层；于第一重布线层背离第二临时键合层的一侧间隔贴装至少两个电子集成电路芯片，并使电子集成电路芯片与第一重布线层对应耦接；于第一重布线层背离第二临时键合层的一侧形成塑封层；塑封层包覆各电子集成电路芯片；于塑封层背离第一重布线层的一侧制备第二重布线层，并使第二重布线层与各电子集成电路芯片对应耦接。

在一些实施例中，制备电芯片晶圆还包括：提供第三临时载板，第三临时载板的一侧具有第三临时键合层；将第二重布线层背离塑封层的一侧与第三临时键合层键合；去除第二临时键合层和第二临时载板；于第一重布线层背离电子集成电路芯片的一侧形成多个第二电性端子，并使第二电性端子与第一重布线层对应耦接。其中，将电芯片晶圆键合至第一临时键合层背离第一临时载板的一侧，包括：将第二电性端子键合至第一临时键合层背离第一临时载板的一侧。将初始封装单元分离至基板上之后，芯片封装方法还包括：于电芯片封装单元和基板之间形成第二填胶层；第二填胶层包覆各第二电性端子，第二填胶层在基板上的正投影与电芯片封装单元在基板上的正投影重合。

另一方面，本公开还根据一些实施例提供了一种芯片封装结构，可以采用如上一些实施例中所述芯片封装方法制备得到。该芯片封装结构包括基板、电芯片封装单元和光芯片封装单元。电芯片封装单元位于基板的一侧。光芯片封装单元倒装于电芯片封装单元背离基板的一侧。其中，光芯片封装单元包括沿平行于基板的方向悬伸于电芯片封装单元外侧的悬伸端，以及设置于悬伸端靠近电芯片封装单元一侧的光耦合接口。

在一些实施例中，光芯片封装单元还包括设置于有源面且与光耦合接口之间具有间隔的多个第一电性端子。有源面为光芯片封装单元靠近电芯片封装单元的表面。芯片封装结构还包括第一填胶层。第一填胶层位于光芯片封装单元和电芯片封装单元之间，并包覆各第一电性端子。第一填胶层在基板上的正投影位于电芯片封装单元在基板上的正投影内。

在一些实施例中，电芯片封装单元，包括电子集成电路芯片、塑封层、第一重布线层和第二重布线层。塑封层包覆电子集成电路芯片。第一重布线层位于基板和塑封层之间，并与基板和电子集成电路芯片对应耦接。第二重布线层位于塑封层和第一填胶层之间，并与电子集成电路芯片和各第一电性端子对应耦接。

在一些实施例中，电芯片封装单元，还包括多个导电柱。多个导电柱位于电子集成电路芯片的一侧，并位于第一重布线层和第二重布线层之间，与第一重布线层和第二重布线层对应耦接。其中，塑封层还包覆各导电柱。

在一些实施例中，电芯片封装单元还包括设置于第一重布线层靠近基板一侧的多个第二电性端子。芯片封装结构还包括第二填胶层。第二填胶层位于电芯片封装单元和基板之间，并包覆各第二电性端子。第二填胶层在基板上的正投影与电芯片封装单元在基板上的正投影重合。

本公开实施例可以/至少具有以下优点：

本公开实施例中，通过制备尺寸与载板尺寸相匹配的电芯片晶圆，并于电芯片晶圆中形成不切断电芯片晶圆的切割道，以将电芯片晶圆切割为至少两个电芯片封装单元以及位于任相邻两个电芯片封装单元之间的无效封装单元，并于各电芯片封装单元上分别倒装光芯片封装单元。其中，由于第一临时键合层以及第一临时载板的连接固定作用，切割后的电芯片晶圆依旧是一个整体，故对应的各光芯片封装单元可以一次性贴装至划片膜上。通过去除第一临时键合层和第一临时载板，可以去除无效封装单元以形成至少两个初始封装单元，将初始封装单元分离至基板上，最终获得芯片封装结构。如此，通过从晶圆级制备电芯片晶圆，并利用第一临时键合层以及第一临时载板的连接固定作用，以使封装过程中的电芯片晶圆为匹配载板尺寸的整体，实现了电芯片封装单元和光芯片封装单元从晶圆级的整体互联封装，有利于实现批量化封装，有效提高了生产效率。

此外，本公开实施例通过将光耦合接口设置于电芯片封装单元外侧的悬伸端，以将光耦合接口外挑设置于电芯片封装单元外，即光耦合接口在基板上的正投影位于电芯片封装单元在基板上的正投影外。如此，在对芯片封装结构进行塑封的过程中，形成的填胶层和/或塑封层不与光耦合接口接触，从而避免了直接对光子集成电路芯片的表面进行塑封导致的光纤耦合界面损坏，以在不破坏光纤耦合接口的前提下，实现电子集成电路芯片和光子集成电路芯片的三维互连封装。

本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其他特征、目的和优点将从说明书、附图以及权利要求书变得明显。

附图说明

为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一些实施例中提供的一种芯片封装结构的结构示意图；

图2为一些实施例中提供的一种芯片封装方法的流程图；

图3为一些实施例中提供的另一种芯片封装方法的流程图；

图4为一些实施例中提供的一种电芯片晶圆的制备方法的流程图；

图5为一些实施例中提供的一种将电芯片晶圆键合至第一临时键合层后所得结构的结构示意图；

图6为一些实施例中提供的一种形成第一重布线层后所得结构的结构示意图；

图7为一些实施例中提供的一种贴装电子集成电路芯片并形成导电柱后所得结构的结构示意图；

图8为一些实施例中提供的一种形成初始塑封层后所得结构的结构示意图；

图9为一些实施例中提供的一种形成塑封层后所得结构的结构示意图；

图10为一些实施例中提供的一种形成第二重布线层以及焊盘后所得结构的结构示意图；

图11为一些实施例中提供的一种去除第二临时键合层和第二临时载板后所得结构的结构示意图；

图12为一些实施例中提供的一种形成多个第二电性端子后所得结构的结构示意图；

图13为一些实施例中提供的一种形成切割道后所得结构的结构示意图；

图14为一些实施例中提供的一种连接光芯片封装单元和支撑结构并形成第一填胶层后所得结构的结构示意图；

图15为一些实施例中提供的一种将各光芯片封装单元贴装至划片膜上后所得结构的结构示意图；

图16为一些实施例中提供的一种去除第一临时键合层和第一临时载板后所得结构的结构示意图；

图17为一些实施例中提供的一种形成初始封装单元后所得结构的结构示意图。

附图标记说明：

1-基板，2-光芯片封装单元，21-光子集成电路芯片，211-悬伸端，22-光耦合接口，23-第一电性端子，3-电芯片封装单元，31-电子集成电路芯片，311-导电接口，DAF-薄膜连接层，32-塑封层，320-初始塑封层，33-第一重布线层，331-第一介质层，332-第一金属走线层，34-第二重布线层，341-第二介质层，342-第二金属走线层，35-导电柱，36-第二电性端子，P-焊盘，4-第一填胶层，5-第二填胶层，W-电芯片晶圆，6a-第一临时载板，6b-第二临时载板，6c-第三临时载板，7a-第一临时键合层，7b-第二临时键合层，7c-第三临时键合层，71-键合粘接层，G-切割道，8-无效封装单元，9-划片膜，U-初始封装单元，10-支撑结构。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。

应当明白，当元件或层被称为“在…上”、“与…相邻”或“与…相连接”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本公开的理想实施例（和中间结构）的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本公开的范围。

本公开实施例提供了一种芯片封装方法及芯片封装结构，以在不破坏光纤耦合接口的前提下，实现电子集成电路芯片和光子集成电路芯片的三维互连封装。

在一些实施例中，请参阅图1，本公开一些实施例提供了一种芯片封装结构，包括基板1、电芯片封装单元3和光芯片封装单元2。电芯片封装单元3位于基板1的一侧。光芯片封装单元2倒装于电芯片封装单元3背离基板1的一侧。其中，光芯片封装单元2包括沿平行于基板1的方向悬伸于电芯片封装单元3外侧的悬伸端211，以及设置于悬伸端211靠近电芯片封装单元3一侧的光耦合接口22。

在一些实施例中，光芯片封装单元2包括光子集成电路芯片21。其中，悬伸端211为光子集成电路芯片21沿平行于基板1的方向悬伸于电芯片封装单元3外侧的部分。

需要说明的是，悬伸端211悬伸于电芯片封装单元3外侧，是指：悬伸端211在基板1上的正投影位于电芯片封装单元3在基板1上的正投影外。

示例地，光耦合接口22在基板1上的正投影位于电芯片封装单元3在基板1上的正投影外。

示例地，光耦合接口22用于接收光纤输出的光能量，并将光能量耦合到光子集成电路芯片21内。

示例地，基板1包括但不限于印刷电路板（Printed Circuit Board，简称PCB板）。

本公开实施例中，通过将光芯片封装单元2倒装于电芯片封装单元3背离基板1的一侧，光芯片封装单元2包括沿平行于基板1的方向悬伸于电芯片封装单元3外侧的悬伸端211，并将光耦合接口22设置于悬伸端211靠近电芯片封装单元3一侧，以将光耦合接口22外挑设置于电芯片封装单元3外，即光耦合接口22在基板1上的正投影位于电芯片封装单元3在基板1上的正投影外。如此，在对芯片封装结构进行塑封的过程中，填胶层（例如4和5）和/或塑封层32不与光耦合接口22接触，从而避免了直接对光子集成电路芯片21的表面进行塑封导致的光纤耦合界面损坏，以在不破坏光纤耦合接口的前提下，实现电子集成电路芯片31和光子集成电路芯片21的三维互连封装。

在一些实施例中，请继续参阅图1，光芯片封装单元2还包括设置于有源面且与光耦合接口22之间具有间隔的多个第一电性端子23。有源面为光芯片封装单元2靠近电芯片封装单元3的表面。芯片封装结构还包括第一填胶层4。第一填胶层4位于光芯片封装单元2和电芯片封装单元3之间，并包覆各第一电性端子23。第一填胶层4在基板1上的正投影位于电芯片封装单元3在基板1上的正投影内。

需要说明的是，有源面也指：光子集成电路芯片21设置有多个第一电性端子23以及光耦合接口22的表面。

示例地，第一填胶层4不与光耦合接口22接触。

在一些示例中，芯片封装结构还包括多个焊盘P。多个焊盘P位于电芯片封装单元3靠近光芯片封装单元2的表面，且与各第一电性端子23一一对应设置。

示例地，光芯片封装单元2的有源面通过多个第一电性端子23以及多个焊盘P与电芯片封装单元3电性连接，以将光芯片封装单元2倒装于电芯片封装单元3背离基板1的表面，并实现芯片与芯片之间的信号传输（例如电信号传输）。

示例地，各第一电性端子23在基板1上的正投影位于电芯片封装单元3在基板1上的正投影内。

示例地，各焊盘P在基板1上的正投影位于电芯片封装单元3在基板1上的正投影内。

示例地，第一填胶层4还包覆各焊盘P。

示例地，各第一电性端子23和/或各焊盘P的材料包括但不限于导电金属。

示例地，第一填胶层4的材料包括但不限于环氧树脂（Epoxy）。

本公开实施例中，通过多个第一电性端子23实现光芯片封装单元2与电芯片封装单元3之间的互联，并通过第一填胶层4保护各第一电性端子23，并使得光芯片封装单元2与电芯片封装单元3之间的互联更为稳定，且第一填胶层4不与光耦合接口22接触。如此，在不破坏光纤耦合接口的前提下，实现了光芯片封装单元2与电芯片封装单元3之间的可靠互联，以形成三维互连封装结构。

在一些实施例中，请继续参阅图1，电芯片封装单元3包括电子集成电路芯片31、塑封层32、第一重布线层33和第二重布线层34。塑封层32包覆电子集成电路芯片31。第一重布线层33位于基板1和塑封层32之间，并与基板1和电子集成电路芯片31对应耦接。第二重布线层34位于塑封层32和第一填胶层4之间，并与电子集成电路芯片31和各第一电性端子23对应耦接。

在一些示例中，电子集成电路芯片31通过薄膜连接层DAF贴装于第一重布线层33背离基板1的表面。

示例地，薄膜连接层DAF包括但不限于晶片黏结薄膜（Die Attach Film，简称DAF）胶层。

示例地，塑封层32的材料包括但不限于环氧类、酪酸类、聚酷类或有机珪类材料，塑封层32的材料例如为环氧树脂（Epoxy）。

示例地，塑封层32在基板1上的正投影位于电芯片封装单元3在基板1上的正投影内。

示例地，塑封层32不与光耦合接口22接触。

在一些示例中，电子集成电路芯片31靠近第二重布线层34的一侧具有多个导电接口311。各导电接口311与电子集成电路芯片31电性连接。

在一些示例中，第一重布线层33包括第一介质层331和嵌设于第一介质层331中的第一金属走线层332。

在一些示例中，第二重布线层34包括第二介质层341和嵌设于第二介质层341中的第二金属走线层342。

示例地，第二金属走线层342对应电性连接各焊盘P和各导电接口311。

示例地，导电接口311、第一金属走线层332和/或第二金属走线层342的材料均包括但不限于导电金属。

需要说明的是，第一重布线层33用于实现电芯片封装单元3与基板1之间的信号传输（例如电信号传输）；第二重布线层34用于实现电芯片封装单元3与光芯片封装单元2之间的信号传输（例如电信号传输）。

本公开实施例中，通过第一重布线层33和第二重布线层34实现基板1、电芯片封装单元3以及光芯片封装单元2之间的互联并通过塑封层32对电芯片封装单元3起到保护作用，并使得光芯片封装单元2与电芯片封装单元3之间的互联更为稳定，且塑封层32不与光耦合接口22接触。如此，在不破坏光纤耦合接口的前提下，实现了基板1、电芯片封装单元3以及光芯片封装单元2之间的可靠互联，以形成三维互连封装结构。

在一些实施例中，请继续参阅图1，电芯片封装单元3还包括多个导电柱35。多个导电柱35位于电子集成电路芯片31的一侧，并位于第一重布线层33和第二重布线层34之间，与第一重布线层33和第二重布线层34对应耦接。其中，塑封层32还包覆各导电柱35。

示例地，导电柱35的材料包括但不限于导电金属。

示例地，各导电柱35电性连接第一金属走线层332和第二金属走线层342。

需要说明的是，导电柱35用于实现第一重布线层33和第二重布线层34之间的信号传输（例如电信号传输）。

在一些实施例中，请继续参阅图1，电芯片封装单元3还包括设置于第一重布线层33靠近基板1一侧的多个第二电性端子36。芯片封装结构还包括第二填胶层5。第二填胶层5位于电芯片封装单元3和基板1之间，并包覆各第二电性端子36。第二填胶层5在基板1上的正投影与电芯片封装单元3在基板1上的正投影重合。

示例地，第二电性端子36的材料包括但不限于导电金属。

示例地，第二电性端子36与基板1电性连接。

示例地，第一金属走线层332电性连接导电柱35和第二电性端子36，并实现电芯片封装单元3与基板1之间的信号传输（例如电信号传输）。

示例地，第二填胶层5的材料包括但不限于环氧树脂（Epoxy）。

示例地，第二填胶层5在基板1上的正投影与电芯片封装单元3在基板1上的正投影重合或大致重合。

需要说明的是，第二填胶层5用于保护各第二电性端子36，并使得电芯片封装单元3和基板1之间的连接更为可靠。

本公开还根据一些实施例提供了一种芯片封装方法，用于制备上述一些实施例中的芯片封装结构。前述芯片封装结构所具有的技术优势，该封装方法也均具备。需要说明的是，与上述实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。

在一些实施例中，请参阅图2，该芯片封装方法包括如下步骤S100~S700。

S100，提供第一临时载板，第一临时载板的一侧具有第一临时键合层。

S200，制备电芯片晶圆，并将电芯片晶圆键合至第一临时键合层背离第一临时载板的一侧。

S300，于电芯片晶圆中形成切割道，以将电芯片晶圆切割为至少两个电芯片封装单元以及位于任相邻两个电芯片封装单元之间的无效封装单元。

S400，于各电芯片封装单元上分别倒装光芯片封装单元；光芯片封装单元包括：沿平行于第一临时载板的方向悬伸于对应电芯片封装单元外侧的悬伸端，以及设置于悬伸端靠近无效封装单元一侧的光耦合接口。

S500，将各光芯片封装单元背离电芯片封装单元的一侧贴装至划片膜上。

S600，去除第一临时键合层和第一临时载板；去除无效封装单元，形成至少两个初始封装单元；初始封装单元包括电芯片封装单元和光芯片封装单元。

S700，将初始封装单元分离至基板上，获得芯片封装结构。

本公开实施例中，通过制备尺寸与载板尺寸相匹配的电芯片晶圆，并于电芯片晶圆中形成不切断电芯片晶圆的切割道，以将电芯片晶圆切割为至少两个电芯片封装单元以及位于任相邻两个电芯片封装单元之间的无效封装单元，并于各电芯片封装单元上分别倒装光芯片封装单元。其中，由于第一临时键合层以及第一临时载板的连接固定作用，切割后的电芯片晶圆依旧是一个整体，故对应的各光芯片封装单元可以一次性贴装至划片膜上。通过去除第一临时键合层和第一临时载板，可以去除无效封装单元以形成至少两个初始封装单元，将初始封装单元分离至基板上，最终获得芯片封装结构。如此，通过从晶圆级制备电芯片晶圆，并利用第一临时键合层以及第一临时载板的连接固定作用，以使封装过程中的电芯片晶圆为匹配载板尺寸的整体，实现了电芯片封装单元和光芯片封装单元从晶圆级的整体互联封装，有利于实现批量化封装，有效提高了生产效率。

此外，通过将光耦合接口设置于电芯片封装单元外侧的悬伸端，以将光耦合接口外挑设置于电芯片封装单元外，即光耦合接口在基板上的正投影位于电芯片封装单元在基板上的正投影外。如此，在对芯片封装结构进行塑封的过程中，形成的填胶层和/或塑封层不与光耦合接口接触，从而避免了直接对光子集成电路芯片的表面进行塑封导致的光纤耦合界面损坏，以在不破坏光纤耦合接口的前提下，实现电子集成电路芯片和光子集成电路芯片的三维互连封装。

在一些实施例中，光芯片封装单元还包括设置于有源面且与光耦合接口之间具有间隔的多个第一电性端子。有源面为光芯片封装单元靠近电芯片封装单元的表面。

在一些示例中，请参阅图3，于步骤S500之前，芯片封装方法还包括如下步骤S501。

S501，于光芯片封装单元和电芯片封装单元之间制备第一填胶层；第一填胶层包覆各第一电性端子，且第一填胶层在第一临时载板上的正投影位于电芯片封装单元在第一临时载板上的正投影内。

在一些实施例中，请继续参阅图3，于执行步骤S400的同时，还执行如下步骤S401。

S401，于无效封装单元背离第一临时键合层的一侧贴装支撑结构；支撑结构背离无效封装单元的表面与光芯片封装单元背离电芯片封装单元的表面位于同一表面。

相应地，在执行步骤S600的同时，还执行如下步骤S601。

S601，去除支撑结构。

本公开实施例中，通过于无效封装单元背离第一临时键合层的一侧贴装支撑结构，以在步骤S600中去除第一玻璃载板时，通过支撑结构对无效封装单元的连接支撑作用，防止无效封装单元直接掉落，从而减少了因无效封装单元掉落导致的芯片封装结构损坏，进而提高了产品良率。

在一些实施例中，请参阅图4，步骤S200中制备电芯片晶圆，包括如下步骤S201~S206。

S201，提供第二临时载板，第二临时载板的一侧具有第二临时键合层。

S202，于第二临时键合层背离第二临时载板的一侧制备第一重布线层。

S203，于第一重布线层背离第二临时键合层的一侧间隔贴装至少两个电子集成电路芯片，并使电子集成电路芯片与第一重布线层对应耦接。

S204，于第一重布线层背离第二临时键合层的一侧形成塑封层；塑封层包覆各电子集成电路芯片。

S205，于塑封层背离第一重布线层的一侧制备第二重布线层，并使第二重布线层与各电子集成电路芯片对应耦接。

在一些实施例中，请继续参阅图4，步骤S200中制备电芯片晶圆，还包括如下步骤S206~S209。

S206，提供第三临时载板，第三临时载板的一侧具有第三临时键合层。

S207，将第二重布线层背离塑封层的一侧与第三临时键合层键合。

S208，去除第二临时键合层和第二临时载板。

S209，于第一重布线层背离电子集成电路芯片的一侧形成多个第二电性端子，并使第二电性端子与第一重布线层对应耦接。

在一些示例中，步骤S200中将电芯片晶圆键合至第一临时键合层背离第一临时载板的一侧，包括如下步骤S210。

S210，将第二电性端子键合至第一临时键合层背离第一临时载板的一侧。

在一些示例中，于步骤S700中将初始封装单元分离至基板上之后，芯片封装方法还包括如下步骤S800。

S800，于电芯片封装单元和基板之间形成第二填胶层；第二填胶层包覆各第二电性端子，第二填胶层在基板上的正投影与电芯片封装单元在基板上的正投影重合。

应该理解的是，虽然图2~图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2~图4中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

为了更清楚地说明上述一些实施例中的芯片封装方法，以下一些实施例请结合图5~图17予以理解。

在一些实施例中，该芯片封装方法包括步骤S100~S700。

在步骤S100中，请参阅图5，提供第一临时载板6a，第一临时载板6a的一侧具有第一临时键合层7a。

示例地，此处及下文各实施例中提及的载板均包括但不限于玻璃载板。

示例地，此处及下文各实施例中提及的临时键合层均包括但不限于临时键合胶（Tape Automated Bonding，简称TAB）层。

在步骤S200中，请继续参阅图5，制备电芯片晶圆W，并将电芯片晶圆W键合至第一临时键合层7a背离第一临时载板6a的一侧。

需要说明的是，电芯片晶圆W是指：尺寸与载板的尺寸相匹配，且包括至少两个电子集成电路芯片31的晶圆。

在一些实施例中，步骤S200中制备电芯片晶圆W，包括步骤S201~S206。

在步骤S201中，提供第二临时载板6b，第二临时载板6b的一侧具有第二临时键合层7b。

在步骤S202中，请参阅图6，于第二临时键合层7b背离第二临时载板6b的一侧制备第一重布线层33。

在一些示例中，第一重布线层33的制备步骤包括：于第二临时键合层7b背离第二临时载板6b的一侧制备第一介质层331；图案化第一介质层331，以形成多个第一通孔；形成填充各第一通孔的第一金属走线层332。

示例地，第一介质层331的材料包括但不限于聚酰亚胺（Polyimide，简称PI）。

示例地，图案化第一介质层331的工艺包括但不限于光刻工艺。

示例地，第一金属走线层332的材料包括但不限于导电金属。

示例地，第一金属走线层332的形成工艺包括但不限于电镀工艺。

在步骤S203中，请参阅图7，于第一重布线层33背离第二临时键合层7b的一侧间隔贴装至少两个电子集成电路芯片31，并使电子集成电路芯片31与第一重布线层33对应耦接。

示例地，各电子集成电路芯片31背离第一重布线层33的一侧具有多个导电接口311。

在一些示例中，电子集成电路芯片31可以通过薄膜连接层DAF贴装于第一重布线层33背离第二临时键合层7b的表面。

在一些示例中，请继续参阅图7，于步骤S203之后，还包括：于第一重布线层33背离第二临时键合层7b的一侧形成多个导电柱35；各导电柱35与第一金属走线层332电性连接。

在步骤S204中，请参阅图9，于第一重布线层33背离第二临时键合层7b的一侧形成塑封层32。塑封层32包覆各电子集成电路芯片31。

在一些示例中，请参阅图8和图9，步骤S204包括：于第一重布线层33背离第二临时键合层7b的一侧形成初始塑封层320，初始塑封层320包覆各电子集成电路芯片31；研磨初始塑封层320，以暴露出各导电柱35和电子集成电路芯片31的各导电接口311背离第一重布线层33的表面，形成塑封层32。

示例地，初始塑封层320的研磨工艺包括但不限于化学机械研磨（ChemicalMechanical Polish，简称CMP）工艺。

在步骤S205中，请参阅图10，于塑封层32背离第一重布线层33的一侧制备第二重布线层34，并使第二重布线层34与各电子集成电路芯片31对应耦接。

在一些示例中，第二重布线层34的制备步骤包括：于塑封层32背离第一重布线层33的一侧制备第二介质层341；图案化第二介质层341，以形成多个第二通孔；形成填充各第二通孔的第二金属走线层342。

示例地，第二介质层341的材料包括但不限于聚酰亚胺（Polyimide，简称PI）。

示例地，图案化第二介质层341的工艺包括但不限于光刻工艺。

示例地，第二金属走线层342的材料包括但不限于导电金属。

示例地，第二金属走线层342的形成工艺包括但不限于电镀工艺。

于步骤S205之后，请继续参阅图10，步骤S200中制备电芯片晶圆W还包括：于第二重布线层34背离塑封层32的一侧形成焊盘材料层；图案化焊盘材料层，以形成多个焊盘P，各焊盘P与第二金属走线层342电性连接。

示例地，焊盘材料层的形成工艺包括但不限于电镀工艺。

示例地，图案化焊盘材料层的工艺包括但不限于光刻工艺。

在一些实施例中，步骤S200中制备电芯片晶圆W，还包括步骤S206~S209。

在步骤S206中，提供第三临时载板6c，第三临时载板6c的一侧具有第三临时键合层7c。

在步骤S207中，请参阅图11，将第二重布线层34背离塑封层32的一侧与第三临时键合层7c键合。

示例地，步骤S207包括将各焊盘P与背离第二重布线层34的一侧与第三临时键合层7c键合。

在步骤S208中，请继续参阅图11，去除第二临时键合层7b和第二临时载板6b。

示例地，去除第二临时键合层7b和第二临时载板6b的工艺包括解键合工艺，例如可以为激光解键合工艺。

示例地，解键合后残留的第二临时键合层7b可以通过化学清洗工艺去除。

在步骤S209中，请参阅图12，于第一重布线层33背离电子集成电路芯片31的一侧形成多个第二电性端子36，并使第二电性端子36与第一重布线层33对应耦接。

示例地，第二电性端子36的形成步骤包括：于第一重布线层33背离电子集成电路芯片31的一侧形成第二电性端子材料层；图案化第二电性端子材料层，以形成多个第二电性端子36。

示例地，第二电性端子材料层的形成工艺包括但不限于电镀工艺。

示例地，图案化第二电性端子材料层的工艺包括但不限于光刻工艺。

在一些示例中，步骤S200中将电芯片晶圆W键合至第一临时键合层7a背离第一临时载板6a的一侧，包括如下步骤S210。

在步骤S210中，请参阅图5，将第二电性端子36键合至第一临时键合层7a背离第一临时载板6a的一侧。

于步骤S210之后，请继续参阅图5，步骤S200中制备电芯片晶圆W，还包括：形成填充于第一重布线层33和第一临时键合层7a之间的键合粘接层71；键合粘接层71包覆各第二电性端子36。

示例地，键合粘接层71的形成工艺包括但不限于旋转涂布工艺，或者，键合粘接层71可以采用贴装胶膜（Die Attachment Film，简称DAF）形成。

示例地，键合粘接层71的厚度与第二电性端子36的厚度之比的取值范围包括1.5~2。

示例地，键合粘接层71的厚度与第二电性端子36的厚度之比可以为1.5：1、1:1或2:1。

需要解释的是，上述“厚度”是指：垂直第一临时载板6a方向上的尺寸。

需要说明的是，键合粘接层71用于连接第一临时键合层7a和第一重布线层33，并对各第二电性端子36起到保护作用。

在步骤S300中，请参阅图13，于电芯片晶圆W中形成切割道G，以将电芯片晶圆W切割为至少两个电芯片封装单元3以及位于任相邻两个电芯片封装单元3之间的无效封装单元8。

示例地，切割道G深入但不贯穿键合粘接层71，以通过利用键合粘接层71、第一临时键合层7a以及第一临时载板6a的连接作用，使切割后的电芯片晶圆W仍然为一个整体。

在步骤S400中，请参阅图14，于各电芯片封装单元3上分别倒装光芯片封装单元2；光芯片封装单元2包括：沿平行于第一临时载板6a的方向悬伸于对应电芯片封装单元3外侧的悬伸端211，以及设置于悬伸端211靠近无效封装单元8一侧的光耦合接口22。

在一些实施例中，在执行步骤S400的同时，还执行步骤S401。

在步骤S401中，请继续参阅图14，于无效封装单元8背离第一临时键合层7a的一侧贴装支撑结构10；支撑结构10背离无效封装单元8的表面与光芯片封装单元2背离电芯片封装单元3的表面位于同一表面。

在一些实施例中，光芯片封装单元2还包括设置于有源面且与光耦合接口22之间具有间隔的多个第一电性端子23。有源面为光芯片封装单元2靠近电芯片封装单元3的表面。

在一些示例中，于步骤S500之前，芯片封装方法还包括步骤S501。

在步骤S501中，请继续参阅图14，于光芯片封装单元2和电芯片封装单元3之间制备第一填胶层4；第一填胶层4包覆各第一电性端子23，且第一填胶层4在第一临时载板6a上的正投影位于电芯片封装单元3在第一临时载板6a上的正投影内。

示例地，第一填胶层4的制备工艺包括但不限于底填胶（underfill）工艺。

在步骤S500中，请参阅图15，将各光芯片封装单元2背离电芯片封装单元3的一侧贴装至划片膜9上。

在步骤S600中，请参阅图16，去除第一临时键合层7a和第一临时载板6a；请参阅图17，去除无效封装单元8，形成至少两个初始封装单元U；初始封装单元U包括电芯片封装单元3和光芯片封装单元2。

在一些示例中，第一临时键合层7a复用为激光释放层。

需要说明的是，激光释放层（即第一临时键合层7a）在特定光照后会光解并失去粘性，从而确保第一临时载板6a在解键合后可以顺利去除。

示例地，解键合后残留的第一临时键合层7a可以通过化学清洗工艺去除。

需要补充的是，在执行步骤S600的同时，还执行步骤S601。

在步骤S601中，请继续参阅图17，去除支撑结构10。

在一些示例中，请结合图16和图17理解，步骤S600还包括：去除键合粘接层71。

在步骤S700中，请参阅图1，将初始封装单元U分离至基板1上，获得芯片封装结构。

在一些示例中，于步骤S700中将初始封装单元U分离至基板1上之后，芯片封装方法还包括如下步骤S800。

S800，请继续参阅图1，于电芯片封装单元3和基板1之间形成第二填胶层5；第二填胶层5包覆各第二电性端子36，第二填胶层5在基板1上的正投影与电芯片封装单元3在基板1上的正投影重合。

示例地，第二填胶层5的制备工艺包括但不限于底填胶（underfill）工艺。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。

Claims (10)

1.一种芯片封装方法，其特征在于，包括：

提供第一临时载板，所述第一临时载板的一侧具有第一临时键合层；

制备电芯片晶圆，并将所述电芯片晶圆键合至所述第一临时键合层背离所述第一临时载板的一侧；

于所述电芯片晶圆中形成切割道，以将所述电芯片晶圆切割为至少两个电芯片封装单元以及位于任相邻两个电芯片封装单元之间的无效封装单元；

于各所述电芯片封装单元上分别倒装光芯片封装单元；所述光芯片封装单元包括：沿平行于所述第一临时载板的方向悬伸于对应所述电芯片封装单元外侧的悬伸端，以及设置于所述悬伸端靠近所述无效封装单元一侧的光耦合接口；

将各所述光芯片封装单元背离所述电芯片封装单元的一侧贴装至划片膜上；

去除所述第一临时键合层和所述第一临时载板；

去除所述无效封装单元，形成至少两个初始封装单元；所述初始封装单元包括所述电芯片封装单元和所述光芯片封装单元；

将所述初始封装单元分离至基板上，获得芯片封装结构。

2.根据权利要求1所述的芯片封装方法，其特征在于，所述光芯片封装单元还包括设置于有源面且与所述光耦合接口之间具有间隔的多个第一电性端子；所述有源面为所述光芯片封装单元靠近所述电芯片封装单元的表面；

所述将各所述光芯片封装单元背离所述电芯片封装单元的一侧贴装至划片膜上之前，所述芯片封装方法还包括：

于所述光芯片封装单元和所述电芯片封装单元之间制备第一填胶层；所述第一填胶层包覆各所述第一电性端子，且所述第一填胶层在所述第一临时载板上的正投影位于所述电芯片封装单元在所述第一临时载板上的正投影内。

3.根据权利要求1所述的芯片封装方法，其特征在于，还包括：

在于各所述电芯片封装单元上分别倒装光芯片封装单元的同时，于所述无效封装单元背离所述第一临时键合层的一侧贴装支撑结构；所述支撑结构背离所述无效封装单元的表面与所述光芯片封装单元背离所述电芯片封装单元的表面位于同一表面；

在去除所述无效封装单元的同时，去除所述支撑结构。

4.根据权利要求1~3中任一项所述的芯片封装方法，其特征在于，所述制备电芯片晶圆包括：

提供第二临时载板，所述第二临时载板的一侧具有第二临时键合层；

于所述第二临时键合层背离所述第二临时载板的一侧制备第一重布线层；

于所述第一重布线层背离所述第二临时键合层的一侧间隔贴装至少两个电子集成电路芯片，并使所述电子集成电路芯片与所述第一重布线层对应耦接；

于所述第一重布线层背离所述第二临时键合层的一侧形成塑封层；所述塑封层包覆各所述电子集成电路芯片；

于所述塑封层背离所述第一重布线层的一侧制备第二重布线层，并使所述第二重布线层与各所述电子集成电路芯片对应耦接。

5.根据权利要求4所述的芯片封装方法，其特征在于，所述制备电芯片晶圆还包括：

提供第三临时载板，所述第三临时载板的一侧具有第三临时键合层；

将所述第二重布线层背离所述塑封层的一侧与所述第三临时键合层键合；

去除所述第二临时键合层和所述第二临时载板；

于所述第一重布线层背离所述电子集成电路芯片的一侧形成多个第二电性端子，并使所述第二电性端子与所述第一重布线层对应耦接；

其中，所述将所述电芯片晶圆键合至所述第一临时键合层背离所述第一临时载板的一侧，包括：将所述第二电性端子键合至所述第一临时键合层背离所述第一临时载板的一侧；

所述将所述初始封装单元分离至基板上之后，所述芯片封装方法还包括：于所述电芯片封装单元和所述基板之间形成第二填胶层；所述第二填胶层包覆各所述第二电性端子，所述第二填胶层在所述基板上的正投影与所述电芯片封装单元在所述基板上的正投影重合。

6.一种芯片封装结构，其特征在于，采用如权利要求1~5中任一项所述的芯片封装方法制备得到；所述芯片封装结构包括：

基板；

电芯片封装单元，位于所述基板的一侧；

光芯片封装单元，倒装于所述电芯片封装单元背离所述基板的一侧；

其中，所述光芯片封装单元包括：沿平行于所述基板的方向悬伸于所述电芯片封装单元外侧的悬伸端，以及设置于所述悬伸端靠近所述电芯片封装单元一侧的光耦合接口。

7.根据权利要求6所述的芯片封装结构，其特征在于，所述光芯片封装单元还包括设置于有源面且与所述光耦合接口之间具有间隔的多个第一电性端子；所述有源面为所述光芯片封装单元靠近所述电芯片封装单元的表面；

所述芯片封装结构还包括：

第一填胶层，位于所述光芯片封装单元和所述电芯片封装单元之间，并包覆各所述第一电性端子；所述第一填胶层在所述基板上的正投影位于所述电芯片封装单元在所述基板上的正投影内。

8.根据权利要求7所述的芯片封装结构，其特征在于，所述电芯片封装单元，包括：

电子集成电路芯片；

塑封层，包覆所述电子集成电路芯片；

第一重布线层，位于所述基板和所述塑封层之间，并与所述基板和所述电子集成电路芯片对应耦接；

第二重布线层，位于所述塑封层和所述第一填胶层之间，并与所述电子集成电路芯片和各所述第一电性端子对应耦接。

9.根据权利要求8所述的芯片封装结构，其特征在于，所述电芯片封装单元，还包括：

多个导电柱，位于所述电子集成电路芯片的一侧，并位于所述第一重布线层和所述第二重布线层之间，与所述第一重布线层和所述第二重布线层对应耦接；

其中，所述塑封层还包覆各所述导电柱。

10.根据权利要求8所述的芯片封装结构，其特征在于，所述电芯片封装单元还包括：设置于所述第一重布线层靠近所述基板一侧的多个第二电性端子；

所述芯片封装结构还包括：

第二填胶层，位于所述电芯片封装单元和所述基板之间，并包覆各所述第二电性端子；所述第二填胶层在所述基板上的正投影与所述电芯片封装单元在所述基板上的正投影重合。