CN118057965A - 集成电路器件、封装及其形成方法 - Google Patents

集成电路器件、封装及其形成方法 Download PDF

Info

Publication number
CN118057965A
CN118057965A CN202280004451.5A CN202280004451A CN118057965A CN 118057965 A CN118057965 A CN 118057965A CN 202280004451 A CN202280004451 A CN 202280004451A CN 118057965 A CN118057965 A CN 118057965A
Authority
CN
China
Prior art keywords
dies
package substrate
connection structures
region
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280004451.5A
Other languages
English (en)
Inventor
张曙
王晓娟
刘仕芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN118057965A publication Critical patent/CN118057965A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供了三维(3D)集成电路(IC)器件和制造方法。该IC器件包括：具有第一区域、第二区域和第三区域的封装衬底；位于封装衬底的第一区域上并且被配置为向所述多个管芯提供电力的多个连接结构；在封装衬底上沿垂直方向堆叠设置的多个管芯，所述多个管芯中的底部管芯位于封装衬底的第二区域内；以及位于封装衬底的第三区域上的至少一个接触基底，其通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。

Description

集成电路器件、封装及其形成方法
技术领域
本公开涉及集成电路(IC)器件和封装及其制造方法。
背景技术
通过改进工艺技术、电路设计、编程算法和制造工艺使平面半导体器件缩小到了更小的尺寸。然而，随着半导体器件的特征尺寸接近下限，平面加工和制造技术变得更加困难，而且成本更加高昂。三维(3D)器件架构能够解决一些平面半导体器件(例如，相变存储器装置)中的密度限制。
可以通过堆叠设置半导体晶圆或管芯并且使用(例如)穿硅过孔(TSV)或者铜对铜(Cu-Cu)连接对它们进行垂直互连而形成包括IC器件的3D半导体器件，这样所得到的结构将起着单个器件的作用，从而相对于常规平面工艺以降低的功率和更小的占用区域实现性能的提高。
发明内容
在一个方面中，一种IC器件包括：具有第一区域、第二区域和第三区域的封装衬底；位于封装衬底的第一区域上并且被配置为向多个管芯提供电力的多个连接结构；在封装衬底上沿垂直方向堆叠设置的多个管芯，所述多个管芯中的底部管芯位于封装衬底的第二区域内；以及位于封装衬底的第三区域上的至少一个接触基底，其通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。在所述多个管芯中的对应的一个管芯之下沿垂直方向延伸的每一连接结构具有与所述多个管芯中的所述对应一个管芯的底表面接触的上部部分和与封装衬底接触的下部部分。
在一些实施方式中，所述多个管芯中的相邻的两个管芯的边缘是错位的(misaligned)，使得所述相邻的两个管芯中的上部管芯具有位于超出所述相邻的两个管芯中的下部管芯的位置的伸出部分，并且所述相邻的两个管芯中的上部管芯的伸出部分包括面朝所述封装衬底并且与所述多个连接结构中的对应的一个连接结构的上部部分接触的底表面。
在一些实施方式中，所述多个连接结构被所述多个管芯的伸出部分覆盖。
在一些实施方式中，所述相邻的两个管芯中的上部管芯的伸出部分包括与所述多个连接结构中的对应的一个连接结构接触的穿硅过孔(TSV)。
在一些实施方式中，该TSV包括与所述多个连接结构中的一个连接结构接触的着落焊盘。
在一些实施方式中，所述多个连接结构中的每者的上部部分包括与所述多个管芯中的对应的一个管芯的伸出部分中的TSV的着落焊盘接触的焊料帽，并且所述多个连接结构中的每者的下部部分包括直接附接至所述封装衬底的第一区域中的多个晶种基底中的对应的一个晶种基底的导电柱。
在一些实施方式中，所述导电柱的材料包括铜或铜合金。
在一些实施方式中，所述多个晶种基底包括铜或铜合金，并且每一导电柱生长在所述多个晶种基底中的对应的一个晶种基底上。
在一些实施方式中，所述相邻的两个管芯中的上部管芯的伸出部分包括相对于所述相邻的两个管芯中的下部管芯的沿第一横向方向的第一偏移量，所述第一偏移量小于所述相邻的两个管芯中的上部管芯的沿该第一横向方向的宽度的十分之一。
在一些实施方式中，所述多个连接结构包括沿垂直于第一横向方向的第二横向方向布置并且与相邻的两个管芯中的对应的上部管芯的底表面连接的连接结构的第一子集。
在一些实施方式中，连接结构的第一子集包括沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。
在一些实施方式中，所述相邻的两个管芯中的上部管芯的伸出部分进一步包括相对于所述相邻的两个管芯中的下部管芯的沿所述第二横向方向的第二偏移量，并且所述多个连接结构进一步包括沿所述第一横向方向对准并且与所述相邻的两个管芯中的对应的上部管芯的底表面连接的位于该第二偏移量之下的连接结构的第二子集。
在一些实施方式中，所述相邻的两个管芯中的下部管芯具有未被所述相邻的两个管芯中的上部管芯覆盖的阶梯部分，其中，所述相邻的两个管芯中的下部管芯的阶梯部分具有朝向背离该封装衬底的方向并且包括至少一个接触焊盘的顶表面。
在一些实施方式中，通过将每一管芯的所述至少一个接触焊盘线连接到一起而将所述多个管芯中的相邻管芯相互电连接。
在一些实施方式中，该衬底包括将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。
在一些实施方式中，所述多个管芯包括一个或多个相变存储器(PCM)管芯。
在一些实施方式中，所述一个或多个PCM管芯的材料包括硫族化合物成分，其包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一者。
在一些实施方式中，所述多个管芯包括中央处理单元(CPU)管芯。
在另一方面中，一种IC封装基底包括：具有第一区域、第二区域和第三区域的封装衬底；位于该封装衬底上并且被配置为向多个管芯提供电力的多个连接结构；以及位于该封装衬底的第三区域上的至少一个接触基底，所述至少一个接触基底被配置为通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。沿垂直方向延伸的每一连接结构具有被配置为与所述多个管芯中的对应的一个管芯的底表面接触的上部部分以及与该封装衬底接触的下部部分。
在一些实施方式中，所述多个连接结构具有沿垂直方向的不同高度。
在一些实施方式中，所述多个连接结构中的每者的上部部分包括被配置为与所述多个管芯中的对应的一个管芯连接的焊料帽，并且所述多个连接结构中的每者的下部部分包括直接附接至该封装衬底的第一区域中的多个晶种基底中的对应的一个晶种基底的导电柱。
在一些实施方式中，所述导电柱的材料包括铜或铜合金。
在一些实施方式中，所述多个晶种基底包括铜或铜合金，并且每一导电柱生长在所述多个晶种基底中的对应的一个晶种基底上。
在一些实施方式中，所述多个连接结构包括沿垂直于第一横向方向的第二横向方向布置的连接结构的第一子集。
在一些实施方式中，连接结构的第一子集包括沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。
在一些实施方式中，该衬底包括将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。
在又一个方面中，一种用于封装IC器件的方法包括下述操作。提供具有第一区域、第二区域和第三区域的封装衬底。之后可以形成在该封装衬底的第一区域上沿垂直方向延伸的多个连接结构。所述多个连接结构的每者具有与该封装衬底电接触的下部部分。可以在该封装衬底上按照错位方式沿垂直方向堆叠设置多个管芯，使得每一连接结构的上部部分与所述多个管芯中的对应的一个管芯的底表面电接触。所述多个管芯中的底部管芯可以附接在该封装衬底的第二区域内。可以在该封装衬底的第三区域上形成至少一个接触基底，并且所述至少一个接触基底可以通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。该封装衬底的第二区域被配置为附接所述多个管芯中的底部管芯。
在一些实施方式中，堆叠设置所述多个管芯包括使相邻的两个管芯的边缘错位，使得相邻的两个管芯中的上部管芯具有位于超出相邻的两个管芯中的下部管芯的位置的伸出部分，其中，相邻的两个管芯中的上部管芯的伸出部分包括面朝该封装衬底并且与所述多个连接结构中的对应的一个连接结构的上部部分电接触的底表面，并且这些伸出部分覆盖所述多个连接结构。
在一些实施方式中，该方法包括在堆叠设置所述多个管芯之前在所述相邻的两个管芯中的上部管芯的伸出部分中形成穿硅过孔(TSV)。堆叠设置所述多个管芯包括采用所述多个连接结构中的对应的一个连接结构来着落所述TSV。
在一些实施方式中，形成所述TSV包括在所述TSV的下端上形成用于着落到所述多个连接结构中的所述对应一个连接结构上的着落焊盘。
在一些实施方式中，形成所述多个连接结构中的一个连接结构包括：在该封装衬底中的多个晶种基底当中的一个晶种基底上形成导电柱，以作为所述多个连接结构中的所述一个连接结构的下部部分；以及在该导电柱上形成焊料帽，以作为所述多个连接结构中的所述一个连接结构的上部部分，用于与所述多个管芯中的对应的一个管芯的伸出部分中的TSV的着落焊盘连接。
在一些实施方式中，形成所述导电柱包括在所述多个晶种基底中的所述一个晶种基底上电镀铜或铜合金。
在一些实施方式中，堆叠设置所述多个管芯包括使相邻的两个管芯中的上部管芯的伸出部分的第一边缘相对于所述相邻的两个管芯中的下部管芯的第一边缘沿第一横向方向偏移第一距离，其中，该第一距离小于所述相邻的两个管芯中的上部管芯的沿第一横向方向的宽度的十分之一。
在一些实施方式中，形成所述多个连接结构包括：形成沿垂直于第一横向方向的第二横向方向对准的连接结构的第一子集；并且堆叠设置所述多个管芯包括将所述连接结构的第一子集连接至所述相邻的两个管芯中的对应的上部管芯的底表面。
在一些实施方式中，形成所述连接结构的第一子集包括形成沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。
在一些实施方式中，堆叠设置所述多个管芯进一步包括使相邻的两个管芯中的上部管芯的伸出部分的第一边缘偏移，从而露出相邻的两个管芯中的下部管芯的阶梯部分的顶表面，其中，相邻的两个管芯中的下部管芯的阶梯部分的顶表面朝向背离该封装衬底的方向并且包括至少一个接触焊盘。
在一些实施方式中，提供该封装衬底进一步包括通过将每一管芯的所述至少一个接触焊盘线连接到一起而将所述多个管芯中的相邻管芯相互电连接。
在一些实施方式中，提供该封装衬底进一步包括形成将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。
在一些实施方式中，形成多个管芯包括将一个或多个相变存储器(PCM)管芯与至少一个中央处理单元(CPU)管芯堆叠设置。
在又一个方面中，一种形成IC封装基底的方法包括下述操作。提供具有第一区域、第二区域和第三区域的封装衬底。之后可以形成在该封装衬底的第一区域上沿垂直方向延伸的多个连接结构。所述多个连接结构中的每者具有与该封装衬底电接触的下部部分以及被配置为与所述多个管芯中的对应的一个管芯的底表面接触的上部部分。可以在该封装衬底的第三区域上形成至少一个接触基底，并且所述至少一个接触基底被配置为通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。该封装衬底的第二区域被配置为附接所述多个管芯中的底部管芯。
在一些实施方式中，形成所述多个连接结构包括形成沿垂直方向具有不同高度的连接结构。
在一些实施方式中，形成所述多个连接结构中的一个连接结构包括：在该封装衬底的第一区域中的多个晶种基底当中的一个晶种基底上形成导电柱，以作为所述多个连接结构中的所述一个连接结构的下部部分；以及在该导电柱上形成焊料帽，以作为所述多个连接结构中的所述一个连接结构的上部部分，用于与所述多个管芯中的对应的一个管芯连接。
在一些实施方式中，形成所述导电柱包括在所述多个晶种基底中的所述一个晶种基底上电镀铜或铜合金。
在一些实施方式中，形成所述多个连接结构包括形成沿垂直于第一横向方向的第二横向方向布置的连接结构的第一子集。
在一些实施方式中，形成所述连接结构的第一子集包括形成沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。
在一些实施方式中，提供该封装衬底进一步包括形成将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。
附图说明
被并入本文并形成说明书的部分的附图例示了本公开的各个方面并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。
图1a-1d示出了根据本公开的一些方面的3D IC器件的示意图。
图2示出了根据本公开的一些方面的IC封装基底的示意图。
图3a-3d示出了根据本公开的一些方面的用于形成3D IC器件的示例性方法。
图4a-4b示出了根据本公开的一些方面的用于形成IC封装基底的示例性方法。
图5示出了根据本公开的一些方面的用于形成3D IC器件的示例性方法的流程图。
图6示出了根据本公开的一些方面的用于形成封装基底的示例性方法的流程图。
将参考附图描述本公开。
具体实施方式
尽管论述了具体配置和布置，但是应当理解该论述只是为了达到举例说明的目的。照此，可以使用其他配置和布置，而不脱离本公开的范围。而且，还可以在各种各样的其他应用中采用本公开。可以按照未在附图中具体示出的方式对本公开中描述的功能和结构特征做出相互组合、调整和修改，使得这些组合、调整和修改处于本公开的范围内。
一般而言，可以至少部分地由语境下的使用来理解术语。例如，至少部分地根据语境，文中使用的词语“一个或多个”可以用于从单数的意义上描述任何特征、结构或特点，或者可以用于从复数的意义上描述特征、结构或特点的组合。类似地，还可以将例如“一”、“一个”或“该”的词语理解为传达单数用法或者传达复数用法，这至少部分地取决于语境。此外，可以将词语“基于”理解为未必意在传达排他的一组因素，相反可以允许存在其他的未必明确表述的因素，这还是至少部分地取决于语境。
应当容易地理解，应当按照最宽的方式解释本公开中的“在……上”、“在……以上”和“在……之上(over)”，使得“在……上”不仅意味着直接位于某物上，还包含在某物上且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包含在某物以上或之上的含义，还包含在某物以上或之上且其间没有中间特征或层(即，直接位于某物上)的含义。
此外，文中为了便于说明可以采用空间相对术语，例如，“下面”、“以下”、“下部”、“以上”、“上部”等，以描述一个元件或特征与其他(多个)元件或特征的如图所示的关系。空间相对术语意在包含除了附图所示的取向之外的处于使用或操作中的装置的不同取向。设备可以具有其他取向(旋转90度或者处于其他取向上)，并且可以按照类似方式相应地解释文中采用的空间相对描述词。
如本文所使用的，“键合焊盘”是泛指与诸如IC或者微机电系统器件的集成电子器件的测试点或外部电连接相关联的电键合焊盘的术语。相关行业术语为“键合焊盘”和“凸点”。如本文所使用的，“焊料凸点”或“焊料球”是泛指通过使用表面安装技术或线键合而被键合至键合焊盘从而进一步将管芯组装到封装当中的由焊料构成的球的术语。
如本文所使用的，术语“管芯”泛指加工的半导体晶圆的被划片成包含集成电路或其他器件的区段的小块。术语“管芯堆叠体”泛指包含受到互连从而起着单个单元的作用的集成电路的两个或更多管芯的垂直组件。
如本文所使用的，术语“衬底”是指在上面添加后续材料层的材料。能够对衬底本身进行图案化。添加到衬底顶上的材料可以受到图案化，或者可以保持不受图案化。此外，衬底可以包括很宽范围内的一系列半导体材料，例如，硅、锗、砷化镓、磷化铟等。替代性地，衬底可以由非导电材料构成，诸如玻璃、塑料或者蓝宝石晶圆。
如本文所使用的，术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构范围上延伸，或者可以具有比下层结构或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于该连续结构的顶表面和底表面之间的任何成对水平平面之间，或者位于该连续结构的顶表面和底表面处。层可以水平延伸、垂直延伸和/或沿锥变表面延伸。衬底可以是层，可以在其内包含一个或多个层，并且/或者可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其中形成互连线路和/或过孔接触部)以及一个或多个电介质层。
如本文所使用的，术语“标称/标称地”是指在产品或工艺的设计阶段内设置的部件或工艺操作的特征或参数的预期或目标值连同高于和/或低于所述预期值的某一值范围。该值范围可能归因于制造工艺或容限的略微变化。如文中所使用的，“大约”一词是指给定量的值可能基于与对象半导体器件相关联的特定技术节点发生变动。基于特定技术节点，“大约”一词可以指示给定量的值在(例如)该值的10-30％(例如，该值的±10％、±20％或者±30％)以内发生变动。
如本文所使用的，术语“3D封装”或“3D集成”泛指将管芯堆叠体包封到完整的IC封装内的过程，其中，3D封装与按照平面结构包含所有电路的单个管芯相比具有更小的占用区域。如本文所使用的，术语“3D IC器件”是指在位于横向取向的衬底上的垂直堆叠设置的IC器件，使得管芯的堆叠体相对于衬底沿垂直方向延伸。如本文所使用的，术语“垂直/垂直地”是指在标称上垂直于衬底的横向表面。
如本文所使用的，术语“连接”是指所连接的事物之间的直接连接(例如，电或机械连接)，而没有任何居间器件。
如本文所使用的，术语“电路”可以指被布置为相互协作以提供预期功能的一个或多个无源和/或有源部件。术语“IC”是通过微制造方法在半导体晶圆衬底上以单片方式制造的微电子电路。
如本文所使用的，术语“边缘偏移”泛指管芯的堆叠体具有一个或多个相对于彼此发生水平或横向偏移的边缘。
如本文所使用的，术语“顶表面”是指结构的离衬底(该结构形成于其上/中)最远的表面，并且术语“底表面”是指该结构的离衬底(该结构形成于其上/中)最近的表面。在本公开中，顶表面和底表面的相对位置不随着对象的取向变化而变化。
在本公开中，对象的表面的高度被定义为该表面与衬底(该对象形成于其上/中)之间的距离。在本公开中，两个表面的相对位置是基于两个表面的高度定义的，而不随着对象取向的变化而变化。
如文中使用的，术语“梯级”、“台阶”和“层级”可以可互换地使用。如本文所使用的，阶梯结构是指一组表面，其中包括至少两个水平表面和至少两个垂直表面，从而使每一水平表面邻接至从该水平表面的第一边缘向上延伸的第一垂直表面，并且邻接至从该水平表面的第二边缘向下延伸的第二垂直表面。“梯级”是指一组邻接表面的高度上的垂直转变。“阶梯结构”是指具有垂直延伸的多个梯级的结构。
在IC封装中，可以对多个管芯进行堆叠设置，从而允许更高水平的集成，这种技术被称为3D垂直封装。具体地，在3D垂直封装中，可以将管芯按照拼片(shingle)堆叠配置堆叠设置在衬底上，其中，各管芯的边缘是按照一定偏移量对准的，使得相邻的两个管芯可以采用短的管芯对管芯互连直接线连接到一起。然而，在管芯封装的这种配置当中，所有键合线都置于管芯堆叠体的一侧，这导致了一侧具有焊盘而另一侧没有焊盘的布局设计。在芯片面积大时，这种布局将在供电、EM(电迁移)、IR(电压降)和热问题方面面临挑战。为了解决这一问题，当前使用的方案是增大电力金属的宽度，从而增强供电并且缓解EM/IR问题。然而，这种方案将增大管芯尺寸，这不利于降低成本。
为了解决前述问题，本公开提供了IC器件、IC封装基底及其制造方法。在管芯堆叠体的与布线侧相反的一侧上向衬底增加额外的供电。通过这种方案，从两侧向管芯堆叠体提供电力，这改善了供电并且缓解了EM/IR问题。此外，从两侧供应电力有利于降低电力金属的宽度。与芯片的一侧供电相比，从两侧供电能够进一步降低芯片面积和尺寸，有助于控制晶圆的成本。
根据本公开的一些实施方式提供了通过采用多个连接和接触结构使不同管芯相接而形成的IC器件。所述IC器件之一可以包括：具有第一区域、第二区域和第三区域的封装衬底；位于封装衬底的第一区域上并且被配置为向所述多个管芯提供电力的多个连接结构；在封装衬底上沿垂直方向堆叠设置的多个管芯，并且所述多个管芯中的底部管芯位于封装衬底的第二区域内；以及位于封装衬底的第三区域上的至少一个接触基底，其通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。每一连接结构可以在所述多个管芯中的对应的一个管芯之下沿垂直方向延伸，并且可以包括与所述多个管芯中的所述对应的一个管芯的底表面接触的上部部分和与封装衬底接触的下部部分。
根据本公开的一些实施方式提供了IC封装基底。所述IC封装基底之一可以包括：具有第一区域、第二区域和第三区域的封装衬底；位于该封装衬底的第一区域上并且被配置为向多个管芯提供电力的多个连接结构；以及位于该封装衬底的第三区域上的至少一个接触基底，所述至少一个接触基底被配置为通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。被配置为向多个管芯提供电力的所述多个连接结构中的每者包括被配置为与所述多个管芯中的对应的一个管芯的底表面接触的上部部分以及与该封装衬底接触的下部部分。
根据本公开的一些实施方式提供了一种用于封装IC器件的方法。提供具有第一区域、第二区域和第三区域的封装衬底。之后可以形成在该封装衬底的第一区域上沿垂直方向延伸的多个连接结构。所述多个连接结构中的每者具有与该封装衬底电接触的下部部分。可以在该封装衬底上按照错位方式沿垂直方向堆叠设置多个管芯，使得每一连接结构的上部部分与所述多个管芯中的对应的一个管芯的底表面电接触，并且所述多个管芯中的底部管芯位于该封装衬底的第二区域内；可以在该封装衬底的第三区域上形成至少一个接触基底；并且所述至少一个接触基底可以通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。
根据本公开的一些实施方式提供了一种用于形成IC封装基底的方法。提供具有第一区域、第二区域和第三区域的封装衬底。之后可以形成在该封装衬底的第一区域上沿垂直方向延伸的多个连接结构。所述多个连接结构中的每者具有与该封装衬底电接触的下部部分以及被配置为与多个管芯中的对应的一个管芯的底表面接触的上部部分。可以形成位于该封装衬底的第三区域上的至少一个接触基底，并且所述至少一个接触基底被配置为通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。
如本文所使用的，术语“截面图”和“平面图”对应于笛卡尔坐标系内的正交平面。剖面图是沿x-z平面取得的，并且平面图是沿x-y平面取得的。一般而言，x-z平面内的剖面图是截面图。
图1a通过截面侧视图示出了IC封装100的示意图，其包括封装衬底102、管芯堆叠体104和连接结构112。应当指出，在图1以及其他附图中添加了x、y和z轴，以例示结构/器件中的部件的空间关系。例如，封装衬底102包括两个沿x轴和y轴(横向方向)横向延伸的横向表面(例如，顶表面和底表面)。如文中所使用的，当半导体器件(例如，3D IC器件100)的衬底(例如，封装衬底102)在y轴内处于半导体器件的最低平面内时，该半导体器件的一个部件(例如，层或器件)是处于另一部件(例如，层或器件)“上”、“以上”还是“以下”是沿z轴(垂直方向或厚度方向)相对于该半导体器件的衬底确定的。在本公开中将通篇采用相同的概念来描述空间关系。
在一些实施方式中，封装衬底102可以是由硅(例如，单晶硅c-Si)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或任何其他适当材料构成的载体衬底。在一些实施方式中，封装衬底102可以由陶瓷、玻璃或者有机材料(诸如环氧树脂或玻璃强化环氧树脂或者酚醛树脂衬底等)构成。
在一些实施方式中，封装衬底102可以包括三个区域：用于布置多个连接结构的第一区域102-1、用于附接管芯的第二区域102-2和具有至少一个接触基底的第三区域102-3。
在一些实施方式中，管芯堆叠体104包括多个管芯，这里不存在关于数量的具体限制。各个管芯可以是相同的或者可以是不同的。可以采用粘合剂材料对管芯进行堆叠设置。在一些实施方式中，粘合剂材料可以包括导热/导电金属，以促进散热并且降低电阻。IC器件中的不同管芯可以提供各种各样的不同功能(例如，逻辑单元、存储器、传感器)。在一些实施方式中，所述多个管芯可以包括至少一个存储器管芯，并且所述至少一个存储器管芯可以包括相变存储器(PCM)管芯，并且该PCM管芯可以包含硫族化合物成分，所述成分包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一者。在一些实施方式中，所述多个管芯可以包括中央处理单元(CPU)管芯。所述管芯可以具有相同厚度、基本相同的厚度或者不同厚度。管芯堆叠体104沿垂直方向的高度由各个管芯106的厚度和管芯的数量控制。各个管芯106的厚度可以处于大约20微米到大约200微米的范围内。
在一些实施方式中，所述多个管芯中的相邻的两个管芯的边缘是错位的，使得相邻的两个管芯中的上部管芯具有位于超出相邻的两个管芯中的下部管芯的位置的伸出部分。相邻的两个管芯中的上部管芯的伸出部分包括相对于相邻的两个管芯中的下部管芯的沿第一横向方向的第一偏移量130，并且第一偏移量130小于相邻的两个管芯中的上部管芯的沿该第一横向方向的宽度的十分之一。在一些实施方式中，相邻的两个管芯中的上部管芯的伸出部分包括相对于相邻的两个管芯中的下部管芯的沿第二横向方向的第二偏移量(参考图1c)。在一些实施方式中，相邻的两个管芯中的上部管芯的伸出部分包括沿第一和第二横向方向两者的偏移量(参考图1d)。在一些实施方式中，相邻的两个管芯中的上部管芯的伸出部分包括面朝封装衬底的底表面。在一些实施方式中，相邻的两个管芯中的上部管芯的伸出部分包括穿硅过孔(TSV)108，并且所述TSV可以包括在该底表面上露出的着落焊盘110。
继续图1a，IC封装100可以包括位于封装衬底上并且被配置为向所述多个管芯提供电力的多个连接结构112。每一连接结构在所述多个管芯中的对应的一个管芯之下沿垂直方向延伸。在一些实施方式中，每一连接结构可以包括与所述多个管芯中的对应的一个管芯的底表面接触的上部部分112-1和与封装衬底接触的下部部分112-2。在一些实施方式中，每一连接结构112的上部部分112-1与在所述多个管芯中的对应的一个管芯的底表面上露出的TSV 108接触。在一些实施方式中，每一连接结构112的上部部分112-1与在所述多个管芯中的对应的一个管芯的底表面上露出的TSV 108的着落焊盘110接触。所述多个连接结构被所述多个管芯的伸出部分覆盖。
在一些实施方式中，每一连接结构112可以包括上部部分112-1和下部部分112-2。上部部分112-1可以包括与所述多个管芯中的对应的一个管芯的伸出部分中的TSV 108的着落焊盘110接触的焊料帽。焊料帽提高了可靠性和连接结构112与TSV 108之间的键合强度。在一些实施方式中，焊料帽由镍、锡、金、银、钯、铟、基于镍的合金、基于金的合金、基于钯的合金或者其他类似导电金属/合金材料中的一者或多者构成。在一些实施方式中，焊料帽通过电镀工艺或者浸镀工艺形成。下部部分112-2可以包括直接附接至封装衬底的导电柱。在一些实施方式中，每一导电柱附接至封装衬底上的晶种基底114。在一些实施方式中，封装衬底102上的每一晶种基底114可以通过嵌入式互连层116连接至封装衬底102上的至少一个接触基底118。晶种基底114可以包含铜或铜合金，并且可以通过电镀或其他适当技术在晶种基底上采用铜或铜合金生长导电柱。可以通过电镀时间以及前体溶液的浓度控制导电柱的高度。为了更好地使所述多个连接结构与管芯堆叠体键合，可以采用局部化激光加热使连接结构中的每者与其相应的管芯融合到一起，这将增强连接结构与管芯之间的接触，从而促进对管芯堆叠体的供电。
图1b-1d通过透视顶视图示出了根据本公开的各种实施方式的IC封装结构的示意图。在如图1b所示的实施方式中，所述多个连接结构包括沿垂直于第一横向方向(例如，x方向)的第二横向方向(例如，y方向)对准并且与相邻的两个管芯中的对应的上部管芯的底表面连接的连接结构的第一子集。连接结构的第一子集包括沿第二横向方向(例如，y方向)按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构，如图1b中所示。为了更好地例示，图1b仅示出了连接结构的第一子集中的位于一个管芯之下的一个第一子集。应当理解，每一管芯可以具有位于其下的对应的连接结构的第一子集。
在如图1c所示的一些实施方式中，相邻的两个管芯中的上部管芯的伸出部分包括相对于相邻的两个管芯中的下部管芯的沿第二横向方向(例如，y方向)的第二偏移量。所述多个连接结构包括沿第一横向方向(例如，x方向)对准并且与相邻的两个管芯中的对应的上部管芯的底表面连接的位于该第二偏移量之下的连接结构的第二子集，如图1c中所示。为了更好地例示，图1c仅示出了连接结构的第二子集中的位于一个管芯之下的一个第二子集。应当理解，每一管芯可以具有位于其下的对应的连接结构的第二子集。
在如图1d所示的一些实施方式中，相邻的两个管芯中的上部管芯的伸出部分包括相对于相邻的两个管芯中的下部管芯的沿第一和第二横向方向(例如，x方向和y方向)两者的偏移。所述多个连接结构包括沿第二横向方向(例如，y方向)对准的连接结构的第一子集以及沿第一横向方向(例如，x方向)对准的连接结构的第二子集，如图1d中所示。为了更好地例示，图1d仅示出了连接结构的第一和第二子集中的位于一个管芯之下的一个第一和第二子集。应当理解，每一管芯可以具有位于其下的对应的连接结构的第一和第二子集。
重新参考图1a，该IC器件包括由多个相同或不同管芯构成的管芯堆叠体。相邻的两个管芯中的下部管芯具有未被相邻的两个管芯中的上部管芯覆盖的阶梯部分132，并且相邻的两个管芯中的下部管芯的阶梯部分具有朝向背离封装衬底102的方向的顶表面。在一些实施方式中，每一阶梯部分132具有至少一个接触焊盘120，并且所述多个管芯中的底部管芯的所述至少一个接触焊盘电连接至封装衬底上的所述至少一个接触基底118。在一些实施方式中，接触焊盘120由诸如包括铜、银或金等在内的金属的导电材料中的一种构成。此外，通过采用电导线124对每一管芯的所述至少一个接触焊盘进行线连接而将所述多个管芯中的相邻管芯相互电连接。
图2通过截面侧视图示出了根据本公开的一些实施方式的IC封装基底200的示意图。IC封装基底200可以包括封装衬底202和多个连接结构212。在一些实施方式中，封装衬底202可以是由硅(例如，单晶硅c-Si)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或任何其他适当材料构成的载体衬底。在一些实施方式中，封装衬底202可以由陶瓷、玻璃或者有机材料(诸如环氧树脂或玻璃强化环氧树脂，酚醛树脂衬底，或类似材料)构成。在一些实施方式中，封装衬底202可以包括三个区域：用于布置多个连接结构的第一区域202-1、用于附接管芯的第二区域202-2和具有至少一个接触基底的第三区域202-3。
继续图2，IC封装基底200可以包括位于封装衬底上并且被配置为向所述多个管芯提供电力的多个连接结构112。每一连接结构沿垂直方向延伸，从而附接至所述多个管芯中的对应的一个管芯。在一些实施方式中，每一连接结构可以包括被配置为与所述多个管芯中的对应的一个管芯的底表面接触的可以包括焊料帽的上部部分212-1。每一连接结构还可以包括附接至封装衬底202的包括导电柱的下部部分212-2。在一些实施方式中，每一导电柱附接至封装衬底202上的晶种基底214。在一些实施方式中，封装衬底202上的每一晶种基底214可以通过嵌入式互连层216连接至封装衬底202上的至少一个接触基底。晶种基底214可以包含铜或铜合金，并且可以通过电镀或其他适当技术在晶种基底上采用铜或铜合金生长导电柱。导电柱的高度可以基于管芯的厚度和数量来确定并且可以通过电镀时间和前体溶液的浓度加以控制。
在一些实施方式中，所述多个连接结构包括沿垂直于第一横向方向的第二横向方向对准并且与相邻的两个管芯中的对应的上部管芯的底表面连接的连接结构的第一子集。连接结构的第一子集包括沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。
图5示出了根据一些实施方式的形成IC器件的示例性方法500的流程图。图3a-3d通过截面侧视图示出了根据一些实施方式的处于方法500的某些制造阶段上的示例性IC器件300的示意图。应当理解，方法500中所示的操作并不具有排他性，也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，所述操作中的一些可以是同时执行的或者可以是按照不同于图5所示的顺序执行的。
参考图5，方法500开始于操作502，在该操作中，提供封装衬底302。图3a示出了对应结构。如图3a中所示，封装衬底302具有三个区域302-1、302-2和302-3。区域302-1可以具有多个晶种基底314，并且区域302-3可以具有至少一个接触基底318。在一些实施方式中，封装衬底302可以包括用于对晶种基底314和接触基底318进行电连接的嵌入式互连层316。在一些实施方式中，晶种基底可以包含铜或铜合金。接触基底可以包括任何适当的导电材料，诸如铜、铜合金、银和金。
重新参考图5，在提供封装衬底302之后，方法500进行至操作504，在该操作中，在封装衬底302的第一区域中形成多个连接结构312。图3b示出了对应的结构。如图3b中所示，可以在第一区域302-1中形成从封装衬底302沿垂直方向延伸的多个连接结构312。在一些实施方式中，所述多个连接结构中的每者可以具有上部部分312-1和与封装衬底302电接触的下部部分312-2。在一些实施方式中，每一下部部分312-2可以包括导电柱，并且可以通过在对应的晶种基底上电镀铜或铜合金而形成所述导电柱。导电柱的高度可以是不同的，可以通过电镀时间和前体溶液的浓度对其加以控制。在一些实施方式中，形成所述多个连接结构还包括形成焊料帽作为每一连接结构312的上部部分312-1。
重新参考图5，在形成所述多个连接结构312之后，方法500进行至操作506，在该操作中，在封装衬底上按照错位方式沿垂直方向堆叠设置多个管芯，使得每一连接结构的上部部分与所述多个管芯中的对应的一个管芯的底表面电接触。图3c示出了对应的结构。如图3c中所示，在封装衬底302上堆叠设置多个管芯306以形成管芯堆叠体304，并且底部管芯附接在封装衬底302的第二区域302-2中。在堆叠设置所述多个管芯306之前，每一管芯306可以受到加工以形成一个或多个TSV 308，并且每一TSV 308可以包括着落焊盘310，着落焊盘增强每一成对的连接结构312和TSV308之间的接触。在一些实施方式中，在堆叠设置所述多个管芯306之前，每一管芯306还可以被加工为形成位于TSV 308的相反侧的一个或多个接触焊盘320。所述多个管芯306沿垂直方向堆叠设置，并且相邻管芯306的边缘是错位的，使得相邻的两个管芯306中的上部管芯的每一TSV 308接触位于封装衬底302上的连接结构312中的对应的一个。在一些实施方式中，可以通过采用粘合剂材料将所述多个管芯306堆叠设置，并且所述粘合剂材料可以包括导热/导电金属，以促进散热并且降低电阻。由于管芯306相互错位，从而形成了偏移330，因而相邻的两个管芯306中的下部管芯具有未被相邻的两个管芯306中的上部管芯覆盖的阶梯部分332，并且该阶梯部分包含接触焊盘320。为了更好地将所述多个连接结构312与管芯堆叠体304键合，可以采用局部化激光加热将连接结构中的每者与其相应的管芯融合到一起，这将增强连接结构与它们的相应管芯之间的接触，从而促进对管芯堆叠体304的供电。
在一些实施方式中，在对所述多个管芯进行堆叠设置之后，方法500可以进一步包括操作508，在该操作中，在封装衬底302-3的第三区域上形成至少一个接触基底318。
在一些实施方式中，方法500可以进一步包括操作510，在该操作中，将所述至少一个接触基底318与所述多个管芯中的底部管芯的接触焊盘320电连接，并且将接触焊盘320相互线连接到一起，使得不同管芯306相互电连接。
在一些实施方式中，在将所有管芯相互线连接并且线连接至封装衬底之后，方法500可以进一步包括操作512，该操作涉及将管芯、连接结构和线路包封到绝缘材料326内。在一些实施方式中，方法500还可以包括在封装衬底302的底表面上形成多个焊料球328。
图6示出了根据一些实施方式的形成IC器件封装基底的示例性方法600的流程图。图4a-4b通过截面侧视图示出了根据一些实施方式的处于方法600的某些制造阶段上的示例性IC器件400的示意图。应当理解，方法600中所示的操作并不具有排他性，也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，所述操作中的一些可以是同时执行的或者可以是按照不同于图6所示的顺序执行的。
参考图6，方法600开始于操作602，在该操作中，提供封装衬底402。图4a示出了对应结构。如图4a中所示，封装衬底402具有包括第一区域402-1、第二区域402-2和第三区域402-3的三个区域。在一些实施方式中，可以执行操作602-1，从而在第一区域402-1中形成多个晶种基底414，并且可以执行操作602-2，从而在第三区域402-3中形成至少一个接触基底418。可以在旁边设置用于附接管芯的既没有连接结构也没有接触基底的第二区域402-2。在一些实施方式中，可以在封装衬底402内形成用于对晶种基底414和接触基底418进行电连接的嵌入式互连层416。在一些实施方式中，晶种基底414可以包含铜或铜合金。接触基底418可以包括选自铜、铜合金和金的材料。
重新参考图6，在提供封装衬底之后，方法600进行至操作604，在该操作中，形成多个连接结构。图4b示出了对应的结构。如图4b中所示，可以在第一区域402-1中形成在封装衬底402上沿垂直方向(例如，z方向)延伸的多个连接结构412。在一些实施方式中，形成每一连接结构可以包括操作604-1，其涉及形成上部部分412-1。在一些实施方式中，形成每一连接结构可以包括操作604-2，其涉及在封装衬底402上形成下部部分412-2。在一些实施方式中，形成下部部分412-2可以包括通过在对应的晶种基底上电镀铜或铜合金而生长导电柱。导电柱的高度可以是不同的，可以通过电镀时间和前体溶液的浓度对其加以控制。在一些实施方式中，形成每一连接结构还包括形成每一连接结构的上部部分上的焊料帽。在一些实施方式中，可以在封装衬底402的底表面上形成多个焊料球428。
重新参考图6，方法600可以进一步进行至操作606，在该操作中，在封装衬底的第三区域402-3上形成至少一个接触基底418。所述至少一个接触基底418被配置为与所述多个管芯中的要附接到封装衬底402上的底部管芯电连接。
可以容易地针对各种应用修改和/或调适前文对具体的实施方式所做的描述。因此，基于文中提供的教导和指引，意在使这样的调整和修改落在所公开的实施方式的含义以及等价方案的范围内。
本公开的广度和范围不应由上述示例性实施方式中的任何示例性实施方式限制，而是仅根据下述权利要求及其等价方案限定。

Claims (46)

1.一种集成电路(IC)器件，包括：
包括第一区域、第二区域和第三区域的封装衬底；
位于所述封装衬底的所述第一区域上并且被配置为向多个管芯提供电力的多个连接结构；
在所述封装衬底上沿垂直方向堆叠设置的所述多个管芯，其中，所述多个管芯中的底部管芯位于所述封装衬底的所述第二区域内；以及
位于所述封装衬底的所述第三区域上的至少一个接触基底，所述至少一个接触基底通过至少一条布线线路与所述多个管芯中的所述底部管芯的至少一个接触焊盘电连接，
其中，每一连接结构在所述多个管芯中的对应的一个管芯之下沿所述垂直方向延伸，并且包括：
与所述多个管芯中的所述对应的一个管芯的底表面接触的上部部分；以及
与所述封装衬底接触的下部部分。
2.根据权利要求1所述的IC器件，其中：
所述多个管芯中的相邻的两个管芯的边缘是错位的，使得所述相邻的两个管芯中的上部管芯具有位于超出所述相邻的两个管芯中的下部管芯的位置的伸出部分；并且
所述相邻的两个管芯中的所述上部管芯的所述伸出部分包括面朝所述封装衬底并且与所述多个连接结构中的对应的一个连接结构的所述上部部分接触的所述底表面。
3.根据权利要求2所述的IC器件，其中：
所述多个连接结构被所述多个管芯的所述伸出部分覆盖。
4.根据权利要求3所述的IC器件，其中：
所述相邻的两个管芯中的所述上部管芯的所述伸出部分包括与所述多个连接结构中的所述对应的一个连接结构接触的穿硅过孔(TSV)。
5.根据权利要求4所述的IC器件，其中，所述TSV包括与所述多个连接结构中的一个连接结构接触的着落焊盘。
6.根据权利要求5所述的IC器件，其中：
所述多个连接结构中的每者的所述上部部分包括与所述多个管芯中的所述对应的一个管芯的所述伸出部分中的所述TSV的所述着落焊盘接触的焊料帽；并且
所述多个连接结构中的每者的所述下部部分包括直接附接至所述封装衬底的所述第一区域中的多个晶种基底中的对应的一个晶种基底的导电柱。
7.根据权利要求6所述的IC器件，其中，所述导电柱的材料包括铜或铜合金。
8.根据权利要求6所述的IC器件，其中，所述多个晶种基底包括铜或铜合金，并且每一导电柱生长在所述多个晶种基底中的所述对应的一个晶种基底上。
9.根据权利要求2所述的IC器件，其中：
所述相邻的两个管芯中的所述上部管芯的所述伸出部分包括相对于所述相邻的两个管芯中的所述下部管芯的沿第一横向方向的第一偏移量，所述第一偏移量小于所述相邻的两个管芯中的所述上部管芯的沿所述第一横向方向的宽度的十分之一。
10.根据权利要求9所述的IC器件，其中：
所述多个连接结构包括沿垂直于所述第一横向方向的第二横向方向布置并且与所述相邻的两个管芯中的对应的上部管芯的所述底表面连接的连接结构的第一子集。
11.根据权利要求10所述的IC器件，其中：
所述连接结构的第一子集包括沿所述第二横向方向按照直线布置并且沿所述第一横向方向按照交错方式布置的至少两行连接结构。
12.根据权利要求10所述的IC器件，其中：
所述相邻的两个管芯中的所述上部管芯的所述伸出部分进一步包括相对于所述相邻的两个管芯中的所述下部管芯的沿所述第二横向方向的第二偏移量；并且
所述多个连接结构进一步包括沿所述第一横向方向对准并且与所述相邻的两个管芯中的所述对应的上部管芯的所述底表面连接的位于所述第二偏移量之下的连接结构的第二子集。
13.根据权利要求6所述的IC器件，其中，所述相邻的两个管芯中的所述下部管芯具有未被所述相邻的两个管芯中的所述上部管芯覆盖的阶梯部分，其中，所述相邻的两个管芯中的所述下部管芯的所述阶梯部分具有朝向背离所述封装衬底的方向并且包括至少一个接触焊盘的顶表面。
14.根据权利要求13所述的IC器件，其中，通过将每一管芯的所述至少一个接触焊盘线连接到一起而将所述多个管芯中的相邻管芯相互电连接。
15.根据权利要求13所述的IC器件，其中，所述衬底包括将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。
16.根据权利要求1所述的IC器件，其中，所述多个管芯包括一个或多个相变存储器(PCM)管芯。
17.根据权利要求16所述的IC器件，其中，所述一个或多个PCM管芯的材料包括硫族化合物成分，所述硫族化合物成分包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一者。
18.根据权利要求17所述的IC器件，其中，所述多个管芯包括中央处理单元(CPU)管芯。
19.一种集成电路(IC)封装基底，包括：
包括第一区域、第二区域和第三区域的封装衬底；以及
位于所述封装衬底的所述第一区域上并且被配置为向多个管芯提供电力的多个连接结构；以及
位于所述封装衬底的所述第三区域上的至少一个接触基底，所述至少一个接触基底被配置为通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接，
其中，每一连接结构沿垂直方向延伸并且包括：
被配置为与所述多个管芯中的对应的一个管芯的底表面接触的上部部分；以及
与所述封装衬底接触的下部部分。
20.根据权利要求19所述的IC封装基底，其中：
所述多个连接结构具有沿所述垂直方向的不同高度。
21.根据权利要求20所述的IC封装基底，其中：
所述多个连接结构中的每者的所述上部部分包括被配置为与所述多个管芯中的对应的一个管芯连接的焊料帽；并且
所述多个连接结构中的每者的所述下部部分包括直接附接至所述封装衬底的所述第一区域中的多个晶种基底中的对应的一个晶种基底的导电柱。
22.根据权利要求21所述的IC封装基底，其中，所述导电柱的材料包括铜或铜合金。
23.根据权利要求22所述的IC封装基底，其中，所述多个晶种基底包括铜或铜合金，并且每一导电柱生长在所述多个晶种基底中的所述对应的一个晶种基底上。
24.根据权利要求20所述的IC封装基底，其中，所述多个连接结构包括沿垂直于第一横向方向的第二横向方向布置的连接结构的第一子集。
25.根据权利要求24所述的IC封装基底，其中：
所述连接结构的第一子集包括沿所述第二横向方向按照直线布置并且沿所述第一横向方向按照交错方式布置的至少两行连接结构。
26.根据权利要求21所述的IC封装基底，其中，所述衬底包括将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。
27.一种用于对集成电路(IC)器件进行封装的方法，包括：
提供包括第一区域、第二区域和第三区域的封装衬底；
在所述封装衬底的所述第一区域上形成沿垂直方向延伸的多个连接结构，其中，每一连接结构的下部部分与所述封装衬底电接触；
在所述封装衬底上沿所述垂直方向按照错位方式堆叠设置多个管芯，使得每一连接结构的上部部分与所述多个管芯中的对应的一个管芯的底表面电接触，其中，所述多个管芯中的底部管芯位于所述封装衬底的所述第二区域内；
在所述封装衬底的所述第三区域上形成至少一个接触基底；以及
通过至少一条布线线路将所述至少一个接触基底与所述多个管芯中的所述底部管芯的至少一个接触焊盘电连接。
28.根据权利要求27所述的方法，其中，堆叠设置所述多个管芯包括：
使相邻的两个管芯的边缘错位，使得所述相邻的两个管芯中的上部管芯具有位于超出所述相邻的两个管芯中的下部管芯的位置的伸出部分，其中：
所述相邻的两个管芯中的所述上部管芯的所述伸出部分包括面朝所述封装衬底并且与所述多个连接结构中的对应的一个连接结构的所述上部部分电接触的所述底表面；并且
所述伸出部分覆盖所述多个连接结构。
29.根据权利要求28所述的方法，进一步包括：
在堆叠设置所述多个管芯之前在所述相邻的两个管芯中的所述上部管芯的所述伸出部分中形成穿硅过孔(TSV)，其中，堆叠设置所述多个管芯包括采用所述多个连接结构中的所述对应的一个连接结构来着落所述TSV。
30.根据权利要求29所述的方法，其中，形成所述TSV包括在所述TSV的下端上形成用于着落到所述多个连接结构中的所述对应的一个连接结构上的着落焊盘。
31.根据权利要求30所述的方法，其中，形成所述多个连接结构中的一个连接结构包括：
在所述封装衬底中的多个晶种基底当中的一个晶种基底上形成导电柱，以作为所述多个连接结构中的所述一个连接结构的所述下部部分；以及
在所述导电柱上形成焊料帽，以作为所述多个连接结构中的所述一个连接结构的所述上部部分，用于与所述多个管芯中的所述对应的一个管芯的所述伸出部分中的所述TSV的所述着落焊盘连接。
32.根据权利要求31所述的方法，其中，形成所述导电柱包括在所述多个晶种基底中的所述一个晶种基底上电镀铜或铜合金。
33.根据权利要求28所述的方法，其中，堆叠设置所述多个管芯包括：
使所述相邻的两个管芯中的所述上部管芯的所述伸出部分的第一边缘相对于所述相邻的两个管芯中的所述下部管芯的第一边缘沿第一横向方向偏移第一距离，其中，所述第一距离小于所述相邻的两个管芯中的所述上部管芯的沿所述第一横向方向的宽度的十分之一。
34.根据权利要求33所述的方法，其中：
形成所述多个连接结构包括形成沿垂直于所述第一横向方向的第二横向方向对准的连接结构的第一子集；并且
堆叠设置所述多个管芯包括将所述连接结构的第一子集连接至所述相邻的两个管芯中的对应的上部管芯的底表面。
35.根据权利要求34所述的方法，其中：
形成所述连接结构的第一子集包括形成沿所述第二横向方向按照直线布置并且沿所述第一横向方向按照交错方式布置的至少两行连接结构。
36.根据权利要求33所述的方法，进一步包括使所述相邻的两个管芯中的所述上部管芯的所述伸出部分的所述第一边缘偏移，从而露出所述相邻的两个管芯中的所述下部管芯的阶梯部分的顶表面，其中，所述相邻的两个管芯中的所述下部管芯的所述阶梯部分的所述顶表面朝向背离所述封装衬底的方向并且包括至少一个接触焊盘。
37.根据权利要求36所述的方法，进一步包括通过将每一管芯的所述至少一个接触焊盘线连接到一起而将所述多个管芯中的相邻管芯相互电连接。
38.根据权利要求37所述的方法，其中，提供所述封装衬底进一步包括形成将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。
39.根据权利要求27所述的方法，形成多个管芯包括将一个或多个相变存储器(PCM)管芯与至少一个中央处理单元(CPU)管芯堆叠设置。
40.一种用于形成集成电路(IC)封装基底的方法，包括：
提供包括第一区域、第二区域和第三区域的封装衬底；以及
在所述封装衬底的所述第一区域上形成沿垂直方向延伸的多个连接结构，其中，每一连接结构的下部部分与所述封装衬底电接触，并且每一连接结构的上部部分被配置为与多个管芯中的对应的一个管芯的底表面接触；以及
在所述封装衬底的所述第三区域上形成至少一个接触基底，所述至少一个接触基底被配置为通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。
41.根据权利要求40所述的方法，其中：
形成所述多个连接结构包括形成沿所述垂直方向具有不同高度的连接结构。
42.根据权利要求41所述的方法，其中，形成所述多个连接结构中的一个连接结构包括：
在所述封装衬底的所述第一区域中的多个晶种基底当中的一个晶种基底上形成导电柱，以作为所述多个连接结构中的所述一个连接结构的所述下部部分；以及
在所述导电柱上形成焊料帽，以作为所述多个连接结构中的所述一个连接结构的用于与所述多个管芯中的所述对应的一个管芯连接的所述上部部分。
43.根据权利要求42所述的方法，其中，形成所述导电柱包括在所述多个晶种基底中的所述一个晶种基底上电镀铜或铜合金。
44.根据权利要求40所述的方法，其中：
形成所述多个连接结构包括形成沿垂直于第一横向方向的第二横向方向布置的连接结构的第一子集。
45.根据权利要求44所述的方法，其中：
形成所述连接结构的第一子集包括形成沿所述第二横向方向按照直线布置并且沿所述第一横向方向按照交错方式布置的至少两行连接结构。
46.根据权利要求42所述的方法，其中，提供所述封装衬底进一步包括形成将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。
CN202280004451.5A 2022-09-21 2022-09-21 集成电路器件、封装及其形成方法 Pending CN118057965A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/120181 WO2024060058A1 (en) 2022-09-21 2022-09-21 Integrated circuit device, packaging, and method for forming thereof

Publications (1)

Publication Number Publication Date
CN118057965A true CN118057965A (zh) 2024-05-21

Family

ID=90453674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280004451.5A Pending CN118057965A (zh) 2022-09-21 2022-09-21 集成电路器件、封装及其形成方法

Country Status (2)

Country Link
CN (1) CN118057965A (zh)
WO (1) WO2024060058A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402911B2 (en) * 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US10103128B2 (en) * 2013-10-04 2018-10-16 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer
US9842831B2 (en) * 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
EP3430646B1 (en) * 2016-03-16 2021-11-10 INTEL Corporation Stairstep interposers with integrated shielding for electronics packages
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
WO2024060058A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US7807512B2 (en) Semiconductor packages and methods of fabricating the same
US8247269B1 (en) Wafer level embedded and stacked die power system-in-package packages
US9318465B2 (en) Methods for forming a semiconductor device package
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
US8890328B2 (en) Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
US8563418B2 (en) Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
KR101394203B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
CN103137589A (zh) 堆叠封装（PoP）的结构和方法
TW200425439A (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
US9508701B2 (en) 3D device packaging using through-substrate pillars
CN107658274B (zh) 半导体封装结构及其制造方法
KR102033789B1 (ko) 적층형 패키지 및 그 제조방법
US9595509B1 (en) Stacked microelectronic package assemblies and methods for the fabrication thereof
CN105870074A (zh) 电子封装件及其制法
CN104716087A (zh) 用于堆叠的cmos器件的连接技术
TW200903757A (en) Semiconductor packages
CN105097760A (zh) 半导体封装件及其制法与承载结构
CN107403785A (zh) 电子封装件及其制法
US9905539B2 (en) Interconnect structures with intermetallic palladium joints and associated systems and methods
WO2024060058A1 (en) Integrated circuit device, packaging, and method for forming thereof
TW202407932A (zh) 半導體裝置
US20240213166A1 (en) Semiconductor package and method for fabricating the same
US20240071891A1 (en) Semiconductor device assemblies having face-to-face subassemblies, and methods for making the same
CN116504747A (zh) 信号路由结构及包含其的半导体装置组合件
CN114975414A (zh) 堆叠型内存pop封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination