CN116504747A - 信号路由结构及包含其的半导体装置组合件 - Google Patents

信号路由结构及包含其的半导体装置组合件 Download PDF

Info

Publication number
CN116504747A
CN116504747A CN202310051115.2A CN202310051115A CN116504747A CN 116504747 A CN116504747 A CN 116504747A CN 202310051115 A CN202310051115 A CN 202310051115A CN 116504747 A CN116504747 A CN 116504747A
Authority
CN
China
Prior art keywords
semiconductor device
conductive structures
electrical contacts
average pitch
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310051115.2A
Other languages
English (en)
Inventor
K·R·帕雷克
J·B·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116504747A publication Critical patent/CN116504747A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及信号路由结构及包含其的半导体装置组合件。半导体装置组合件，其包含：第一半导体装置，其具有具有第一平均节距的第一多个电触点；第二半导体装置，其位于所述第一半导体装置上方且具有具有第二平均节距的第二多个电触点；及信号路由结构，其介于所述第一与第二半导体装置之间，且包含：第一多个导电结构，每一者与所述第一多个电触点中的一者接触；第二多个导电结构，每一者与所述第二多个电触点中的一者接触，及平行导电线图案，其安置在所述第一与第二多个导电结构之间。所述平行导电线图案具有比所述第一及第二平均节距小的第三平均节距，且来自所述第一及第二多个导电结构的数对导电结构由所述平行导电线中的不同者电耦合。

Description

信号路由结构及包含其的半导体装置组合件
相关申请案的交叉参考
本申请案主张于2022年1月26日提交申请的美国临时专利申请案第63/303，490号的优先权，所述美国临时专利申请案的公开内容以全文引用的方式并入本文中。
技术领域
本公开通常涉及半导体装置组合件，并更特定地涉及包含多个平行导电线的信号路由结构及包含其的半导体装置组合件。
背景技术
微电子装置通常具有裸片(即，芯片)，所述裸片包含具有高密度非常小组件的集成电路系统。通常，裸片包含电耦合到集成电路系统的非常小的接合垫的阵列。接合垫为外部电触点，通过所述外部电触点将供应电压、信号等传输到集成电路系统并从集成电路系统传输。在形成裸片之后，将其“封装”以将接合垫耦合到更大的电端子阵列，所述电端子阵列可更容易地耦合到各种电源线、信号线及接地线。封装裸片的常规工艺包含将裸片上的接合焊盘电耦合到引线、球形焊盘或其它类型的电端子阵列，且囊封裸片以保护其免受环境因素(例如，水分、颗粒、静电，及物理影响)。
发明内容
根据本公开的一个实施例，提供一种半导体装置组合件。半导体装置组合件包括：第一半导体装置，其具有第一多个电触点，所述第一多个电触点具有第一平均节距；第二半导体装置，其安置在所述第一半导体装置上方且具有第二多个电触点，所述第二多个电触点具有一第二平均节距；及信号路由结构，其安置在所述第一半导体装置与所述第二半导体装置之间。信号路由结构包括：第一多个导电结构，每一导电结构与所述第一多个电触点中的对应者接触，第二多个导电结构，每一导电结构与所述第二多个电触点中的对应者接触，及安置在所述第一多个导电结构与所述第二多个导电结构之间的平行导电线图案，所述平行导电线图案具有比所述第一平均节距及所述第二平均节距两者小的第三平均节距。来自所述第一多个导电结构及所述第二多个导电结构的数对对应的导电结构通过所述多个平行导电线中的不同者电耦合。
根据本公开的另一实施例，提供一种信号路由结构。信号路由结构包括：介电材料层；第一多个通孔，其具有第一平均节距，安置在所述介电材料层的上部区域中，每一通孔具有暴露上部表面；第二多个导电结构，其具有第二平均节距，在所述介电材料层的下部区域中，每一通孔具有暴露下部表面；及平行导电线图案，其安置在所述第一多个导电结构与所述第二多个导电结构之间的所述介电材料层的中间区域中，所述平行导电线图案具有比所述第一平均节距及第二平均节距两者小的第三平均节距。来自所述第一多个导电结构及所述第二多个导电结构的数对对应的导电结构通过所述多个平行导电线中的不同者电耦合。
根据本公开的又一实施例，提供一种形成半导体装置组合件的方法。方法包括：提供第一半导体装置及第二半导体装置，所述第一半导体装置具有第一多个电触点，所述第一多个电触点具有第一平均节距，所述第二半导体装置具有第二多个电触点，所述第二多个电触点具有第二平均节距；提供信号路由结构，所述信号路由结构包含介电材料层及安置在所述介电材料层的中间区域中的平行导电线图案；在所述介电材料层的上部区域中形成第一多个导电结构，每一导电结构经配置以接触所述第一多个电触点中的对应者；；在所述介电材料层的下部区域中形成第二多个导电结构，每一导电结构经配置以接触所述第二多个电触点中的对应者；及由所述第一半导体装置、所述信号路由结构及所述第二半导体装置形成堆叠，其中所述第一多个导电结构中的每一个与所述第一多个电触点中的所述对应者接触且其中所述第二多个导电结构中的每一个与所述第二多个电触点中的所述对应者接触。来自所述第一多个导电结构及所述第二多个导电结构的数对对应的导电结构通过所述多个平行导电线中的不同者电耦合且其中所述平行导电线图案具有比所述第一平均节距及所述第二平均节距两者小的第三平均节距。
附图说明
图1A及1B分别为根据本公开的一个实施例的信号路由结构的简化示意平面图及剖面图。
图2及3为根据本公开的一个方面的半导体装置的简化示意平面图，各半导体装置具有多个电触点，所述多个电触点具有不同平均节距。
图4A及4B分别为根据本公开的一个实施例的包含信号路由结构的半导体装置组合件的简化示意平面图及剖面图。
图5为根据本公开的另一实施例的包含信号路由结构的半导体装置组合件的简化示意平面图。
图6为根据本公开的另一实施例的信号路由结构的简化示意平面图。
图7为说明根据本技术的实施例的制作半导体装置组合件的方法的流程图。
图8为展示包含根据本技术的实施例配置的半导体装置组合件的系统的示意图。
具体实施方式
下文描述半导体装置的若干实施例以及相关联系统及方法的具体细节。所属领域的技术人员将认识到，本文中所描述方法的合适阶段可以晶片级或裸片级执行。因此，取决于使用的上下文，术语“衬底”可指晶片级衬底或经单个化裸片级衬底。此外，除非上下文另有指示，否则可使用常规半导体制造技术形成本文中所公开的结构。可例如使用化学气相沉积、物理气相沉积、原子层沉积、电镀、化学镀、旋涂及/或其它合适的技术来沉积材料。类似地，可例如使用等离子蚀刻、湿法蚀刻、化学机械平面化或其它合适的技术来移除材料。
一些半导体装置组合件可涉及具有各种功能及装置布局的半导体装置(例如，裸片)的电集成。此类异质组合件集成的挑战可涉及半导体装置与不同触点(例如，立柱、焊盘、引脚，等)布局电连接，其中一些可具有不同大小、节距，等。为了促进这些不同接触方案的连接，中间结构(例如中介层、远程分布层(RDL)等等)可设置在具有不同触点及/或焊盘布局的装置之间。这些中间结构可增加封装集成的成本及复杂性，尤其考虑到可需要将多少不同触点及/或焊盘布局以不同方式组合成不同封装一中间结构的设计数目可几乎为无限的。因为这些中间结构是在封装集成之前制造的，所以对于几乎无数的中间结构来说，设计、制造、库存控制及其它类似的问题可给制造商或集成商带来巨大的挑战。
为解决这些缺点及其它缺点，本申请案的各种实施例提供半导体装置组合件，其中信号路由结构可使用直接处理技术(例如，掩蔽、蚀刻、电镀、介电层形成，通孔形成等)在封装集成期间轻松定制以在具有不同触点布局方案的邻近半导体装置之间提供电互连。所公开的信号路由结构的额外益处包含当与其它互连结构相比时其相对薄度，对整体组装高度贡献很小，以及其与高吞吐量及低或零接合线厚度附接技术(例如混合接合)的兼容性。
就此来说，图1A及1B分别为根据本公开的一个实施例的信号路由结构100的简化示意平面图及剖面图。信号路由结构100包含安置在介电材料102层的中间区域内的多个平行导电线，例如导电线101。导电结构103(例如，通孔)安置在介电材料层102的下部区域102a中，每一导电结构与多个平行导电线101中的对应者物理及电接触。导电结构104(例如，通孔)安置在介电材料层102的上部区域102b中，每一导电结构与多个平行导电线101中的对应者物理及电接触。在此布置的情况下，对应导电结构103及104通过多个导电线101中的对应者彼此电连接。
根据本公开的一个方面，多个导电线101可为根据众所周知技术(例如，掩蔽、图案化、蚀刻、安置种子层及电镀)形成在介电材料102层中的电镀金属(例如，铜、铝、其合金，等)迹线。如果在形成导电线之后，在中间区域上单独形成介电材料层102的上部区域102b，那么可促进上述情形。根据本公开的另一方面，介电材料层102的下部区域102a及上部区域102b中的导电结构103及104分别可为根据众所周知的通孔形成技术(例如，掩蔽、图案化、蚀刻、安置种子层及电镀)形成的导电金属(例如，铜、铝、其合金等)通孔。替代地，导电结构103及104可为焊塞，通过焊料附接到导电线101的预成型导电结构，或适合于通过所属领域的普通技术人员众所周知的介电材料层102将埋入迹线连接到另一导电结构的多个其它互连结构中的任何一个。
其中导电结构103及104对通过多个导电线101中的一个彼此电连接的前述布置准许每一对导电结构彼此侧向间隔开，促进具有不同布局、大小、间距及/或节距的触点的装置之间的电信号的路由。就此来说，图2及3为根据本公开的一个方面的半导体装置200及300的简化示意平面图，各半导体装置具有多个电触点，所述多个电触点具有不同平均节距。如参考图2可见，半导体装置200包含安置在介电材料202层中或其上的电触点201(例如，导电焊盘、立柱、引脚、暴露TSV表面等)阵列。电触点201沿着x轴间隔第一平均节距(例如，在阵列上方均布的邻近电触点的中心之间沿着x轴的距离)。类似地，如参考图3可见，半导体装置300包含安置在介电材料302层中或其上的电触点301(例如，导电焊盘、立柱、引脚、暴露TSV表面等)阵列。电触点301沿着x轴间隔第二平均节距，所述第二平均节距与图2的半导体装置200的电触点201的第一平均间距不同。
为促进半导体装置200的电触点201中的每一个与半导体装置300的电触点301中的对应者连接，可在堆叠中的半导体装置200与300之间提供信号路由结构，其中每一对对应的电触点201及301通过一对对应的导电结构103及104电连接，所述对导电结构为根据本公开的另一实施例的包含信号路由结构的半导体装置组合件的简化示意性平面图，每一导电结构电耦合到平行导电线101中的单一个。此布置在图4A及4B中说明，图4A及4B分别为根据本公开的一个实施例的包含图1A及1B的信号路由结构100及图2及3的半导体装置200及300的半导体装置组合件400的简化示意性平面及横截面图。
为更清楚地说明电触点201及301及导电结构103及104的相对位置，信号路由结构100的多个平行导电线已从图4A中的半导体装置组合件400的平面图省略，同时通过虚线示意性地指示由平行导电线设置在数对对应的导电结构103及104之间的连接。如参考图4A可见，已用虚线说明介电层102的下部区域102a中的导电结构103及半导体装置200的电触点201，而已用实线说明介电层102的上部区域102b中的导电结构104及半导体装置300的电触点301。因为平行导电线的紧密节距及导电结构103及104的小大小，所以相对于电触点201及301，每一行导电结构覆盖多个平行导电线，并可因此通过仅具有单一金属化层的信号路由结构连接至对应对(例如在介电材料的中间层中)。
转向图4B，半导体装置组合件400以横截图进行说明，以更清楚地说明由信号路由结构100的平行导电线101提供的数对对应的电触点201及301之间的连接性。如上文所述，单个金属层(例如，在介电材料102的中间层中)足以提供具有不同平均节距的触点阵列之间的连接性(例如，其中至少一些对对应的电触点201及301未垂直对准或垂直重叠)。根据本公开的一个方面，将半导体装置200及300与信号路由结构100堆叠在一起可通过混合键合工艺完成，其中提供压力及热以在半导体装置200及300的介电层202及302与信号路由结构100的介电层102之间形成介电-介电键，同时在导电结构103及104与电触点201及301之间形成金属-金属键。在其它实施例中，可替代使用其它附接方法(例如，将电触点连接到导电结构的焊接互连，带有任选底部填充或热界面材料(TIM)或其它粘合剂层)。
尽管在上述实例实施例中，用其中平均节距仅在一个维度上不同的触点阵列来说明及描述半导体装置，但在其它实施例中，信号路由结构可经配置以提供其中触点阵列在多个维度上具有不同平均节距的半导体装置之间的连接性。类似地，尽管在上述实例实施例中，用其中电触点的大小针对不同装置相同的触点阵列来说明及描述半导体装置，但在其它实施例中，信号路由结构可经配置以在其中提供不同大小的电触点的半导体装置之间提供连接性。
根据本公开的一个方面，多个平行线的节距与半导体装置的电触点的大小的比率可确定平行于导电线的行中有多少电触点可通过其中多个平行导电线是连续的信号路由结构耦合到另一装置的对应电触点(例如，在说明实施例中，其中比率约为1∶4，可容纳一行四个电触点)。在本公开的一些实施例中，信号路由结构可经配置有非连续平行导电线以容纳甚至更大电触点行。就此来说，图5根据本公开的另一实施例提供包含具有非连续平行导电线的信号路由结构的半导体装置组合件的简化示意平面图。
如参考图5可见，信号路由结构500包含与图1中所说明的信号路由结构100的结构相似的结构，其中显著区别在于提供无平行导电线的区域501。此区域501准许多个导电线为不连续，且因此容纳比在无需缩小导电线节距的情况下所能容纳的更大的电触点阵列(例如，降低线节距与焊盘宽度的比率，如上文更详细地所阐述)或增加金属化层的数目，以及因此信号路由结构500的成本及复杂性。在一个实施例中，区域501可在信号路由结构500的制造期间提供(例如，仅仅通过不电镀区域501中的线)。在另一实施例中，然而，多个平行导电线的非连续性可通过在每一导电线中包含一或多个熔丝及/或反熔丝而经提供有更大程度的设计自由度及配置性。如所属领域的技术人员将容易了解，通过熔断熔丝来分离单线成多个线，或不熔断反熔丝以将多个线接合到单一线，信号路由结构的单一设计可与具有不同焊盘阵列配置的各种半导体装置一起使用。
尽管在上述实例实施例中，信号路由结构经说明及描述有多个平行导电线，所述平行导电线具有平行于信号路由结构经配置以附接到半导体装置的电触点阵列的主轴的主轴，但在本公开的其它实施例中，信号路由结构可包含具有成任何任意角度的主轴的多个平行导电线，这对于一些组合件可更好地促进不同触点布局之间的连接。图6展示信号路由结构600的一个此类实例实施例，其中多个平行导电线601以相对于结构600的边缘的非直角设置在介电材料层中或其上。根据本公开的各种方面，此一布置可通过以相对于多个平行导电线的角度单个化较大信号路由结构，或通过以相对于结构的预期(例如，预单个化)边缘的所需角度电镀线。
如所属领域的技术人员将容易理解，尽管上述实例经说明有其中两个装置堆叠且信号路由结构在所述两个装置之间的半导体装置组合件，但本公开的实施例考虑了具有更大数目的半导体器件的更大堆叠，其中如上文所阐述由信号路由结构连接的多于一对的邻近半导体装置。
图7为说明制作半导体装置组合件的方法的流程图。所述方法包含提供第一半导体装置及第二半导体装置，所述第一半导体装置具有第一多个电触点，所述第一多个电触点具有第一平均节距，所述第二半导体装置具有第二多个电触点，所述第二多个电触点具有第二平均节距，(框710)及提供信号路由结构，所述信号路由结构包含介电材料层及安置在介电质材料层的中间区域中的平行导电线图案(框720)。所述方法进一步包括在介电材料层的上部区域中形成第一多个导电结构，每一导电结构经配置以接触第一多个电触点中的对应者(框730)并在介电材料层的下部区域中形成第二多个导电结构，每一导电结构经配置以接触第二多个电触点中的对应者。所述方法进一步包括由第一半导体装置、信号路由结构及第二半导体装置形成堆叠，其中第一多个导电结构中的每一个与第一多个电触点中的对应者接触且其中第二多个导电结构中的每一个与第二多个电触点中的对应者接触(框750)。根据本公开的一个方面，来自第一多个导电结构及第二多个导电结构的数对对应的导电结构通过多个平行导电线中的不同者电耦合且其中平行导电线图案具有比第一平均节距及第二平均节距两者小的第三平均节距。
上文所描述的半导体装置及半导体装置组合件中的任何者可并入到大量更大及/或更复杂的系统中的任何者中，其代表性实例为图8中示意性展示的系统800。系统800可包含半导体装置组合件(例如，或离散半导体装置)810、电源820、驱动器830、处理器840及/或其它子系统或组件850。半导体装置组合件810可包含与上文所描述的半导体装置的特征大体相似的特征。所得系统800可执行广泛各种功能中的任何者，例如存储器存储、数据处理及/或其它合适的功能。因此，代表性系统800可包含但不限于手持装置(例如，移动电话、平板、数字阅读器及数字音频播放器)、计算机、车辆、电器及其它产品。系统800的组件可容纳在单个单元中或分布在多个互连单位上方(例如，通过通信网络)。系统800的组件还可包含远程装置及广泛各种计算机可读媒体中的任一个。
根据本公开的一个方面，上文所说明及描述的半导体装置组合件可包含存储器裸片，例如动态随机存取存储器(DRAM)裸片、与非(NAND)存储器裸片、非或(NOR)存储器裸片、磁性随机存取存储器(MRAM)裸片、相变存储器(PCM)裸片、铁电随机存取存储器(FeRAM)裸片、静态随机存取存储器(SRAM)裸片等等。在其中在单个组合件中提供多个裸片的实施例中，半导体装置可为相同类型的存储器裸片(例如，两个NAND、两个DRAM，等)或不同类型的存储器裸片(例如，一个DRAM及一个NAND等)。根据本公开的另一方面，上文所说明及描述的组合件的半导体裸片可包含逻辑裸片(例如，控制器裸片、处理器裸片等)，或逻辑及存储器裸片的混合(例如，存储器控制器裸片及由此控制的存储器裸片)。
本文中所论述的装置(包含存储器装置)可形成在半导体衬底或裸片上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些状况下，衬底为半导体晶片。在其它状况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段执行掺杂。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任一组合来实施。其它实例及实施方案在本公开及随附权利要求书的范围内。实施功能的特征也可实际上位于各种位置处，包含经分布使得在不同物理部位处实施功能的部分。
如本文中(包含在权利要求书中)所使用，如在物项列表(例如，后面接以例如“中的至少一个”或“中的一或多个”的短语的物项列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意谓A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中所使用，短语“基于”不应被认作对条件的闭集的参考。例如，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者而不背离本公开的范围。换句话说，如本文中所使用，短语“基于”应在方式上应被认作与短语“至少部分地基于”相同。
如本文中所使用，术语“垂直”、“侧向”、“上部”、“下部”、“上面”及“下面”可指代半导体装置中的特征鉴于图中所展示的定向的相对方向或位置。例如，“上部”或“最上部”可指代特征经定位比另一特征更靠近页的顶部。然而，这些术语应被广义地解释为包含具有其它定向的半导体装置，例如倒置或倾斜定向，其中顶部/底部、上方/下方、上面/下面，上/下及左/右可取决于定向互换。
应注意，上文所描述方法描述可能实施方案，且可重新布置或以其它方式修改操作及步骤，且其它实施方案为可能的。此外，可组合来自方法中之两者或多于两者的实施例。
从前述内容，将了解，出于说明的目的，本文中已描述本发明的特定实施例，但在不脱离本发明的范围的情况下可进行各种修改。确切地说，在前述描述中，论述许多具体细节，以便对本技术的实施例进行全面且有利的描述。然而，所属领域的技术人员将认识到，在没有具体细节中的一或多个的情况下，可实践本公开。在其它情况下，通常与存储器系统及装置相关联的已知结构或操作未展示，或未详细描述，以避免模糊技术的其它方面。一般说来，应理解，除本文中所公开的那些具体实施例外，各种其它装置、系统及方法可在本技术的范围内。

Claims (20)

1.一种半导体装置组合件，其包括：
第一半导体装置，其具有第一多个电触点，所述第一多个电触点具有第一平均节距；
第二半导体装置，其安置在所述第一半导体装置上方且具有第二多个电触点，所述第二多个电触点具有一第二平均节距；及
信号路由结构，其安置在所述第一半导体装置与所述第二半导体装置之间，所述信号路由结构包括：
第一多个导电结构，每一导电结构与所述第一多个电触点中的对应者接触，
第二多个导电结构，每一导电结构与所述第二多个电触点中的对应者接触，及
安置在所述第一多个导电结构与所述第二多个导电结构之间的平行导电线图案，所述平行导电线图案具有比所述第一平均节距及所述第二平均节距两者小的第三平均节距，
其中来自所述第一多个导电结构及所述第二多个导电结构的数对对应的导电结构通过所述多个平行导电线中的不同者电耦合。
2.根据权利要求1所述的半导体装置组合件，其中所述平行导电线安置在一介电材料层中，所述第一多个导电结构及所述第二多个导电结构延伸穿过所述介电材料层。
3.根据权利要求1所述的半导体装置组合件，其中所述平行导电线为金属迹线。
4.根据权利要求1所述的半导体装置组合件，其中所述图案的所述平行导电线各自具有相同迹线宽度。
5.根据权利要求1所述的半导体装置组合件，其中所述第一平均节距及所述第二平均节距两者是所述第三平均节距的两倍多。
6.根据权利要求1所述的半导体装置组合件，其中所述第一平均节距比所述第二平均节距大。
7.根据权利要求1所述的半导体装置组合件，其中所述第三平均节距比所述第一多个电触点中的一个小的宽度。
8.根据权利要求1所述的半导体装置组合件，其中所述第一多个电触点中的每一个具有比所述第二多个电触点中的每一个大的横截面积。
9.根据权利要求1所述的半导体装置组合件，其中所述第一多个导电结构中的每一个具有比所述第一多个电触点中的对应者小的横截面积，且其中所述第二多个导电结构中的每一个具有比所述第二多个电触点中的对应者小的横截面积。
10.根据权利要求1所述的半导体装置组合件，其中所述数对对应的导电结构彼此侧向偏移，使得其未垂直对准。
11.一种信号路由结构，其包括：
介电材料层；
第一多个通孔，其具有第一平均节距，安置在所述介电材料层的上部区域中，每一通孔具有暴露上部表面；
第二多个导电结构，其具有第二平均节距，在所述介电材料层的下部区域中，每一通孔具有暴露下部表面；及
平行导电线图案，其安置在所述第一多个导电结构与所述第二多个导电结构之间的所述介电材料层的中间区域中，所述平行导电线图案具有比所述第一平均节距及第二平均节距两者小的第三平均节距，
其中来自所述第一多个导电结构及所述第二多个导电结构的数对对应的导电结构通过所述多个平行导电线中的不同者电耦合。
12.根据权利要求11所述的信号路由结构，其中所述数对对应的导电结构彼此侧向偏移，使得其未垂直对准。
13.根据权利要求11所述的信号路由结构，其中所述平行导电线为金属迹线。
14.根据权利要求11所述的信号路由结构，其中所述图案的所述平行导电线各自具有相同迹线宽度。
15.根据权利要求11所述的信号路由结构，其中所述第一平均节距及所述第二平均节距两者是所述第三平均节距的两倍多。
16.根据权利要求11所述的信号路由结构，其中所述第一平均节距比所述第二平均节距大。
17.一种形成半导体装置组合件的方法，其包括：
提供第一半导体装置及第二半导体装置，所述第一半导体装置具有第一多个电触点，所述第一多个电触点具有第一平均节距，所述第二半导体装置具有第二多个电触点，所述第二多个电触点具有第二平均节距；
提供信号路由结构，所述信号路由结构包含介电材料层及安置在所述介电材料层的中间区域中的平行导电线图案；
在所述介电材料层的上部区域中形成第一多个导电结构，每一导电结构经配置以接触所述第一多个电触点中的对应者；
在所述介电材料层的下部区域中形成第二多个导电结构，每一导电结构经配置以接触所述第二多个电触点中的对应者；及
由所述第一半导体装置、所述信号路由结构及所述第二半导体装置形成堆叠，其中所述第一多个导电结构中的每一个与所述第一多个电触点中的所述对应者接触且其中所述第二多个导电结构中的每一个与所述第二多个电触点中的所述对应者接触，
其中来自所述第一多个导电结构及所述第二多个导电结构的数对对应的导电结构通过所述多个平行导电线中的不同者电耦合且其中所述平行导电线图案具有比所述第一平均节距及所述第二平均节距两者小的第三平均节距。
18.根据权利要求17所述的方法，其中形成所述第一多个导电结构及所述第二多个导电结构包括在所述介电材料中蚀刻开口并在其中电镀导电材料。
19.根据权利要求17所述的方法，其中形成所述堆叠包括在所述第一半导体装置、所述信号路由结构及所述第二半导体装置的对应接触表面之间形成介电-介电键。
20.根据权利要求17所述的方法，其中形成所述堆叠包括在所述第一多个导电结构与所述第一多个电触点中的对应者之间，且在所述第二多个导电结构与所述第二多个电触点中的对应者之间形成金属-金属键。
CN202310051115.2A 2022-01-26 2023-01-19 信号路由结构及包含其的半导体装置组合件 Pending CN116504747A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263303490P 2022-01-26 2022-01-26
US63/303,490 2022-01-26

Publications (1)

Publication Number Publication Date
CN116504747A true CN116504747A (zh) 2023-07-28

Family

ID=87321911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310051115.2A Pending CN116504747A (zh) 2022-01-26 2023-01-19 信号路由结构及包含其的半导体装置组合件

Country Status (2)

Country Link
US (1) US20230268351A1 (zh)
CN (1) CN116504747A (zh)

Also Published As

Publication number Publication date
US20230268351A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
US20220375864A1 (en) Multi-chip modules formed using wafer-level processing of a reconstituted wafer
US7807512B2 (en) Semiconductor packages and methods of fabricating the same
US11552033B2 (en) Packaged multi-chip semiconductor devices and methods of fabricating same
US11817305B2 (en) Front end of line interconnect structures and associated systems and methods
US20220223530A1 (en) Architecture for Computing System Package
US11942455B2 (en) Stacked semiconductor dies for semiconductor device assemblies
TW202211393A (zh) 具有用於晶粒堆疊信號路由之再分配結構之半導體總成
CN115241165A (zh) 具有用于裸片堆叠互连的凹陷衬垫的半导体装置
US11862569B2 (en) Front end of line interconnect structures and associated systems and methods
CN116504747A (zh) 信号路由结构及包含其的半导体装置组合件
CN116075927A (zh) 前段工艺互连结构以及相关联系统和方法
CN103377990A (zh) 硅通孔结构
US20240071891A1 (en) Semiconductor device assemblies having face-to-face subassemblies, and methods for making the same
US11942430B2 (en) Stacked die modules for semiconductor device assemblies and methods of manufacturing stacked die modules
US20240071989A1 (en) Semiconductor device circuitry formed from remote reservoirs
US20240071823A1 (en) Semiconductor device circuitry formed through volumetric expansion
US20240072004A1 (en) Semiconductor device with circuit components formed through inter-die connections
US20240071970A1 (en) Semiconductor device with volumetrically-expanded side-connected interconnects
US20240145422A1 (en) Liquid-repelling coating for underfill bleed out control
US20240136295A1 (en) Front end of line interconnect structures and associated systems and methods
US20240063068A1 (en) Semiconductor device assemblies with cavity-embedded cubes and logic-supporting interposers
US20240071968A1 (en) Semiconductor device interconnects formed through volumetric expansion
US20240047396A1 (en) Bonded semiconductor device
US20240079369A1 (en) Connecting semiconductor dies through traces
US11171121B2 (en) Semiconductor devices with redistribution structures configured for switchable routing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication