CN118056476A - 印刷布线板用基板以及印刷布线板 - Google Patents

印刷布线板用基板以及印刷布线板 Download PDF

Info

Publication number
CN118056476A
CN118056476A CN202380013832.4A CN202380013832A CN118056476A CN 118056476 A CN118056476 A CN 118056476A CN 202380013832 A CN202380013832 A CN 202380013832A CN 118056476 A CN118056476 A CN 118056476A
Authority
CN
China
Prior art keywords
copper plating
plating layer
conductive layer
main surface
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380013832.4A
Other languages
English (en)
Inventor
部谷拓斗
御影胜成
今北健太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN118056476A publication Critical patent/CN118056476A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

印刷布线板用基板具备:基膜,具有第一主面及第二主面;第一导电层,配置在第一主面上;第二导电层,配置在第二主面上;第一非电解镀铜层,配置在第一导电层上;第二非电解镀铜层,配置在第二导电层上;以及第三非电解镀铜层。在基膜上形成有沿着厚度方向贯通基膜的贯通孔。第三非电解镀铜层配置在贯通孔的内壁面上。第一主面以及第二主面处的基膜中的钯量少于内壁面处的基膜中的钯量。

Description

印刷布线板用基板以及印刷布线板
技术领域
本公开涉及印刷布线板用基板以及印刷布线板。本申请主张基于在2022年3月29日申请的日本专利申请的日本特愿2022-053407号的优先权。该日本专利申请中记载的全部记载内容通过参照而援引于本说明书中。
背景技术
例如,国际公开第2019/208077号(专利文献1)中记载了一种印刷布线板用基板。专利文献1中记载的印刷布线板用基板具有基膜、第一烧结体层、第二烧结体层、第一非电解镀铜层和第二非电解镀铜层。
基膜具有第一主面和第二主面。第一烧结体层以及第二烧结体层分别配置在第一主面上以及第二主面上。第一烧结体层以及第二烧结体层通过烧结多个铜颗粒而形成。第一非电解镀铜层以及第二非电解镀铜层分别配置在第一烧结体层上以及第二烧结体层上。
现有技术文献
专利文献
专利文献1:国际公开第2019/208077号
发明内容
本公开的印刷布线板用基板具备:基膜,具有第一主面及第二主面;第一导电层,配置在第一主面上;第二导电层,配置在第二主面上;第一非电解镀铜层,配置在第一导电层上;第二非电解镀铜层,配置在第二导电层上;以及第三非电解镀铜层。在基膜上形成有沿着厚度方向贯通基膜的贯通孔。第三非电解镀铜层配置在贯通孔的内壁面上。第一主面以及第二主面处的基膜中的钯量少于内壁面处的基膜中的钯量。
附图说明
图1是印刷布线板用基板100的截面图。
图2是印刷布线板用基板100的制造工序图。
图3是说明准备工序S1的截面图。
图4是说明导电层形成工序S2的截面图。
图5是说明贯通孔形成工序S3的截面图。
图6是说明催化剂赋予工序S4的截面图。
图7是说明膜剥离工序S5的截面图。
图8是非电解镀敷工序S6中使用的镀敷装置300的概略结构图。
图9是说明第一工序S61的截面图。
图10是说明第二工序S62的截面图。
图11是印刷布线板200的截面图。
图12是印刷布线板200的制造工序图。
图13是说明抗蚀剂图案形成工序S7的截面图。
图14是说明电解镀敷工序S8的截面图。
图15是说明抗蚀剂图案除去工序S9的截面图。
图16是第一评价用TEG的俯视图。
图17是第二评价用TEG的俯视图。
图18是图17中的XVIII-XVIII处的截面图。
具体实施方式
[本公开所要解决的技术问题]
然而,在要使用专利文献1所记载的印刷布线板用基板来形成在第一主面上具有第一布线并且在第二主面上具有第二布线的印刷布线板的情况下,无法在确保第一布线与第二布线之间的导通可靠性的同时使第一布线以及第二布线细间距化。
本公开是鉴于上述现有技术的问题点而完成的。更具体而言,本公开提供了一种印刷布线板用基板,其能够在确保形成在一个主面上的布线与形成在另一个主面上的布线之间的导通可靠性的同时实现布线的细间距化。
[本公开的效果]
根据本公开的印刷布线板用基板,能够在确保形成在一个主面上的布线与形成在另一个主面上的布线之间的导通可靠性的同时实现布线的细间距化。
[本公开的实施方式的说明]
首先,列举本公开的实施方式进行说明。
(1)实施方式所涉及的印刷布线板用基板具备:基膜,具有第一主面及第二主面;第一导电层,配置在第一主面上;第二导电层,配置在第二主面上;第一非电解镀铜层,配置在第一导电层上;第二非电解镀铜层,配置在第二导电层上;以及第三非电解镀铜层。在基膜上形成有沿着厚度方向贯通基膜的贯通孔。第三非电解镀铜层配置在贯通孔的内壁面上。第一主面以及第二主面处的基膜中的钯量少于内壁面处的基膜中的钯量。根据上述(1)的印刷布线板用基板,能够在确保形成在第一主面上的布线与形成在第二主面上的布线之间的导通可靠性的同时,实现布线的细间距化。
(2)也可以是,在上述(1)的印刷布线板用基板中,第一主面以及第二主面处的基膜中的钯量为0.02原子百分比以下。也可以是,内壁面处的基膜中的钯量为0.06原子百分比以上。根据上述(2)的印刷布线板用基板,能够在进一步确保形成在第一主面上的布线与形成在第二主面上的布线之间的导通可靠性的同时,实现布线的进一步细间距化。
(3)也可以是,在上述(1)或(2)的印刷布线板用基板中,第一主面以及第二主面处的基膜中的钯量为0.008原子百分比以下。也可以是,内壁面处的基膜中的钯量为0.07原子百分比以上。根据上述(3)的印刷布线板用基板,能够在进一步确保形成在第一主面上的布线与形成在第二主面上的布线之间的导通可靠性的同时,实现布线的进一步细间距化。
(4)也可以是,在上述(1)至(3)的印刷布线板用基板中,第一导电层以及第二导电层是含有被烧结的多个铜颗粒的层。
(5)也可以是,在上述(4)的印刷布线板用基板中,第一导电层中以及第二导电层中的钯量为0.08原子百分比以下。
(6)也可以是,在上述(1)至(5)的印刷布线板用基板中,第一非电解镀铜层中以及第二非电解镀铜层中的钯量为0.07原子百分比以下。
(7)也可以是,在上述(1)至(6)的印刷布线板用基板中,第一主面以及第二主面处的基膜中的镍量少于内壁面处的基膜中的镍量。
(8)实施方式所涉及的印刷布线板,具备:基膜,具有第一主面及第二主面;第一布线,具有配置在第一主面上的第一导电层、配置在第一导电层上的第一非电解镀铜层和配置在第一非电解镀铜层上的第一电解镀铜层;第二布线,具有配置在第二主面上的第二导电层、配置在第二导电层上的第二非电解镀铜层和配置在第二非电解镀铜层上的第二电解镀铜层;第三非电解镀铜层;以及第三电解镀铜层。在基膜上形成有沿着厚度方向贯通基膜的贯通孔。第三非电解镀铜层配置在贯通孔的内壁面上。第三电解镀铜层配置在第三非电解镀铜层上。第一布线通过第三非电解镀铜层以及第三电解镀铜层与第二布线电连接。第一主面以及第二主面处的基膜中的钯量少于内壁面处的基膜中的钯量。根据上述(8)的印刷布线板,能够在确保第一布线与第二布线之间的导通可靠性的同时,实现第一布线以及第二布线的细间距化。
(9)也可以是,在上述(8)的印刷布线板中,隔开间隔相邻的两个第一布线的部分之间的距离以及隔开间隔相邻的两个第二布线的部分之间的距离为20μm以下。
[本公开的实施方式的详细情况]
参照附图对本公开的实施方式的详细情况进行说明。在以下的附图中,对相同或相当的部分标注相同的参照附图标记,不重复进行重复的说明。将实施方式所涉及的印刷布线板用基板以及印刷布线板分别设为印刷布线板用基板100以及印刷布线板200。
(印刷布线板用基板100的结构)
以下,对印刷布线板用基板100的结构进行说明。
图1是印刷布线板用基板100的截面图。如图1所示,印刷布线板用基板100具有基膜10、第一导电层21以及第二导电层22、第一非电解镀铜层31、第二非电解镀铜层32以及第三非电解镀铜层33。
基膜10具有第一主面10a和第二主面10b。第一主面10a以及第二主面10b是基膜10的厚度方向上的端面。第二主面10b是第一主面10a的相对面。在基膜10上形成有贯通孔10c。贯通孔10c沿着厚度方向贯通基膜10。基膜10由具有挠性的绝缘性的材料形成。基膜10例如由聚酰亚胺、液晶聚合物、氟树脂等形成。另外,基膜10的构成材料不限于此。
第一主面10a以及第二主面10b处的基膜10中的钯量少于贯通孔10c的内壁面处的基膜10中的钯量。需要说明的是,第一主面10a以及第二主面10b处的基膜10中的镍量也可以少于贯通孔10c的内壁面处的基膜10中的镍量。
第一主面10a以及第二主面10b处的基膜10中的钯量可以为0.02原子百分比以下。第一主面10a以及第二主面10b处的基膜10中的钯量可以为0.008原子百分比以下。贯通孔10c的内壁面处的基膜10中的钯量可以为0.06原子百分比以上。贯通孔10c的内壁面处的基膜10中的钯量可以为0.07原子百分比以上。
基膜10中的钯量通过能量分散型X射线分析装置(例如Hitachi High-Technologies株式会社制SU8020)测量。测量时的加速电压为6kV。第一主面10a处的基膜10中的钯量的测量位置被设为距与第一导电层21的界面的距离为100nm的位置为止的任意区域。第二主面10b处的基膜10中的钯量的测量位置被设为距与第二导电层22的界面的距离为100nm的位置为止的任意区域。贯通孔10c的内壁面处的基膜10中的钯量的测量位置被设为距与第三非电解镀铜层33的界面的距离为100nm的位置为止的任意区域。基膜10中的镍量通过与基膜10中的钯量相同的方法来测量。
第一导电层21配置在第一主面10a上。第一导电层21由烧结的多个铜颗粒形成。因此,第一导电层21成为多孔。第一导电层21中含有的铜颗粒的平均粒径可以为1nm以上或30nm以上。第一导电层21中含有的铜颗粒的平均粒径可以为100nm以下或500nm以下。即,第一导电层21中含有的铜颗粒也可以是纳米铜颗粒。需要说明的是,第一导电层21中含有的铜颗粒的平均粒径通过粒径分布测量装置(例如日机装株式会社制Microtrac粒度分布计UPA-150EX)测量。
第二导电层22配置在第二主面10b上。第二导电层22由烧结的多个铜颗粒形成。因此,第二导电层22成为多孔。第二导电层22中含有的铜颗粒的平均粒径可以为1nm以上或30nm以上。第二导电层22中含有的铜颗粒的平均粒径可以为100nm以下或500nm以下。即,第二导电层22中含有的铜颗粒也可以是纳米铜颗粒。需要说明的是,第二导电层22中含有的铜颗粒的平均粒径通过与第一导电层21中含有的铜颗粒的平均粒径相同的方法来测量。
第一导电层21中以及第二导电层22中的钯量也可以为0.08原子百分比以下。第一导电层21中以及第二导电层22中的钯量也可以为0原子百分比。从其他的观点来看,在第一导电层21中以及第二导电层22中也可以不含有钯。需要说明的是,第一导电层21中的钯量是包含从基膜10与第一导电层21的界面到第一导电层21与第一非电解镀铜层31的界面的厚度方向整体的任意区域中的钯的含量。第二导电层22中的钯量是包含从基膜10与第二导电层22的界面到第二导电层22与第二非电解镀铜层32的界面的厚度方向整体的任意区域中的钯的含量。除了测量区域之外,第一导电层21中的钯量以及第二导电层22中的钯量通过与基膜10中的钯量相同的方法进行测量。
在第一导电层21上形成有沿着厚度方向贯通第一导电层21的贯通孔21a。在第二导电层22上形成有沿着厚度方向贯通第二导电层22的贯通孔22a。贯通孔21a以及贯通孔22a在俯视观察时与贯通孔10c重叠。贯通孔21a的内壁面以及贯通孔22a的内壁面与贯通孔10c的内壁面相连。
需要说明的是,在上述例子中,示出了第一导电层21以及第二导电层22的构成材料是铜颗粒的烧结体的例子,但第一导电层21以及第二导电层22不限于由烧结体构成的层。
第一非电解镀铜层31配置在第一导电层21上。第一非电解镀铜层31是通过非电解镀敷形成的铜层。第一非电解镀铜层31中的钯量可以为0.07原子百分比以下。第二非电解镀铜层32配置在第二导电层22上。第二非电解镀铜层32是通过非电解镀敷形成的铜层。第二非电解镀铜层32中的钯量可以为0.07原子百分比以下。需要说明的是,第一非电解镀铜层31中的钯量是包含从第一导电层21与第一非电解镀铜层31的界面到第一非电解镀铜层31的与该界面相对的面的厚度方向整体的任意区域中的钯的含量。第二非电解镀铜层32中的钯量是包含从第二导电层22与第二非电解镀铜层32的界面到第二非电解镀铜层32的与该界面相对的面的厚度方向整体的任意区域中的钯的含量。除了测量区域以外,第一非电解镀铜层31中的钯量以及第二非电解镀铜层32中的钯量通过与基膜10中的钯量同样的方法进行测量。
第三非电解镀铜层33配置在贯通孔10c的内壁面上。第三非电解镀铜层33也配置在贯通孔21a的内壁面上以及贯通孔22a的内壁面上。第三非电解镀铜层33是通过非电解镀敷形成的铜层。需要说明的是,第一非电解镀铜层31、第二非电解镀铜层32以及第三非电解镀铜层33也可以含有镍。
(印刷布线板用基板100的制造方法)
以下,对印刷布线板用基板100的制造方法进行说明。
图2是印刷布线板用基板100的制造工序图。如图2所示,印刷布线板用基板100的制造方法具有准备工序S1、导电层形成工序S2、贯通孔形成工序S3、催化剂赋予工序S4、膜剥离工序S5和非电解镀敷工序S6。
导电层形成工序S2在准备工序S1之后进行。贯通孔形成工序S3在导电层形成工序S2之后进行。催化剂赋予工序S4在贯通孔形成工序S3之后进行。膜剥离工序S5在催化剂赋予工序S4之后进行。非电解镀敷工序S6在膜剥离工序S5之后进行。
图3是说明准备工序S1的截面图。在准备工序S1中,如图3所示,准备基膜10。在准备工序S1中准备的基膜10中,在第一主面10a上没有配置第一导电层21以及第一非电解镀铜层31,在第二主面10b上没有配置第二导电层22以及第二非电解镀铜层32。另外,在准备工序S1中准备的基膜10上没有形成贯通孔10c。
图4是说明导电层形成工序S2的截面图。在导电层形成工序S2中,如图4所示,第一导电层21以及第二导电层22分别形成在第一主面10a上以及第二主面10b上。在导电层形成工序S2中,第一,在第一主面10a上以及第二主面10b上涂布含有铜颗粒的糊剂。第二,对涂布的糊剂中含有的溶剂进行干燥。第三,对干燥后的糊剂进行烧成。由此,干燥后的糊剂中含有的铜颗粒相互烧结,形成第一导电层21以及第二导电层22。
虽未图示,但在进行了导电层形成工序S2之后,对第一导电层21的表面(与第一主面10a相对的第一导电层21的面)以及第二导电层22的表面(与第二主面10b相对的第二导电层22的面)进行脱脂处理以及酸洗处理。
图5是说明贯通孔形成工序S3的截面图。在贯通孔形成工序S3中,如图5所示,在基膜10上形成贯通孔10c。在贯通孔形成工序S3中,第一,将遮蔽膜41以及遮蔽膜42分别配置在第一导电层21上以及第二导电层22上。
第二,对基膜10、第一导电层21、第二导电层22、遮蔽膜41以及遮蔽膜42照射激光L。由此,在基膜10上形成贯通孔10c。另外,由此,在第一导电层21上形成贯通孔21a,并且在第二导电层22上形成贯通孔22a。此外,在遮蔽膜41以及遮蔽膜42上也分别形成贯通孔41a以及贯通孔42a。
图6是说明催化剂赋予工序S4的截面图。如图6所示,在催化剂赋予工序S4中,在贯通孔10c的内壁面上、贯通孔21a的内壁面上、贯通孔22a的内壁面上、贯通孔41a的内壁面上、贯通孔42a的内壁面上赋予钯催化剂43。需要说明的是,在遮蔽膜41上以及遮蔽膜42上也赋予钯催化剂43。
图7是说明膜剥离工序S5的截面图。如图7所示,在膜剥离工序S5中,将遮蔽膜41从第一导电层21上剥离,并且将遮蔽膜42从第二导电层22上剥离。
非电解镀敷工序S6使用镀敷装置300进行。图8是在非电解镀敷工序S6中使用的镀敷装置300的概略结构图。如图8所示,镀敷装置300具有镀敷处理槽310、多个辊320、电极辊331以及电极辊332、电源340。
在镀敷处理槽310中储存镀敷液。在镀敷液中含有铜。另外,镀敷液中也可以含有镍。在镀敷处理槽310的内部配置有电极311。电极311由导电性材料形成。电极311例如由钛形成。电极311浸渍在镀敷液中。
多个辊320沿着基膜10的输送方向(参照图8中的箭头)排列。通过使多个辊320旋转,沿着输送方向输送基膜10。基膜10在输送过程中通过储存在镀敷处理槽310中的镀敷液。
电极辊331和电极辊332配置在与通过镀敷液之前的基膜10接触的位置。电极辊331以及电极辊332分别与第一导电层21以及第二导电层22接触。电极辊331以及电极辊332例如由不锈钢形成。
电源340与电极311、电极辊331以及电极辊332电连接。更具体而言,电源340的正极与电极311电连接,电源340的负极与电极辊331以及电极辊332电连接。
非电解镀敷工序S6具有第一工序S61和在第一工序S61之后进行的第二工序S62。在第一工序S61中,通过电源340在电极311与电极辊331以及电极辊332之间进行通电。
图9是说明第一工序S61的截面图。如图9所示,通过伴随该通电的电能驱动,第一非电解镀铜层31以及第二非电解镀铜层32分别在第一导电层21的表面上以及第二导电层22的表面上急速形成。
图10是说明第二工序S62的截面图。在第二工序S62中,停止电极311与电极辊331以及电极辊332之间的通电。然而,由于通过第一工序S61形成第一非电解镀铜层31以及第二非电解镀铜层32,因此如图10所示,通过铜的自身催化作用,即使不使用钯催化剂43,也继续第一非电解镀铜层31以及第二非电解镀铜层32的生长。
如上所述,在贯通孔10c的内壁面上、贯通孔21a的内壁面上以及贯通孔22a的内壁面上赋予钯催化剂43。因此,如图9以及图10所示,在第一工序S61以及第二工序S62中,被钯催化剂43驱动,在贯通孔10c的内壁面上、贯通孔21a的内壁面上以及贯通孔22a的内壁面上第三非电解镀铜层33生长。
由此,制造出图1所示的结构的印刷布线板用基板100。需要说明的是,虽未图示,但也可以在进行非电解镀敷工序S6之后进行退火。
(印刷布线板200的结构)
以下,对印刷布线板200的结构进行说明。
图11是印刷布线板200的截面图。如图11所示,印刷布线板200具有基膜10、第一布线51和第二布线52。
将第一主面10a(第二主面10b)的法线方向设为第一方向DR1。将与第一方向DR1正交的方向设为第二方向DR2。将与第一方向DR1以及第二方向DR2正交的方向设为第三方向DR3。
第一布线51配置在第一主面10a上。第一布线51具有配置在第一主面10a上的第一导电层21、配置在第一导电层21上的第一非电解镀铜层31,以及配置在第一非电解镀铜层31上的第一电解镀铜层61。第一电解镀铜层61是通过电解镀敷形成的铜层。
第二布线52配置在第二主面10b上。第二布线52具有配置在第二主面10b上的第二导电层22、配置在第二导电层22上的第二非电解镀铜层32,以及配置在第二非电解镀铜层32上的第二电解镀铜层62。第二电解镀铜层62是通过电解镀敷形成的铜层。
印刷布线板200还具有第三电解镀铜层63。第三电解镀铜层63配置在第三非电解镀铜层33上。第一布线51以及第二布线52通过第三非电解镀铜层33以及第三电解镀铜层63相互电连接。
第一布线51具有多个布线部51a。布线部51a沿着第二方向DR2延伸。多个布线部51a沿着第三方向DR3排列。将多个布线部51a中的相邻的两个之间的第三方向DR3上的距离设为距离DIS1。距离DIS1也可以是20μm以下。距离DIS1也可以是10μm以下。
第二布线52具有多个布线部52a。布线部52a沿着第二方向DR2延伸。多个布线部52a沿着第三方向DR3排列。将多个布线部52a中的相邻的两个之间的第三方向DR3上的距离设为距离DIS2。距离DIS2也可以是20μm以下。距离DIS2也可以是10μm以下。
(印刷布线板200的制造方法)
以下,对印刷布线板200的制造方法进行说明。
图12是印刷布线板200的制造工序图。如图12所示,印刷布线板200的制造方法具有抗蚀剂图案形成工序S7、电解镀敷工序S8、抗蚀剂图案除去工序S9和蚀刻工序S10。
电解镀敷工序S8在抗蚀剂图案形成工序S7之后进行。抗蚀剂图案除去工序S9在电解镀敷工序S8之后进行。蚀刻工序S10在抗蚀剂图案除去工序S9之后进行。印刷布线板200使用印刷布线板用基板100形成。
图13是说明抗蚀剂图案形成工序S7的截面图。在抗蚀剂图案形成工序S7中,如图13所示,在第一非电解镀铜层31上以及第二非电解镀铜层32上分别形成抗蚀剂图案71以及抗蚀剂图案72。
抗蚀剂图案71具有开口部71a。开口部71a沿着厚度方向贯通抗蚀剂图案71。第一非电解镀铜层31从开口部71a露出。抗蚀剂图案72具有开口部72a。开口部72a沿着厚度方向贯通抗蚀剂图案72。第二非电解镀铜层32从开口部72a露出。
需要说明的是,位于贯通孔10c周围的第一非电解镀铜层31从开口部71a露出,位于贯通孔10c周围的第二非电解镀铜层32从开口部72a露出。
在抗蚀剂图案形成工序S7中,第一,在第一非电解镀铜层31上以及第二非电解镀铜层32上粘贴抗蚀剂。第二,对粘贴的抗蚀剂进行曝光以及显影。其结果是,未被除去的抗蚀剂的余量成为抗蚀剂图案71以及抗蚀剂图案72,被除去的抗蚀剂的部分成为开口部71a以及开口部72a。
图14是说明电解镀敷工序S8的截面图。在电解镀敷工序S8中,如图14所示,在从开口部71a露出的第一非电解镀铜层31上形成第一电解镀铜层61,并且在从开口部72a露出的第二非电解镀铜层32上形成第二电解镀铜层62。另外,在电解镀敷工序S8中,在第三非电解镀铜层33上形成第三电解镀铜层63。第一电解镀铜层61、第二电解镀铜层62以及第三电解镀铜层63是通过在含有铜的镀敷液中对第一非电解镀铜层31、第二非电解镀铜层32以及第三非电解镀铜层33通电来进行电解镀敷而形成的。
图15是说明抗蚀剂图案除去工序S9的截面图。在抗蚀剂图案除去工序S9中,如图15所示,从第一非电解镀铜层31上除去抗蚀剂图案71,并且从第二非电解镀铜层32上除去抗蚀剂图案72。其结果是,第一非电解镀铜层31以及第一导电层21从相邻的两个第一电解镀铜层61之间露出,第二非电解镀铜层32以及第二导电层22从相邻的两个第二电解镀铜层62之间露出。
在蚀刻工序S10中,通过蚀刻除去从相邻的两个第一电解镀铜层61之间露出的第一非电解镀铜层31以及第一导电层21的部分以及从相邻的两个第二电解镀铜层62之间露出的第二非电解镀铜层32以及第二导电层22的部分。由此,形成图11所示的结构的印刷布线板200。
(印刷布线板用基板100以及印刷布线板200的效果)
以下,对印刷布线板用基板100以及印刷布线板200的效果进行说明。
在印刷布线板用基板100中,贯通孔10c的内壁面处的基膜10中的钯量变多。即,在印刷布线板用基板100中,使用钯催化剂43形成第三非电解镀铜层33。因此,在使用印刷布线板用基板100形成的印刷布线板200中,确保了第一布线51与第二布线52之间的导通可靠性。
在印刷布线板用基板100的制造工序中,在进行催化剂赋予工序S4时,在第一导电层21上配置有遮蔽膜41,并且在第二导电层22上配置有遮蔽膜42,因此在第一导电层21的表面以及第二导电层22的表面不赋予钯催化剂43。
另外,在印刷布线板用基板100的制造工序中,通过在非电解镀敷工序S6的初期对电极311与电极辊331以及电极辊332之间通电,第一非电解镀铜层31以及第二非电解镀铜层32分别在第一导电层21上以及第二导电层22上急速形成。其结果是,可以抑制镀敷液向第一导电层21中以及第二导电层22中的浸透。
因此,在印刷布线板用基板100中,第一主面10a以及第二主面10b处的基膜10中的钯量少于贯通孔10c的内壁面处的基膜10中的钯量。
第一非电解镀铜层31以及第二非电解镀铜层32分别在第一导电层21以及第二导电层22上生长。另外,在第一工序S61中,在第一导电层21的表面以及第二导电层22的表面上第一非电解镀铜层31以及第二非电解镀铜层32分别急速生长。因此,镀敷液中的镍难以到达第一导电层21和位于其下方的第一主面10a以及第二导电层22和位于其下方的第二主面10b。
另一方面,贯通孔10c的内壁面与镀敷液接触。另外,位于贯通孔10c的内壁面上的第三非电解镀铜层33不是由通电产生的电能驱动而急速生长的非电解镀铜层,而是由钯催化剂43驱动而生长的非电解镀铜层。因此,第一主面10a以及第二主面10b处的基膜10中的镍量少于贯通孔10c的内壁面处的基膜10中的镍量。
在第一主面10a以及第二主面10b处的基膜10中的钯量或镍量多的情况下,在蚀刻工序S10中,也必须除去从相邻的两个第一电解镀铜层61之间以及相邻的两个第二电解镀铜层62之间露出的基膜10中的钯或镍。
此时,由于有时在第一布线51以及第二布线52上产生底切,因此在第一主面10a以及第二主面10b处的基膜10中的钯量多的情况下,难以进行第一布线51以及第二布线52的细间距化。
然而,由于印刷布线板200是使用第一主面10a以及第二主面10b处的基膜10中的钯量少的印刷布线板用基板100形成的,因此在进行蚀刻工序S10时,不易产生第一布线51以及第二布线52的底切,能够实现第一布线51以及第二布线52的细间距化。需要说明的是,第一布线51的底切是指在第一布线51的侧面上在第一非电解镀铜层31与第一电解镀铜层61之间形成的切口。同样地,第二布线52的底切是指在第二布线52的侧面上在第二非电解镀铜层32与第二电解镀铜层62之间形成的切口。
这样,通过使用印刷布线板用基板100形成的印刷布线板200,能够在确保第一布线51与第二布线52之间的导通可靠性的同时,使第一布线51以及第二布线52细间距化。
<布线的细间距化的评价>
使用样品1至样品7,评价了基膜10的主面以及基膜10的贯通孔的内壁面处的钯量对布线的细间距化带来的影响。在样品1至样品7中,第一主面10a处的基膜10中的钯量发生了变化。另外,在样品1至样品7中,第一导电层21中的钯量以及第一非电解镀铜层31中的钯量也发生了变化。
[表1]
表1
在布线的细间距化的评价中,使用了第一评价用TEG(Test Element Group:测试元件组)。图16是第一评价用TEG的俯视图。如图16所示,第一评价用TEG具有基膜10和第一布线51。在第一评价用TEG中,第一主面10a具有20个布线形成区域R1、20个布线形成区域R2和20个布线形成区域R3。20个布线形成区域R1、20个布线形成区域R2以及20个布线形成区域R3以沿着左右方向成列的方式排列。
在布线形成区域R1、布线形成区域R2以及布线形成区域R3上,形成具有多个布线部51a的第一布线51。在布线形成区域R1上形成的布线部51a沿着上下方向延伸。在布线形成区域R2上形成的布线部51a以及在布线形成区域R3上形成的布线部51a分别沿着相对于上下方向倾斜45°以及-45°的方向延伸。
在从右起第n个(n为20以下的自然数)布线形成区域R1上形成的布线部51a的L/S为nμm/nμm。L是布线部51a的宽度,S是距离DIS1。在布线形成区域R2上形成的布线部51a以及在布线形成区域R3上形成的布线部51a的L/S也同样发生了变化。需要说明的是,布线部51a的纵横比(布线部51a的高度除以布线部51a的宽度的值)为1以上且2以下。
对于20个布线形成区域R1的每一个、20个布线形成区域R2的每一个以及20个布线形成区域R3的每一个,使用SEM(Scanning Electron Microscope:扫描电子显微镜)观察第一布线51,由此判断布线形成是否适当地进行。
在能够适当形成的布线部51a的宽度以及距离DIS1的最小值为10μm以下的情况下,评价为A。在能够适当形成的布线部51a的宽度以及距离DIS1的最小值超过10μm且20μm以下的情况下,评价为B。在能够适当形成的布线部51a的宽度以及距离DIS1的最小值超过20μm且30μm以下的情况下,评价为C。在能够适当形成的布线部51a的宽度以及距离DIS1的最小值超过30μm的情况下,评价为D。
如表1所示,在第一主面10a处的基膜10中的钯量为0.02原子百分比以下的情况下,细间距化的评价为B以上。另一方面,在第一主面10a处的基膜10中的钯量超过0.02原子百分比的情况下,细间距化的评价为C以下。
<布线的导通可靠性的评价>
使用样品8至样品14,评价了基膜10的贯通孔的内壁面处的钯量对布线的细间距化带来的影响。在样品8至样品14中,如表2所示,贯通孔10c的内壁面处的基膜10中的钯量发生了变化。
[表2]
表2
在布线的导通可靠性的评价中,使用了第二评价用TEG。图17是第二评价用TEG的俯视图。图18是图17中的XVIII-XVIII处的截面图。如图16以及图17所示,第二评价用TEG具有基膜10、第一布线51、第二布线52、第三非电解镀铜层33以及第三电解镀铜层63。
在第二评价用TEG中,10000个贯通孔10c排列成列,由第一布线51、第二布线52、第三非电解镀铜层33以及第三电解镀铜层63形成10000个菊花链。
在第二评价用TEG中,每个样品准备了1000个。针对每个样品对1000万个菊花链进行电阻率的测量,计算出电阻率为1×10-5Ω·m以上的贯通孔10c的比例(导通不良率)。在导通不良率小于0.5ppm的情况下,评价为A。在导通不良率超过0.5ppm且1ppm以下的情况下,评价为B。在导通不良率超过1ppm且10ppm以下的情况下,评价为C。在导通不良率超过10ppm且100ppm以下的情况下,评价为D。在导通不良率为100ppm以上的情况下,评价为E。
如表2所示,在贯通孔10c的内壁面处的钯量为0.06原子百分比以上的情况下,评价为B以上。另一方面,在贯通孔10c的内壁面处的钯量小于0.06原子百分比的情况下,评价为D以下。
<综合评价>
如上所述,如果第一主面10a以及第二主面10b处的基膜10中的钯量为0.02原子百分比以下,并且贯通孔10c的内壁面处的基膜10中的钯量为0.06原子百分比以上,则能够在确保第一布线51与第二布线52之间的导通可靠性的同时,实现第一布线51以及第二布线52的细间距化。
在通过使用了钯催化剂43的非电解镀敷法形成第一非电解镀铜层31、第二非电解镀铜层32以及第三非电解镀铜层33的情况下,第一主面10a以及第二主面10b处的基膜10中的钯量与贯通孔10c的内壁面处的基膜10中的钯量为相同程度。因此,在通过这样的方法形成第一非电解镀铜层31、第二非电解镀铜层32以及第三非电解镀铜层33的情况下,无法在确保第一布线51与第二布线52之间的导通可靠性的同时实现第一布线51以及第二布线52的细间距化。
然而,在印刷布线板用基板100中,通过使用了钯催化剂43的非电解镀敷法形成第三非电解镀铜层33,另一方面,通过不使用钯催化剂43而利用通电的非电解镀敷法形成第一非电解镀铜层31以及第二非电解镀铜层32。因此,在印刷布线板用基板100中,能够使第一主面10a以及第二主面10b处的基膜10中的钯量少于贯通孔10c的内壁面处的基膜10中的钯量,能够在确保第一布线51与第二布线52之间的导通可靠性的同时,实现第一布线51以及第二布线52的细间距化。
应该认为,本次公开的实施方式在所有方面都是例示,而不是限制性的。本发明的范围不是由上述实施方式表示,而是由权利要求表示,旨在包括与权利要求等同的含义以及范围内的全部变更。
附图标记说明
100:印刷布线板用基板;200:印刷布线板;10:基膜;10a:第一主面;10b:第二主面;10c:贯通孔;21:第一导电层;21a:贯通孔;22:第二导电层;22a:贯通孔;31:第一非电解镀铜层;32:第二非电解镀铜层;33:第三非电解镀铜层;41、42:遮蔽膜;41a:贯通孔;42a:贯通孔;43:钯催化剂;51:第一布线;51a:布线部;52:第二布线;52a:布线部;61:第一电解镀铜层;62:第二电解镀铜层;63:第三电解镀铜层;71:抗蚀剂图案;71a:开口部;72:抗蚀剂图案;72a:开口部;300:镀敷装置;310:镀敷处理槽;311:电极;320:辊;331、332:电极辊;340:电源;DIS1、DIS2:距离;DR1:第一方向;DR2:第二方向;DR3:第三方向;L:激光;R1:布线形成区域;R2:布线形成区域;R3:布线形成区域;S1:准备工序;S2:导电层形成工序;S3:贯通孔形成工序;S4:催化剂赋予工序;S5:膜剥离工序;S6:非电解镀敷工序;S61:第一工序;S62:第二工序;S7:抗蚀剂图案形成工序;S8:电解镀敷工序;S9:抗蚀剂图案除去工序;S10:蚀刻工序。

Claims (9)

1.一种印刷布线板用基板,具备:
基膜,具有第一主面及第二主面;
第一导电层,配置在所述第一主面上;
第二导电层,配置在所述第二主面上;
第一非电解镀铜层,配置在所述第一导电层上;
第二非电解镀铜层,配置在所述第二导电层上;以及
第三非电解镀铜层,
在所述基膜上形成有沿着厚度方向贯通所述基膜的贯通孔,
所述第三非电解镀铜层配置在所述贯通孔的内壁面上,
所述第一主面以及所述第二主面处的所述基膜中的钯量少于所述内壁面处的所述基膜中的钯量。
2.根据权利要求1所述的印刷布线板用基板,其中,
所述第一主面以及所述第二主面处的所述基膜中的钯量为0.02原子百分比以下,
所述内壁面处的所述基膜中的钯量为0.06原子百分比以上。
3.根据权利要求1或2所述的印刷布线板用基板,其中,
所述第一主面以及所述第二主面处的所述基膜中的钯量为0.008原子百分比以下,
所述内壁面处的所述基膜中的钯量为0.07原子百分比以上。
4.根据权利要求1至3中任一项所述的印刷布线板用基板,其中,
所述第一导电层以及所述第二导电层是含有被烧结的多个铜颗粒的层。
5.根据权利要求4所述的印刷布线板用基板,其中,
所述第一导电层中以及所述第二导电层中的钯量为0.08原子百分比以下。
6.根据权利要求1至5中任一项所述的印刷布线板用基板,其中,
所述第一非电解镀铜层中以及所述第二非电解镀铜层中的钯量为0.07原子百分比以下。
7.根据权利要求1所述的印刷布线板用基板,其中,
所述第一主面以及所述第二主面处的所述基膜中的镍量少于所述内壁面处的所述基膜中的镍量。
8.一种印刷布线板,具备:
基膜,具有第一主面及第二主面;
第一布线,具有配置在所述第一主面上的第一导电层、配置在所述第一导电层上的第一非电解镀铜层和配置在所述第一非电解镀铜层上的第一电解镀铜层;
第二布线,具有配置在所述第二主面上的第二导电层、配置在所述第二导电层上的第二非电解镀铜层和配置在所述第二非电解镀铜层上的第二电解镀铜层;
第三非电解镀铜层;以及
第三电解镀铜层,
在所述基膜上形成有沿着厚度方向贯通所述基膜的贯通孔,
所述第三非电解镀铜层配置在所述贯通孔的内壁面上,
所述第三电解镀铜层配置在所述第三非电解镀铜层上,
所述第一布线通过所述第三非电解镀铜层以及所述第三电解镀铜层与所述第二布线电连接,
所述第一主面以及所述第二主面处的所述基膜中的钯量少于所述内壁面处的所述基膜中的钯量。
9.根据权利要求8所述的印刷布线板,其中,
隔开间隔相邻的两个所述第一布线的部分之间的距离以及隔开间隔相邻的两个所述第二布线的部分之间的距离为20μm以下。
CN202380013832.4A 2022-03-29 2023-03-17 印刷布线板用基板以及印刷布线板 Pending CN118056476A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022-053407 2022-03-29
JP2022053407 2022-03-29
PCT/JP2023/010643 WO2023189744A1 (ja) 2022-03-29 2023-03-17 プリント配線板用基板及びプリント配線板

Publications (1)

Publication Number Publication Date
CN118056476A true CN118056476A (zh) 2024-05-17

Family

ID=88201024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380013832.4A Pending CN118056476A (zh) 2022-03-29 2023-03-17 印刷布线板用基板以及印刷布线板

Country Status (3)

Country Link
JP (1) JPWO2023189744A1 (zh)
CN (1) CN118056476A (zh)
WO (1) WO2023189744A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201592A (ja) * 1989-12-28 1991-09-03 Hitachi Chem Co Ltd プリント配線板の製造法
JP4032712B2 (ja) * 2001-11-22 2008-01-16 日立化成工業株式会社 プリント配線板の製造方法
JP6466110B2 (ja) * 2014-09-09 2019-02-06 住友電気工業株式会社 プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法
JP6625872B2 (ja) * 2015-11-25 2019-12-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP7063101B2 (ja) * 2018-05-11 2022-05-09 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
WO2023189744A1 (ja) 2023-10-05
JPWO2023189744A1 (zh) 2023-10-05

Similar Documents

Publication Publication Date Title
US6174425B1 (en) Process for depositing a layer of material over a substrate
US7704365B2 (en) Metal plating process
JP6268769B2 (ja) 導電性細線の形成方法並びにこれに用いられる線及び基材
US8679576B2 (en) Plating apparatus and method of plating
WO2019216012A1 (ja) プリント配線板及びプリント配線板の製造方法
EP0458863A1 (en) Method and apparatus for manufacturing interconnects with fine lines and spacing
TW201022481A (en) Shield plate and electroplating apparatus
KR101011923B1 (ko) 이방성 도전막 및 그 제조방법
JP2011127172A (ja) めっき装置および配線回路基板の製造方法
CN118056476A (zh) 印刷布线板用基板以及印刷布线板
KR102504252B1 (ko) 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법
TWI477218B (zh) 配線基板、電路基板、其製造方法
WO2023189745A1 (ja) プリント配線板用基板及びプリント配線板
CN113811641A (zh) 印刷布线板
JP2002185148A (ja) 多層配線基板の層間短絡防止方法および多層配線基板および多層配線基板の製造方法およびこれらを用いた電子機器
JP5719687B2 (ja) 無電解めっき装置、無電解めっき方法および配線回路基板の製造方法
JP5858286B2 (ja) 長尺導電性基板の電解めっき方法および銅張積層板の製造方法
JP2017098237A (ja) パターン化導体を製造する方法
JPH09101326A (ja) プローブ構造
JP2008075103A (ja) 多孔質樹脂材料の形成方法
JPH06224538A (ja) セラミックス回路基板の製造方法
JPH10154730A (ja) Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板
TWI621379B (zh) 電路板及其製造方法
KR20210125223A (ko) 연성회로기판, 이의 제조 방법 및 이를 포함하는 전자 소자
JP2008258032A (ja) 異方導電性シートおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination