JPH10154730A - Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板 - Google Patents
Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板Info
- Publication number
- JPH10154730A JPH10154730A JP9191054A JP19105497A JPH10154730A JP H10154730 A JPH10154730 A JP H10154730A JP 9191054 A JP9191054 A JP 9191054A JP 19105497 A JP19105497 A JP 19105497A JP H10154730 A JPH10154730 A JP H10154730A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- blind via
- copper foil
- insulating material
- organic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Laser Beam Processing (AREA)
- Wire Bonding (AREA)
Abstract
れるよう改良したTABテープにブラインドビアホール
を形成する方法を提供する。 【解決手段】TABテープにブラインドビアホールを形
成する方法は、2層CCLを構成する銅箔/ポリイミド
/銅箔構成の一方の銅箔1に、フォトレジストコーティ
ング後、ブラインドビアホールパターン9を形成する。
前記ポリイミド2を除去し、前記ブラインドビアホール
パターンに対応して、ブラインドビアホール4を形成す
る。前記ブラインドビアホール4の底部に堆積するポリ
イミド2を除去し、前記ブラインドビアホールの底部に
露出した他方の銅箔1面をエッチング除去する。更に前
記堆積する有機絶縁材の残量が無くなるまで、前記ポリ
イミド2を除去する工程と前記ブラインドビアホールの
底部に露出した他方の銅箔1面をエッチング除去する工
程とを繰り返す。
Description
ラインドビアホールを形成する方法、その方法によって
形成されたTABテープ、フィルム及びフレキシブル基
板に関する。
する大型コンピュータ、或いはワークステーション等を
対象とした、例えばピン数が400〜700本で、動作
周波数が150MHz以上の高速動作用のパッケージ用
テープとして、低価格化及び小形化の要望に答え、TA
B(Tape Automated Bonding)テープが用いられるよう
になった。
ノイズの低減が重要な課題である。
られるICチップの配線に対応したグランドライン、電
源ライン、及び信号ラインの3種類の配線が必要とされ
る。
電気ノイズを発生しICチップを誤動作させてしまうこ
とがある。
電率が小さいこと及び配線間距離が小さいことにある。
多ピン化による狭ピッチ化が進むと電気ノイズの発生
は、増大する。
の間に絶縁フィルム、例えばポリイミドを介在させ、各
配線間の高誘電率化及び配線間距離の増加を図ったTA
B−BGA(Ball Grid Array)構成のIC実装用のテー
プキャリアが普及してきている。
ップに接続されたインナーリードの内、グランドライン
は、ポリイミドに設けられたブラインドビアホールを介
して一旦テープの裏側に導かれ、グランドプレーンを引
き回された後、再び他のブラインドビアホールを介して
外部との接続用端子であるハンダボールへ接続される。
間距離の増加を図り、電気ノイズを低減しようとする構
成におけるブラインドビアホール形成工程は、重要であ
る。
面して示し、ブラインドビアホール及びその形成工程
を、接着剤を使用しない2層TABテープを例に挙げて
図3を参照して説明する。
いて、ブラインドビアホール4は、有機絶縁材料、例え
ばポリイミド2を介してその両面の銅箔1、1を銅メッ
キ層3によって電気的に接続する役目を果たしている。
3(A)に示すように、ポリイミド2の一方の表面の銅
箔1の面にエッチング液、例えば塩化第2鉄溶液を用い
て所定の大きさ及び位置に真円形状のパターン9を形成
する。
9に対応する部分のポリイミド2を除去し、ブラインド
ビアホール4を形成する。ポリイミド2の除去には、炭
酸ガスレーザ或いはエキシマレーザによる除去、化学的
エッチングによる除去などが用いられる。
底部に残存するポリイミド膜を過マンガン酸等の酸化剤
の溶液にて溶解除去する。
ンが残存、或いは付着しているので、これも同様に除去
する、いわゆるデスミア工程を経る必要がある。
(C)に示すように、一方の銅箔1上及びブラインドビ
アホール4の全面に導電化処理を施し、導電化被膜5を
形成する。
錫−パラジウムコロイドを用いる処理、或いは導電性ポ
リマを用いる処理がある。
めっき浴などの銅めっき浴に浸漬し、電流密度2〜5A
/dm2 程度の電流を通電し、銅めっき層3をビアホール
全面に析出させる。
形成工程において、通常ポリイミドとの密着性を向上さ
せること等を目的として、ポリイミドと接する銅箔裏面
には、粗化処理及びその上にニッケルやモリブデンによ
る裏面処理皮膜処理が施される。
拡大して示したように数μmの凹凸部6があり、凹部分
に微量なポリイミドやカーボン7が堆積することがあ
る。
残存していると、銅めっきとの密着性を確保できず、界
面剥離や、導通抵抗の低下の原因となってしまう。
ン7を完全に取り除こうとするとデスミア工程での処理
時間を長く、或いは液温度を高くすることが必要であ
る。
取ったり、酸化剤の溶液の液温度を高くしたりするとブ
ラインドビアホール壁面のポリイミド2を余分に溶解
し、極端には図5に示すようにエッチバックされた形状
8を呈する場合がある。
被膜を完全に除去しないと銅メッキ膜との密着不良によ
る界面剥離が発生しやすい。
されたか否かの確認するために、従来、SEM(Scannin
g Electron Microscopy)観察やオージェ(Auger)分析が
行われていたが、1パターンに数百個存在するブライン
ドビアホールの全てを観察することは時間的にも、価格
的にも非現実的であり、TABテープに高い信頼性をも
ってブラインドビアホールを形成することができる方法
の実現が望まれていた。
銅箔面エッチング工程とを組み合わせ信頼性の高いブラ
インドビアホールを得るよう改良したTABテープにブ
ラインドビアホールを形成する方法及びその方法を用い
て形成されたTABテープを出願した(特願平8−25
1548号)。
野の拡大に伴い、より信頼性の高いブラインドビアホー
ルが得られるよう望まれるようになった。
を用いてブラインドビアホールの底部を観察したり、分
析したりすることなく、より信頼性の高いブラインドビ
アホールが得られるよう改良したTABテープにブライ
ンドビアホールを形成する方法及びその方法を用いて形
成されたTABテープを提供することを目的とする。
ブラインドビアホールを形成する方法は、2層CCL
(Copper Clad Laminate)テープを構成する、銅箔/有
機絶縁材/銅箔構成の一方の銅箔に、フォトレジストコ
ーティング後、ブラインドビアホールパターンを形成す
る工程と、レーザの走査により前記有機絶縁材を除去
し、前記ブラインドビアホールパターンに対応して、ブ
ラインドビアホールを形成する工程と、前記ブラインド
ビアホールの底部に堆積する有機絶縁材を除去する工程
と、前記有機絶縁材を除去後に前記ブラインドビアホー
ルの底部に露出した他方の銅箔面をエッチング除去する
工程と、更に前記ブラインドビアホールの底部に堆積す
る有機絶縁材の残量が無くなるまで、前記有機絶縁材を
除去する工程と前記ブラインドビアホールの底部に露出
した他方の銅箔面をエッチング除去する工程とを繰り返
す工程と、より構成される。
製造工程によって形成されたブラインドビアホールを有
するテープである。
実施の形態について説明する。
Laminate)テープとして新日鐵化学製テープを示し、材
料構成は、厚さ18μmの日本電解製SLP箔である銅
箔1/厚さ50μmのポリイミド2/厚さ18μmの日
本電解製SLP箔である銅箔1の構成である。
トレジストコーティング、露光、現像、及び塩化第2鉄
溶液を用いて直径80μmの真円形状のパターン9を5
00個、形成した(以下1ピースと呼ぶ)。
査させ、図1(B)に示すように、パターン9に対応す
る部分のポリイミド2を除去し、ブラインドビアホール
4を形成する。
ン酸カリウムと水酸化ナトリウムを3対2の割合で蒸留
水中に溶解させ、約50℃に加熱する。この混合液中に
前記テープを浸漬させ、ブラインドビアホール4の底部
に堆積しているポリイミド膜を除去する、いわゆるデス
ミア工程を行った。
溶液に浸漬させ、ブラインドビアホール4の底部の銅を
約3μmのエッチング処理する。このエッチング処理に
際して、ポリイミド2と接する銅箔面に施される粗化処
理部分の凹凸に微量なポリイミドが残っていると、この
微量なポリイミドが、ブラインドビアホール4の底部の
表面に現れる。
ミア工程を行い残存している微量なポリイミドを除去で
きる。
とを複数回繰り返すことにより、ブラインドビアホール
4の底部に残存するポリイミドを完全に除去できた。
又、ニッケルやモリブデンによる裏面処理被膜までも完
全に除去できた。
50ピース作製した。
スミア工程を経ない、パターン数に対応する50ピース
も作製した。
うに、錫−パラジウム系の導電化処理を施し導電化被膜
5を形成する。
めっき浴中にて温度約25℃、電流密度約2A/dm2 の
条件で約50分間銅めっきを行い、銅めっき層3を形成
した。
発明の各ピースと、本発明の製造工程を経ていない各ピ
ースとの信頼性の比較をするため、はんだ耐熱試験、高
温放置試験、温度サイクル試験を行い、外観観察、ビア
ホール部分の断面観察を行った。尚、外観観察は、全て
のビアホールについて行い、断面観察は、各ピースにつ
いて100個抽出して行った。以下にその条件及びその
信頼性の評価結果を示す。
たビアホール数を示し、分子の数値は不具合のあったビ
アホール数を示す。
たピースについては、膨れ、銅箔と銅めっき間の界面剥
離という不具合は認められなかったが、本発明を適用し
なかったピースについては、膨れ、銅箔と銅めっき間の
界面剥離という不具合が認められた。
インドビアホールを形成する例について説明したが、T
ABテープに限らずその他のテープ、フィルム、フレキ
シブル基板などに必要に応じてブラインドビアホールを
形成する場合に、同様に適応できる。
ブラインドビアホールを有するTABテープに限らず当
該ブラインドビアホールを有するその他のテープ、フィ
ルム、フレキシブル基板などにも権利が及ぶことは言う
までもない。
たブラインドビアホールの底部には堆積ポリイミドや堆
積カーボンはなく、銅めっき膜を形成する際の接着は、
良好であり、界面剥離や、導通抵抗の低下は生じない。
ンドビアホールを介してポリイミドの表面及び裏面に配
された各ライン間は、高誘電率化及び配線間距離の増加
を図ることができ、電気ノイズを低減しようとする要望
に応えることができる。
ホールを形成する方法は、デスミア工程とエッチング処
理とを複数回繰り返すことにより、ブラインドビアホー
ル4の底部に残存するポリイミドを完全に除去できた。
従って、銅めっき膜を形成する際の接着は、良好であ
り、界面剥離や、導通抵抗の低下は生じない。従って、
製品の歩留まりも改善された。
ホールを介してポリイミドの表面及び裏面に配された各
ライン間は、高誘電率化及び配線間距離の増加を図るこ
とができ、電気ノイズを低減しようとする要望に応える
ことができるので、本発明の方法で形成されたブライン
ドビアホールを有するTABテープは、電気的特性に難
はない。
ラインドビアホールを形成する製造工程を示す図。
ル及びその形成工程を示す図。
ルの製造工程において、粗化処理によって、銅箔面に凹
凸部が生じることを示す図。
ルの製造工程において、ブラインドビアホール壁面にエ
ッチバックされた形状を呈する場合があることを示す
図。
Claims (6)
- 【請求項1】2層CCL(Copper Clad Laminate)テー
プを構成する銅箔/有機絶縁材/銅箔構成の一方の銅箔
に、フォトレジストコーティング後、ブラインドビアホ
ールパターンを形成する工程と、レーザの走査により前
記有機絶縁材を除去し、前記ブラインドビアホールパタ
ーンに対応して、ブラインドビアホールを形成する工程
と、前記ブラインドビアホールの底部に堆積する有機絶
縁材を除去する工程と、前記有機絶縁材を除去後に前記
ブラインドビアホールの底部に露出した他方の銅箔面を
エッチング除去する工程と、更に前記ブラインドビアホ
ールの底部に堆積する有機絶縁材の残量が無くなるま
で、前記有機絶縁材を除去する工程と前記有機絶縁材を
除去後に前記ブラインドビアホールの底部に露出した他
方の銅箔面をエッチング除去する工程とを繰り返す工程
と、より成ることを特徴とするTABテープにブライン
ドビアホールを形成する方法。 - 【請求項2】前記有機絶縁材は、ポリイミドであり、前
記ブラインドビアホールの底部に堆積するポリイミドを
除去する工程は、過マンガン酸カリウムと水酸化ナトリ
ウム或いは、過マンガン酸ナトリウムと水酸化ナトリウ
ムの混合液中に前記テープを浸漬させて除去することを
特徴とする請求項1記載のTABテープにブラインドビ
アホールを形成する方法。 - 【請求項3】前記有機絶縁材を除去後に、更に前記ブラ
インドビアホールの底部に堆積する有機絶縁材の残量が
無くなるまで繰り返される前記ブラインドビアホールの
底部に露出した他方の銅箔面をエッチング除去する工程
は、過硫酸アンモニウム溶液、塩化第2鉄溶液、或いは
塩化第2銅溶液より成るエッチング液を用いることを特
徴とする請求項1または2に記載のTABテープにブラ
インドビアホールを形成する方法。 - 【請求項4】前記請求項1ないし3のいずれかに記載の
方法によって形成されたブラインドビアホールを有する
TABテープ。 - 【請求項5】前記請求項1ないし4のいずれかに記載の
方法によって形成されたブラインドビアホールを有する
フィルム。 - 【請求項6】前記請求項1ないし5のいずれかに記載の
方法によって形成されたブラインドビアホールを有する
フレキシブル基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19105497A JP3275784B2 (ja) | 1996-09-24 | 1997-07-16 | Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-251548 | 1996-09-24 | ||
JP25154896 | 1996-09-24 | ||
JP19105497A JP3275784B2 (ja) | 1996-09-24 | 1997-07-16 | Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10154730A true JPH10154730A (ja) | 1998-06-09 |
JP3275784B2 JP3275784B2 (ja) | 2002-04-22 |
Family
ID=26506460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19105497A Expired - Fee Related JP3275784B2 (ja) | 1996-09-24 | 1997-07-16 | Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3275784B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370314B1 (ko) * | 2000-06-02 | 2003-01-30 | 주식회사 비아텍 | 빌드업 다층 인쇄회로판 제조방법 |
WO2003092344A1 (en) * | 2002-04-24 | 2003-11-06 | Ube Industries, Ltd. | Production of via hole in flexible circuit printable board |
CN103717014A (zh) * | 2012-10-08 | 2014-04-09 | 旭德科技股份有限公司 | 基板结构的制作方法 |
CN110213910A (zh) * | 2019-04-17 | 2019-09-06 | 奥士康科技股份有限公司 | 一种5g高频混压阶梯电路板的制作方法 |
WO2023151234A1 (zh) * | 2022-02-11 | 2023-08-17 | 清华大学 | 柔性电子器件的制备方法 |
-
1997
- 1997-07-16 JP JP19105497A patent/JP3275784B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370314B1 (ko) * | 2000-06-02 | 2003-01-30 | 주식회사 비아텍 | 빌드업 다층 인쇄회로판 제조방법 |
WO2003092344A1 (en) * | 2002-04-24 | 2003-11-06 | Ube Industries, Ltd. | Production of via hole in flexible circuit printable board |
US7918021B2 (en) | 2002-04-24 | 2011-04-05 | Ube Industries, Ltd. | Production of via hole in a flexible printed circuit board by applying a laser or punch |
CN103717014A (zh) * | 2012-10-08 | 2014-04-09 | 旭德科技股份有限公司 | 基板结构的制作方法 |
CN110213910A (zh) * | 2019-04-17 | 2019-09-06 | 奥士康科技股份有限公司 | 一种5g高频混压阶梯电路板的制作方法 |
WO2023151234A1 (zh) * | 2022-02-11 | 2023-08-17 | 清华大学 | 柔性电子器件的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3275784B2 (ja) | 2002-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5108553A (en) | G-tab manufacturing process and the product produced thereby | |
US7523548B2 (en) | Method for producing a printed circuit board | |
JP3593234B2 (ja) | 半導体装置用両面配線テープキャリアの製造方法 | |
KR100240915B1 (ko) | 회로 기판 및 그의 제조 방법 | |
US7169313B2 (en) | Plating method for circuitized substrates | |
JP2007165816A (ja) | プリント配線基板、その製造方法およびその使用方法 | |
US5065228A (en) | G-TAB having particular through hole | |
US6515233B1 (en) | Method of producing flex circuit with selectively plated gold | |
US6383401B1 (en) | Method of producing flex circuit with selectively plated gold | |
US20040130003A1 (en) | Fine line circuitization | |
JP3275784B2 (ja) | Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板 | |
JPH01260886A (ja) | プリント基板の製造方法 | |
JP2004047836A (ja) | プリント配線板とその製造方法 | |
JP2009272571A (ja) | プリント配線基板及びその製造方法 | |
JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
JP2009295957A (ja) | プリント配線基板の製造方法 | |
JP4345742B2 (ja) | 配線基板及びその製造方法 | |
JPH10335785A (ja) | 回路形成方法 | |
KR100934106B1 (ko) | 미세 피치의 인쇄회로기판 제조를 위한 완전 부가 공법 | |
JP2002208779A (ja) | 柱状金属体の形成方法及び導電構造体 | |
JP2000049459A (ja) | 多層プリント配線板の製造方法 | |
JP4180192B2 (ja) | 多層プリント配線基板の製造方法 | |
JP3191686B2 (ja) | 印刷配線板の製造方法 | |
JPH11284316A (ja) | 配線基板の導体パタ―ン形成方法 | |
JPH10135604A (ja) | 105乃至400ミクロン膜厚並びに17乃至105ミクロン膜厚のハイブリットプリント回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |