CN118053848A - 封装结构及封装方法 - Google Patents
封装结构及封装方法 Download PDFInfo
- Publication number
- CN118053848A CN118053848A CN202211427495.7A CN202211427495A CN118053848A CN 118053848 A CN118053848 A CN 118053848A CN 202211427495 A CN202211427495 A CN 202211427495A CN 118053848 A CN118053848 A CN 118053848A
- Authority
- CN
- China
- Prior art keywords
- chip
- interconnect
- bonding
- interconnection
- device chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 238000007789 sealing Methods 0.000 claims description 24
- 239000004033 plastic Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 239000000463 material Substances 0.000 description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 229910052718 tin Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000010941 cobalt Substances 0.000 description 10
- 229910017052 cobalt Inorganic materials 0.000 description 10
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- 229910052715 tantalum Inorganic materials 0.000 description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 10
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000011112 process operation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
一种封装方法及封装结构，封装结构包括：基板，包括键合面；器件芯片，包括相对的第一面和第二面，第一面键合于键合面上并与基板电连接；互连芯片，键合于器件芯片侧部的键合面上，并与基板电连接；互连板，键合于器件芯片和互连芯片上，器件芯片的第二面与互连芯片通过互连板电连接。本发明能够实现器件芯片相对的第一面和第二面均与基板电连接，相应通过基板与均能够与外部电连接，提高了封装结构的集成度。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种封装结构及封装方法。
背景技术
对于单片芯片的尺寸，常规的芯片制造技术正在被推向它们的极限。然而，应用却渴望使用最新技术实现大尺寸集成电路的能力，芯片之间实现高速和小体积互连具有较大的挑战。
目前的一种解决方案是使用嵌入在硅衬底中的硅桥(Si Bridge)芯片的较小的集成电路，以通过硅桥芯片实现芯片与芯片之间的互连，进而提供异质芯片封装。
但是，目前封装结构的结构较为复杂，且芯片之间的集成度仍有待提高。
发明内容
本发明实施例解决的问题是提供一种封装结构及封装方法，提高了封装结构的集成度。
为解决上述问题，本发明提供一种封装结构，包括：基板，包括键合面；器件芯片，包括相对的第一面和第二面，第一面键合于键合面上并与基板电连接；互连芯片，键合于器件芯片侧部的键合面上，并与基板电连接；互连板，键合于器件芯片和互连芯片上，器件芯片的第二面与互连芯片通过互连板电连接。
相应的，本发明实施例还提供一种封装方法，包括：提供基板，包括键合面；提供器件芯片，包括相对的第一面和第二面；将器件芯片的第一面键合于键合面上，并与基板电连接；提供互连芯片；将互连芯片键合于器件芯片侧部的键合面上，并与基板电连接；提供互连板；将互连板键合于器件芯片和互连芯片上，器件芯片的第二面与互连芯片通过互连板电连接。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种封装结构，器件芯片包括相对的第一面和第二面，第一面键合于键合面上，并与基板电连接，互连芯片键合于器件芯片侧部的键合面上，并与基板电连接，互连板键合于器件芯片和互连芯片上，器件芯片的第二面与互连芯片通过所述互连板电连接；本发明实施例中，器件芯片的第一面键合于键合面上，实现器件芯片的第一面与基板的电连接，器件芯片通过与位于器件芯片第二面上的互连板与互连芯片电连接，互连芯片又与基板电连接，实现器件芯片的第二面与基板的电连接，从而能够实现器件芯片相对的第一面和第二面均与基板电连接，相应通过基板与均能够与外部电连接，提高了封装结构的集成度。
本发明实施例提供一种封装方法，将器件芯片的第一面键合于键合面上，并与基板电连接，将互连芯片键合于器件芯片侧部的键合面上，并与基板电连接，将互连板键合于器件芯片和互连芯片上，器件芯片的第二面与互连芯片通过互连板电连接；本发明实施例中，器件芯片的第一面键合于键合面上，实现器件芯片的第一面与基板的电连接，器件芯片通过与位于器件芯片第二面上的互连板与互连芯片电连接，互连芯片又与基板电连接，实现器件芯片的第二面与基板的电连接，从而能够实现器件芯片相对的第一面和第二面均与基板电连接，相应通过基板与均能够与外部电连接，提高了封装结构的集成度。
附图说明
图1是本发明封装结构一实施例的结构示意图；
图2至图6是本发明封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，通常芯片相对的两面中仅有芯片正面与外部实现电连接，目前进入背面供电(back side power delivery network，BSPDN)技术，也就是会在芯片的芯片背面也形成有互连焊垫(pad)，用于与外部实现电连接，例如，文献10.1109/TED.2019.2954301中所述，但是，目前未有将芯片的芯片背面电性引出，实现芯片的芯片正面和芯片背面均与外部电连接的方法，从而难以提高封装集成度。
为了解决技术问题，本发明实施例提供一种封装结构，包括：基板，包括键合面；器件芯片，包括相对的第一面和第二面，第一面键合于键合面上并与基板电连接；互连芯片，键合于器件芯片侧部的键合面上，并与基板电连接；互连板，键合于器件芯片和互连芯片上，器件芯片的第二面与互连芯片通过互连板电连接。
本发明实施例中，器件芯片的第一面键合于键合面上，实现器件芯片的第一面与基板的电连接，器件芯片通过与位于器件芯片第二面上的互连板与互连芯片电连接，互连芯片又与基板电连接，实现器件芯片的第二面与基板的电连接，从而能够实现器件芯片相对的第一面和第二面均与基板电连接，相应通过基板与均能够与外部电连接，提高了封装结构的集成度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明封装结构一实施例的结构示意图。
封装结构包括：基板101，包括键合面101a；器件芯片201，包括相对的第一面201a和第二面201b，第一面201a键合于键合面101a上并与基板101电连接；互连芯片301，键合于器件芯片201侧部的键合面101a上，并与基板101电连接；互连板401，键合于器件芯片201和互连芯片301上，器件芯片201的第二面201b与互连芯片301通过互连板401电连接。
基板101用于为实现器件芯片201和互连芯片301的键合提供工艺操作基础，具体地，基板101的键合面101a为工艺操作平台。
本实施例中，基板101包括基底、以及位于基底上的互连结构层，互连结构层露出的表面为键合面101a。
互连结构层用于与器件芯片201和互连芯片301实现键合，从而与器件芯片201和互连芯片301实现电连接，互连结构层还用于与基底实现电连接，相应能够实现器件芯片201和互连芯片301与基底之间的电连接。
本实施例中，互连结构层为再布线结构(Redistribution Layer)。具体地，再布线结构可以包括一层或多层的再布线层。本实施例中，以再布线结构包括多层的再布线层为示例进行说明。
基底用于通过互连结构层实现与器件芯片201和互连芯片301之间的电连接，相应能够与外部结构电连接，从而实现器件芯片201和互连芯片301与外部结构的电连接。
具体地，本实施例中，基底为封装基底，封装基底为印刷电路板(Printed CircuitBoard，PCB)。
器件芯片201用于与基板101电连接，从而形成相应的封装结构，以实现相应的功能。
本实施例中，第一面201a键合于键合面101a上并与基板101电连接，实现器件芯片201第一面201a与基板101的电连接。
本实施例中，第一面201a为芯片正面，相应实现芯片正面与基板101的电连接。
其中，芯片正面为芯片中的器件朝向的一面。
互连芯片301用于与基板101电连接，实现互连板401与基板101的电连接。
本实施例中，互连芯片301中形成有贯穿互连芯片301的第一互连结构311，基板101、以及键合于互连芯片301上的互连板401通过第一互连结构311电连接。
第一互连结构311作为电连接结构，用于实现互连板401和基板101的电连接。
本实施例中，第一互连结构311为硅通孔(Through-Silicon-Via，TSV)结构。通过TSV结构使互连芯片301在三维方向堆叠的密度较大，外形尺寸较小，并且大大改善芯片速度、以及减小芯片功耗。
本实施例中，第一互连结构311的材料为金属材料，例如：铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
本实施例中，封装结构还包括：第一导电凸块111，位于器件芯片201与基板101之间，并电连接器件芯片201与基板101，和/或，位于互连芯片301与基板101之间，并电连接互连芯片301与基板101。
作为一种示例，第一导电凸块111位于器件芯片201与基板101之间，并电连接器件芯片201与基板101，和位于互连芯片301与基板101之间，并电连接互连芯片301与基板101。
第一导电凸块111用于实现互连结构层与器件芯片201之间的电连接、以及实现互连芯片301与互连结构层之间的电连接。
本实施例中，第一导电凸块111的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第一导电凸块111的材料为锡。
例如，第一导电凸块111可以为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等第一导电凸块间距的情况下，I/O数可以很高，还不受再布线结构尺寸的限制，此外，还适于批量生产，并大大减小尺寸和重量。
在其他实施例中，第一导电凸块还可以为微凸块(uBump)。
本实施例中，封装结构还包括：第一密封层511，填充于相邻第一导电凸块111之间的间隙内并包覆第一导电凸块111。
第一密封层511用于实现对器件芯片201与基板101之间的密封、以及实现对互连芯片301与基板101之间的密封，还用于实现对第一导电凸块111的密封。
本实施例中，互连芯片301键合于器件芯片201侧部的键合面101a上，因此，器件芯片201与互连芯片301可以在同一步骤中进行密封，有利于提高工艺效率。
互连板401用于实现器件芯片201的第二面201b与互连芯片301的电连接，从而将器件芯片201的第二面201b的电性引出。
本实施例中，第二面201b为芯片背面，从而实现器件芯片201的芯片背面与基板101的电连接。
其中，芯片背面为芯片中器件背向的一面。
本实施例中，器件芯片201的第一面201a键合于键合面101a上，实现器件芯片201的第一面201a与基板101的电连接，器件芯片201通过与位于器件芯片201第二面201b上的互连板401与互连芯片301电连接，互连芯片301又与基板101电连接，实现器件芯片201的第二面201b与基板101的电连接，从而能够实现器件芯片201相对的第一面201a和第二面201b均与基板101电连接，相应通过基板101与均能够与外部电连接，提高了封装结构的集成度。
在实际工艺过程中，对于采用掩埋式电源轨(buried power rail，BPR)结构和电源分配网络(power delivery network，PDN)结构时，对于芯片尺寸和集成度要求较高，本实施例尤其适用。
本实施例中，互连板401中形成有第二互连结构，互连芯片301与器件芯片201通过第二互连结构电连接。
第二互连结构用于与器件芯片201电连接，将器件芯片201的芯片背面的电性引出，并与互连芯片301电连接，从而实现互连芯片301与器件芯片201的电连接。
本实施例中，第二互连结构的材料为金属材料，例如：铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
本实施例中，互连板401包括芯片桥(Si bridge)、中介层(interposer)或互连基板。
本实施例中，封装结构还包括：第二导电凸块121，位于器件芯片201与互连板401之间，并电连接器件芯片201与互连板401，和/或，位于互连芯片301与互连板401之间，并电连接互连芯片301与互连板401。
作为一种示例，第二导电凸块121位于器件芯片201与互连板401之间，并电连接器件芯片201与互连板401，和位于互连芯片301与互连板401之间，并电连接互连芯片301与互连板401。
第二导电凸块121用于实现互连板401与器件芯片201之间的电连接、以及实现互连芯片301与互连板401之间的电连接。
本实施例中，第二导电凸块121的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第二导电凸块121的材料为锡。
例如，第二导电凸块121可以为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等第二导电凸块间距的情况下，I/O数可以很高，还不受再布线结构尺寸的限制，此外，还适于批量生产，并大大减小尺寸和重量。
在其他实施例中，第二导电凸块还可以为微凸块(uBump)。
本实施例中，封装结构还包括：第二密封层521，填充于相邻第二导电凸块121之间的间隙内并包覆第二导电凸块121。
第二密封层521用于实现对器件芯片201与互连板401之间的密封、以及实现对互连芯片301与互连板401之间的密封，还用于实现对第二导电凸块121的密封。
本实施例中，互连板401键合于器件芯片201和互连芯片301上，因此，器件芯片201与互连芯片301可以在同一步骤中与互连板401进行密封，有利于提高工艺效率。
本实施例中，封装结构还包括：塑封层501，包覆器件芯片201、互连芯片301和互连板401。
塑封层501用于保护器件芯片201、互连芯片301和互连板401的结构。
本实施例中，塑封层501材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，塑封层还可以选用其他合适的封装材料。
本实施例中，封装结构还包括：第三导电凸块131，位于基板101背向键合面101a一侧的表面上，第三导电凸块131用于实现封装结构与外部电路之间的电连接。
通过第三导电凸块131实现封装结构与外部电路之间的电连接，从而实现器件芯片201的芯片正面和芯片背面均与外部电路之间的电连接。
本实施例中，第三导电凸块131的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第三导电凸块131的材料为锡。
例如，第三导电凸块131可以为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等第二导电凸块间距的情况下，I/O数可以很高，还不受再布线结构尺寸的限制，此外，还适于批量生产，并大大减小尺寸和重量。
在其他实施例中，第三导电凸块还可以为焊球阵列(Ball Grid Array，BGA)结构。
图2至图6是本发明封装方法一实施例中各步骤对应的结构示意图。
参考图2，提供基板100，包括键合面100a。
基板100用于为后续实现器件芯片和互连芯片的键合提供工艺操作基础，具体地，基板100的键合面100a为工艺操作平台。
本实施例中，基板100包括基底、以及位于基底上的互连结构层，互连结构层露出的表面为键合面100a。
互连结构层用于后续与器件芯片和互连芯片实现键合，从而与器件芯片和互连芯片实现电连接，互连结构层还用于与基底实现电连接，相应能够实现器件芯片和互连芯片与基底之间的电连接。
本实施例中，互连结构层为再布线结构(Redistribution Layer)。具体地，再布线结构可以包括一层或多层的再布线层。本实施例中，以再布线结构包括多层的再布线层为示例进行说明。
基底用于通过互连结构层实现与器件芯片和互连芯片之间的电连接，相应能够与外部结构电连接，从而实现器件芯片和互连芯片与外部结构的电连接。
具体地，本实施例中，基底为封装基底，封装基底为印刷电路板(Printed CircuitBoard，PCB)。
参考图3，提供器件芯片200，包括相对的第一面200a和第二面200b。
器件芯片200用于与基板100电连接，从而形成相应的封装结构，以实现相应的功能。
本实施例中，第一面200a为芯片正面，第二面200b为芯片背面。
芯片正面为芯片中的器件朝向的一面，芯片背面为芯片中器件背向的一面。
参考图4，提供互连芯片300。
互连芯片300用于后续与基板100电连接，实现键合于互连芯片300上的互连板与基板100的电连接。
本实施例中，互连芯片300中形成有贯穿互连芯片300的第一互连结构310。
第一互连结构310作为电连接结构，用于后续实现互连板和基板100的电连接。
本实施例中，第一互连结构310为硅通孔(Through-Silicon-Via，TSV)结构。通过TSV结构使互连芯片300在三维方向堆叠的密度较大，外形尺寸较小，并且大大改善芯片速度、以及减小芯片功耗。
本实施例中，第一互连结构310的材料为金属材料，例如：铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
参考图5，将器件芯片200的第一面200a键合于键合面100a上，并与基板100电连接。
本实施例中，第一面200a键合于键合面100a上并与基板100电连接，实现器件芯片200第一面200a与基板100的电连接。
本实施例中，第一面200a为芯片正面，相应实现芯片正面与基板100的电连接。
继续参考图5，将互连芯片300键合于器件芯片200侧部的键合面100a上，并与基板100电连接。
互连芯片300用于与基板100电连接，后续在互连芯片300上键合互连板后，实现纵向上的电连接。
具体地，本实施例中，将互连芯片300键合于器件芯片200侧部的键合面100a上，第一互连结构与基板100电连接。
本实施例中，将器件芯片200的第一面200a键合于键合面100a上的步骤包括：在器件芯片200的第一面200a上，或者，在基板100的键合面100a上形成第一导电凸块110；利用第一导电凸块110实现器件芯片200与基板100的键合，第一导电凸块110电连接器件芯片200与基板100。
作为一种示例，在基板100的键合面100a上形成第一导电凸块110。
第一导电凸块110用于实现互连结构层与器件芯片200之间的电连接。
本实施例中，第一导电凸块110的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第一导电凸块110的材料为锡。
例如，第一导电凸块110可以为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等第一导电凸块间距的情况下，I/O数可以很高，还不受再布线结构尺寸的限制，此外，还适于批量生产，并大大减小尺寸和重量。
在其他实施例中，第一导电凸块还可以为微凸块(uBump)。
本实施例中，将互连芯片300键合于第一芯片200侧部的键合面100a上的步骤包括：在互连芯片300朝向键合面100a的面上，或者，在器件芯片200侧部的键合面100a上形成第一导电凸块110；利用第一导电凸块110实现互连芯片300与基板100的键合，第一导电凸块110电连接互连芯片300与基板100。
作为一种示例，在器件芯片200侧部的键合面100a上形成第一导电凸块110。
第一导电凸块110用于实现互连芯片301与互连结构层之间的电连接。
本实施例中，在键合面100a上形成用于实现器件芯片200和互连芯片300与基板100的键合的第一导电凸块110，再利用第一导电凸块110实现器件芯片200和互连芯片300与基板100的键合，有利于提高工艺效率。
本实施例中，将互连芯片300键合于器件芯片200侧部的键合面100a上的步骤中，第一互连结构与基板100电连接。
第一互连结构与基板100电连接，用于实现基板100后续与互连板纵向上的垂直导通。
本实施例中，将器件芯片200的第一面200a键合于键合面100a上、以及将互连芯片300键合于第一芯片200侧部的键合面100a上之后，封装方法还包括：在相邻第一导电凸块110之间的间隙内填充第一密封层510，第一密封层510包覆第一导电凸块110。
第一密封层510用于实现对器件芯片200与基板100之间的密封、以及实现对互连芯片300与基板100之间的密封，还用于实现对第一导电凸块110的密封。
本实施例中，互连芯片300键合于器件芯片200侧部的键合面100a上，因此，器件芯片200与互连芯片300可以在同一步骤中进行密封，有利于提高工艺效率。
参考图6，提供互连板400。
互连板400用于后续键合在器件芯片200和互连芯片300上，实现器件芯片200与互连芯片300的电连接。
本实施例中，互连板400中形成有第二互连结构。
第二互连结构用于后续与器件芯片200和互连芯片300电连接。
本实施例中，第二互连结构的材料为金属材料，例如：铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
本实施例中，互连板400包括芯片桥(Si bridge)、中介层(interposer)或互连基板。
继续参考图6，将互连板400键合于器件芯片200和互连芯片300上，器件芯片200的第二面200b与互连芯片300通过互连板400电连接。
互连板400用于实现器件芯片200的第二面200b与互连芯片300的电连接，从而将器件芯片200的第二面200b的电性引出。
本实施例中，第二面200b为芯片背面，从而实现器件芯片200的芯片背面与基板100的电连接。
本实施例中，器件芯片200的第一面200a键合于键合面100a上，实现器件芯片200的第一面200a与基板100的电连接，器件芯片200通过与位于器件芯片200第二面200b上的互连板400与互连芯片300电连接，互连芯片300又与基板100电连接，实现器件芯片200的第二面200b与基板100的电连接，从而能够实现器件芯片200相对的第一面200a和第二面200b均与基板100电连接，相应通过基板100与均能够与外部电连接，提高了封装结构的集成度。
在实际工艺过程中，对于采用掩埋式电源轨(buried power rail，BPR)结构和电源分配网络(power delivery network，PDN)结构时，对于芯片尺寸和集成度要求较高，本实施例尤其适用。
本实施例中，在将器件芯片200的第一面200a键合于键合面100a上、以及将互连芯片300键合于器件芯片200侧部的键合面100a上之后，将互连板400键合于器件芯片200和互连芯片300上。
本实施例中，将互连板400键合于器件芯片200和互连芯片300上的步骤中，互连板400与第一互连结构电连接。
互连板400与第一互连结构电连接，从而互连板400能够通过第一互连结构实现与基板100的电连接。
本实施例中，将互连板400键合于器件芯片200和互连芯片300上的步骤中，互连芯片300与器件芯片200通过第二互连结构电连接。
第二互连结构与器件芯片200电连接，将器件芯片200的芯片背面的电性引出，并与互连芯片300电连接，从而实现互连芯片300与器件芯片200的电连接。
本实施例中，将互连板400键合于器件芯片200和互连芯片300上的步骤包括：在互连板400朝向器件芯片200和互连芯片300的面上，或者，在器件芯片200的第二面200b和互连芯片300背向键合面100a的面上形成第二导电凸块120；利用第二导电凸块120实现互连板400与器件芯片200和互连芯片300的键合，第二导电凸块120电连接互连板400与器件芯片200、且电连接互连板400与互连芯片300。
作为一种示例，在互连板400朝向器件芯片200和互连芯片300的面上形成第二导电凸块120。
第二导电凸块120用于实现互连板400与器件芯片200之间的电连接、以及实现互连芯片300与互连板400之间的电连接。
本实施例中，第二导电凸块120的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第二导电凸块120的材料为锡。
例如，第二导电凸块120可以为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等第二导电凸块间距的情况下，I/O数可以很高，还不受再布线结构尺寸的限制，此外，还适于批量生产，并大大减小尺寸和重量。
在其他实施例中，第二导电凸块还可以为微凸块(uBump)。
本实施例中，在互连板400朝向器件芯片200和互连芯片300的面上形成第二导电凸块120，再利用第二导电凸块120实现互连板400与器件芯片200和互连芯片300的键合，有利于提高工艺效率。
本实施例中，将互连板400键合于器件芯片200和互连芯片300上之后，封装方法还包括：在相邻第二导电凸块120之间的间隙内填充第二密封层520，第二密封层520包覆第二导电凸块120。
第二密封层520用于实现对器件芯片200与互连板400之间的密封、以及实现对互连芯片300与互连板400之间的密封，还用于实现对第二导电凸块120的密封。
本实施例中，互连板400键合于器件芯片200和互连芯片300上，因此，器件芯片200与互连芯片300可以在同一步骤中与互连板400进行密封，有利于提高工艺效率。
本实施例中，将互连板400键合于器件芯片200和互连芯片300上之后，封装方法还包括：形成包覆器件芯片200、互连芯片300和互连板400的塑封层500。
塑封层500用于保护器件芯片200、互连芯片300和互连板400的结构。
本实施例中，塑封层500材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，塑封层还可以选用其他合适的封装材料。
本实施例中，将互连板400键合于器件芯片200和互连芯片300上之后，封装方法还包括：在基板100背向键合面100a一侧的表面上形成第三导电凸块130，第三导电凸块130用于实现封装结构与外部电路之间的电连接。
通过第三导电凸块130实现封装结构与外部电路之间的电连接，从而实现器件芯片200的芯片正面和芯片背面均与外部电路之间的电连接。
本实施例中，第三导电凸块130的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第三导电凸块130的材料为锡。
例如，第三导电凸块130可以为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等第二导电凸块间距的情况下，I/O数可以很高，还不受再布线结构尺寸的限制，此外，还适于批量生产，并大大减小尺寸和重量。
在其他实施例中，第三导电凸块还可以为焊球阵列(Ball Grid Array，BGA)结构。
本发明封装方法还提供另一实施例，本实施例与前述实施例的相同之处，在此不再赘述。
本实施例中，将器件芯片的第一面键合于键合面上、以及将互连芯片键合于器件芯片侧部的键合面上之前，还包括：提供第一承载基底；将器件芯片的第一面以及将互连芯片临时键合于第一承载基底上。
第一承载基底用于承载器件芯片和互连芯片，为后续工艺提供平台。
本实施例中，将互连板键合于器件芯片和互连芯片上之后，形成包覆器件芯片、互连芯片和互连板的塑封层。
形成包覆器件芯片、互连芯片和互连板的塑封层，保护住器件芯片、互连芯片和互连板，有利于后续整体将器件芯片、互连芯片和互连板键合于基板上。
本实施例中，形成塑封层之后，进行解键合，以去除第一承载基底。
去除第一承载基底，露出器件芯片和互连芯片待键合的面，为后续键合做准备。
本实施例中，在解键合之后，将器件芯片的第一面键合于键合面上、以及将互连芯片键合于器件芯片侧部的键合面上，实现封装结构的正常功能。
对本实施例所述封装方法的具体描述，可结合参考前述实施例中的相应描述，在此不再赘述。
本发明封装方法还提供又一实施例，本实施例与前述实施例的相同之处，在此不再赘述。
本实施例中，在将器件芯片的第一面键合于键合面上、以及将互连芯片键合于器件芯片侧部的键合面上之前，还包括：提供第二承载基底。
第二承载基底用于承载互连板。
本实施例中，将互连板临时键合于第二承载基底上。
将互连板临时键合于第二承载基底上，为后续键合器件芯片和互连芯片做准备。
本实施例中，将互连板临时键合于第二承载基底上之后，将器件芯片的第二面、以及互连芯片键合于互连板上。
将器件芯片的第二面、以及互连芯片键合于互连板上，先将互连板、器件芯片和互连芯片固定为一个整体，后续在将整体键合于基板上。
本实施例中，将器件芯片的第二面、以及互连芯片键合于互连板上之后，将器件芯片的第一面键合于键合面上、以及将互连芯片键合于器件芯片侧部的键合面上。
将器件芯片的第一面键合于键合面上、以及将互连芯片键合于器件芯片侧部的键合面上，实现封装结构的正常功能。
本实施例中，将器件芯片的第二面、以及互连芯片键合于互连板上之后，还包括：进行解键合，以去除第二承载基底。
去除第二承载基底，为后续工艺制程做准备。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种封装结构，其特征在于，包括：
基板，包括键合面；
器件芯片，包括相对的第一面和第二面，所述第一面键合于所述键合面上并与所述基板电连接；
互连芯片，键合于所述器件芯片侧部的键合面上，并与所述基板电连接；
互连板，键合于所述器件芯片和互连芯片上，所述器件芯片的第二面与所述互连芯片通过所述互连板电连接。
2.如权利要求1所述的封装结构，其特征在于，所述第一面为芯片正面，所述第二面为芯片背面。
3.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：第一导电凸块，位于所述器件芯片与所述基板之间，并电连接所述器件芯片与所述基板，和/或，位于所述互连芯片与所述基板之间，并电连接所述互连芯片与所述基板；
第二导电凸块，位于所述器件芯片与所述互连板之间，并电连接所述器件芯片与所述互连板，和/或，位于所述互连芯片与所述互连板之间，并电连接所述互连芯片与所述互连板。
4.如权利要求3所述的封装结构，其特征在于，所述封装结构还包括：第一密封层，填充于相邻所述第一导电凸块之间的间隙内并包覆所述第一导电凸块；
第二密封层，填充于相邻所述第二导电凸块之间的间隙内并包覆所述第二导电凸块。
5.如权利要求1所述的封装结构，其特征在于，所述互连芯片中形成有贯穿所述互连芯片的第一互连结构，所述基板、以及键合于所述互连芯片上的互连板通过所述第一互连结构电连接。
6.如权利要求1所述的封装结构，其特征在于，所述互连板中形成有第二互连结构，所述互连芯片与所述器件芯片通过所述第二互连结构电连接。
7.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：塑封层，包覆所述器件芯片、互连芯片和互连板。
8.如权利要求1所述的封装结构，其特征在于，所述互连板包括芯片桥、中介层或互连基板。
9.一种封装方法，其特征在于，包括：
提供基板，包括键合面；
提供器件芯片，包括相对的第一面和第二面；
将所述器件芯片的第一面键合于所述键合面上，并与所述基板电连接；
提供互连芯片；
将所述互连芯片键合于所述器件芯片侧部的键合面上，并与所述基板电连接；
提供互连板；
将所述互连板键合于所述器件芯片和互连芯片上，所述器件芯片的第二面与所述互连芯片通过所述互连板电连接。
10.如权利要求9所述的封装方法，其特征在于，提供所述器件芯片的步骤中，所述第一面为芯片正面，所述第二面为芯片背面。
11.如权利要求9所述的封装方法，其特征在于，将所述器件芯片的第一面键合于所述键合面上的步骤包括：在所述器件芯片的第一面上，或者，在所述基板的键合面上形成第一导电凸块；利用所述第一导电凸块实现所述器件芯片与所述基板的键合，所述第一导电凸块电连接所述器件芯片与所述基板。
12.如权利要求9所述的封装方法，其特征在于，将所述互连芯片键合于所述第一芯片侧部的键合面上的步骤包括：在所述互连芯片朝向所述键合面的面上，或者，在所述器件芯片侧部的键合面上形成第一导电凸块；利用所述第一导电凸块实现所述互连芯片与所述基板的键合，所述第一导电凸块电连接所述互连芯片与所述基板。
13.如权利要求11或12所述的封装方法，其特征在于，将所述器件芯片的第一面键合于所述键合面上、以及将所述互连芯片键合于所述器件芯片侧部的键合面上之后，所述封装方法还包括：在相邻所述第一导电凸块之间的间隙内填充第一密封层，所述第一密封层包覆所述第一导电凸块。
14.如权利要求9所述的封装方法，其特征在于，将所述互连板键合于所述器件芯片和互连芯片上的步骤包括：在所述互连板朝向所述器件芯片和互连芯片的面上，或者，在所述器件芯片的第二面和互连芯片背向所述键合面的面上形成第二导电凸块；利用所述第二导电凸块实现所述互连板与所述器件芯片和互连芯片的键合，所述第二导电凸块电连接所述互连板与所述器件芯片、且电连接所述互连板与所述互连芯片。
15.如权利要求14所述的封装方法，其特征在于，将所述互连板键合于所述器件芯片和互连芯片上之后，所述封装方法还包括：在相邻所述第二导电凸块之间的间隙内填充第二密封层，所述第二密封层包覆所述第二导电凸块。
16.如权利要求9所述的封装方法，其特征在于，提供所述互连芯片的步骤中，所述互连芯片中形成有贯穿所述互连芯片的第一互连结构；
将所述互连芯片键合于所述器件芯片侧部的键合面上的步骤中，所述第一互连结构与所述基板电连接；
将所述互连板键合于所述器件芯片和互连芯片上的步骤中，所述互连板与所述第一互连结构电连接。
17.如权利要求9所述的封装方法，其特征在于，提供所述互连板的步骤中，所述互连板中形成有第二互连结构；
将所述互连板键合于所述器件芯片和互连芯片上的步骤中，所述互连芯片与所述器件芯片通过所述第二互连结构电连接。
18.如权利要求9所述的封装方法，其特征在于，将所述互连板键合于所述器件芯片和互连芯片上之后，所述封装方法还包括：形成包覆所述器件芯片、互连芯片和互连板的塑封层。
19.如权利要求9所述的封装方法，其特征在于，将所述器件芯片的第一面键合于所述键合面上、以及将所述互连芯片键合于所述器件芯片侧部的键合面上之前，还包括：提供第一承载基底；将所述器件芯片的第一面以及将所述互连芯片临时键合于所述第一承载基底上；
将所述互连板键合于所述器件芯片和互连芯片上之后，形成包覆所述器件芯片、互连芯片和互连板的塑封层；
形成所述塑封层之后，进行解键合，以去除所述第一承载基底；
在所述解键合之后，将所述器件芯片的第一面键合于所述键合面上、以及将所述互连芯片键合于所述器件芯片侧部的键合面上。
20.如权利要求9所述的封装方法，其特征在于，在将所述器件芯片的第一面键合于所述键合面上、以及将所述互连芯片键合于所述器件芯片侧部的键合面上之后，将所述互连板键合于所述器件芯片和互连芯片上；
或者，
在将所述器件芯片的第一面键合于所述键合面上、以及将所述互连芯片键合于所述器件芯片侧部的键合面上之前，还包括：提供第二承载基底；
将所述互连板临时键合于所述第二承载基底上；
将所述互连板临时键合于所述第二承载基底上之后，将所述器件芯片的第二面、以及所述互连芯片键合于所述互连板上；
将所述器件芯片的第二面、以及所述互连芯片键合于所述互连板上之后，将所述器件芯片的第一面键合于所述键合面上、以及将所述互连芯片键合于所述器件芯片侧部的键合面上；
将所述器件芯片的第二面、以及所述互连芯片键合于所述互连板上之后，还包括：进行解键合，以去除所述第二承载基底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211427495.7A CN118053848A (zh) | 2022-11-15 | 2022-11-15 | 封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211427495.7A CN118053848A (zh) | 2022-11-15 | 2022-11-15 | 封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118053848A true CN118053848A (zh) | 2024-05-17 |
Family
ID=91045557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211427495.7A Pending CN118053848A (zh) | 2022-11-15 | 2022-11-15 | 封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118053848A (zh) |
-
2022
- 2022-11-15 CN CN202211427495.7A patent/CN118053848A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11996401B2 (en) | Packaged die and RDL with bonding structures therebetween | |
| US10867897B2 (en) | PoP device | |
| US10381326B2 (en) | Structure and method for integrated circuits packaging with increased density | |
| US5977640A (en) | Highly integrated chip-on-chip packaging | |
| CN102290394B (zh) | 散热型电子封装结构及其制备方法 | |
| CN102299143B (zh) | 半导体元件 | |
| CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
| CN219716852U (zh) | 一种堆叠式芯片封装结构 | |
| US20230335526A1 (en) | High-density-interconnection packaging structure and method for preparing same | |
| US11869822B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN115394768A (zh) | 一种多层高带宽存储器及其制造方法 | |
| CN118053848A (zh) | 封装结构及封装方法 | |
| CN205542764U (zh) | 封装结构及其中介板 | |
| TW201143018A (en) | A three dimensional chip stacking electronic package with bonding wires | |
| CN212303700U (zh) | Led芯片系统级封装结构 | |
| CN118073317A (zh) | 封装结构及封装方法 | |
| CN118156241A (zh) | 封装结构以及封装方法 | |
| US20240186253A1 (en) | Packaging structure and packaging method | |
| CN118053831A (zh) | 封装结构及封装方法 | |
| CN110634832A (zh) | 一种基于硅通孔转接板的封装结构及其制作方法 | |
| CN118073321A (zh) | 封装结构以及封装方法 | |
| CN215869383U (zh) | 互连的多个倒装芯片堆叠的封装结构 | |
| CN217468336U (zh) | 一种电子封装结构 | |
| CN118073319A (zh) | 封装结构以及封装方法 | |
| CN112420529B (zh) | 封装件及形成封装件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |