CN118042868A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN118042868A
CN118042868A CN202311504154.XA CN202311504154A CN118042868A CN 118042868 A CN118042868 A CN 118042868A CN 202311504154 A CN202311504154 A CN 202311504154A CN 118042868 A CN118042868 A CN 118042868A
Authority
CN
China
Prior art keywords
electrode
pixel
metal layer
transistor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311504154.XA
Other languages
English (en)
Inventor
申东熹
孙宣权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN118042868A publication Critical patent/CN118042868A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示装置。显示装置包括：衬底；第一电压线，在衬底上的第一金属层中，并且在第一方向上延伸；水平栅极线，在第一金属层上的第二金属层中，并且在与第一方向交叉的第二方向上延伸；第一像素的像素电路和第二像素的像素电路，在第一金属层、第二金属层以及在第一金属层和第二金属层之间的有源层中；以及屏蔽线，连接到第一电压线并且在第二方向上延伸，屏蔽线位于第一像素的像素电路和第二像素的像素电路之间。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着面向信息的社会的发展，对用于以各种方式显示图像的显示装置提出了越来越多的需求。例如，在诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置中使用显示装置。显示装置可以是平坦面板显示装置，诸如液晶显示装置、场发射显示装置和有机发光显示装置。在平坦面板显示装置之中，在发光显示装置中，因为显示面板的像素中的每个包括自身能够发光的发光元件，所以可以在不具有向显示面板提供光的背光单元的情况下显示图像。发光元件可以是使用有机材料作为荧光材料的有机发光二极管(OLED)或使用无机材料作为荧光材料的无机发光二极管。
发明内容
本公开的实施方式的方面和特征提供了一种能够通过减小或最小化相邻像素电路之间的耦合电容来减小或防止水平串扰的显示装置。
然而，本公开的实施方式的方面和特征不限于本文中阐述的方面和特征。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的一个或多个实施方式，显示装置包括：衬底；第一电压线，在衬底上的第一金属层中，并且在第一方向上延伸；水平栅极线，在第一金属层上的第二金属层中，并且在与第一方向交叉的第二方向上延伸；第一像素的像素电路和第二像素的像素电路，在第一金属层、第二金属层以及在第一金属层和第二金属层之间的有源层中；以及屏蔽线，连接到第一电压线并且在第二方向上延伸，屏蔽线位于第一像素的像素电路和第二像素的像素电路之间。
第一像素的像素电路可以包括：第一电容器电极，在第一金属层中在屏蔽线的一侧处；以及第二电容器电极，在有源层中并且与第一电容器电极重叠。第二像素的像素电路可以包括：第三电容器电极，在第一金属层中在屏蔽线的另一侧处；以及第四电容器电极，在有源层中并且与第三电容器电极重叠。
屏蔽线可以在第一金属层中并且与第一电压线一体地形成。
第一像素的像素电路还可以包括第一晶体管。第一像素的第一晶体管可以包括：漏电极，在有源层中并且电连接到第一电压线；源电极，在有源层中并且与第二电容器电极一体地形成；以及栅电极，在第二金属层中。
显示装置还可以包括：第一连接电极，在第二金属层中，并且将第一电压线电连接到第一晶体管的漏电极；以及第二连接电极，在第二金属层中，并且与第一晶体管的栅电极一体地形成，并且连接到第一电容器电极。
显示装置还可以包括：第一有源延伸部，在有源层中，并且从第二电容器电极延伸；第一电极，在第二金属层上的第三金属层中，并且连接到第一有源延伸部；第一接触电极，在第三金属层上的第四金属层中，并且连接到第一电极；以及发光元件，连接到第一接触电极。
显示装置还可以包括：第二电极，在第三金属层中平行于第一电极；第二接触电极，在第四金属层中，并且连接到发光元件；以及第二电压线，在第二金属层中在第二方向上延伸并连接到第二电极。
显示装置还可以包括：第一有源延伸部，在有源层中，并且从第二电容器电极延伸；第一电极，在第二金属层上的第三金属层中，并且在第一方向上延伸；第一接触电极，在第三金属层上的第四金属层中，连接到第一有源延伸部，并且与第一电极绝缘；以及发光元件，连接到第一接触电极。
显示装置可以还包括：第一有源延伸部，在有源层中，并且从第二电容器电极延伸；像素电极，在第二金属层上的第三金属层中，并且连接到第一有源延伸部；发光层，在像素电极上；公共电极，在发光层上；以及第二电压线，在第二金属层中在第二方向延伸并且连接到公共电极。
屏蔽线可以包括：第一屏蔽线，在第一金属层中，并且与第一电压线一体地形成；以及第二屏蔽线，在第二金属层中，并且与第一屏蔽线重叠。
第一像素的像素电路可以包括：第一电容器电极，在第一金属层中在第一屏蔽线的一侧处；以及第二电容器电极，在有源层中并且与第一电容器电极重叠。第二像素的像素电路可以包括：第三电容器电极，在第一金属层中在第一屏蔽线的另一侧处；以及第四电容器电极，在有源层中并且与第三电容器电极重叠。
第一像素的像素电路还可以包括第一晶体管。第一像素的第一晶体管可以包括在有源层中且电连接到第一电压线的漏电极、在有源层中且与第二电容器电极一体地形成的源电极、以及在第二金属层中的栅电极。
显示装置还可以包括：第一连接电极，在第二金属层中并且将第一电压线电连接到第一晶体管的漏电极；以及第二连接电极，在第二金属层中，与第一晶体管的栅电极一体地形成，并且连接到第一电容器电极。
第二屏蔽线可以在第二金属层中并且与第一连接电极一体地形成。
根据本公开的一个或多个实施方式，显示装置包括：衬底；第一电压线，在衬底上的第一金属层中，并且在第一方向上延伸；第一像素的像素电路和第二像素的像素电路，在第一金属层、第一金属层上的有源层以及有源层上的第二金属层中；以及屏蔽线，在第一金属层中，屏蔽线与第一电压线一体地形成并且位于第一像素的像素电路和第二像素的像素电路之间。
第一像素的像素电路可以包括：第一电容器电极，在第一金属层中在屏蔽线的一侧处；以及第二电容器电极，在有源层中并且与第一电容器电极重叠。第二像素的像素电路可以包括：第三电容器电极，在第一金属层中在屏蔽线的另一侧处；以及第四电容器电极，在有源层中并且与第三电容器电极重叠。
第一像素的像素电路还可以包括第一晶体管。第一像素的第一晶体管可以包括在有源层中且电连接到第一电压线的漏电极、在有源层中且与第二电容器电极一体地形成的源电极、以及在第二金属层中的栅电极。
根据本公开的实施方式，显示装置包括：衬底；第一电压线，在衬底上的第一金属层中，并且在第一方向上延伸；第一像素的像素电路和第二像素的像素电路，在第一金属层、第一金属层上的有源层以及有源层上的第二金属层中；以及屏蔽线，在第一像素的像素电路和第二像素的像素电路之间。屏蔽线包括在第一金属层中且与第一电压线一体地形成的第一屏蔽线、以及在第二金属层中且与第一屏蔽线重叠的第二屏蔽线。
第一像素的像素电路可以包括：第一电容器电极，在第一金属层中在第一屏蔽线的一侧处；以及第二电容器电极，在有源层中并且与第一电容器电极重叠。第二像素的像素电路可以包括：第三电容器电极，在第一金属层中在第一屏蔽线的另一侧处；以及第四电容器电极，在有源层中并且与第三电容器电极重叠。
第一像素的像素电路还可以包括第一晶体管。第一像素的第一晶体管可以包括：漏电极，在有源层中并且电连接到第一电压线；源电极，在有源层中并且与第二电容器电极一体地形成；以及栅电极，在第二金属层中。
在根据实施方式的显示装置中，可以包括第一像素的像素电路和第二像素的像素电路之间的屏蔽线，以最小化第一像素的像素电路和第二像素的像素电路之间的耦合电容，并防止水平串扰，从而改善图像质量。
然而，根据本公开的实施方式的效果不限于以上例示的那些，并且各种其它效果被并入本文。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是示出根据一个或多个实施方式的显示装置的平面图；
图2是示出根据一个或多个实施方式的显示装置中的竖直栅极线和水平栅极线的接触部分的平面图；
图3是示出根据一个或多个实施方式的显示装置的像素和线的图；
图4是示出根据一个或多个实施方式的显示装置的像素的电路图；
图5和图6是示出根据一个或多个实施方式的显示装置的薄膜晶体管层的平面图；
图7是示出根据一个或多个实施方式的显示装置的第一金属层的平面图；
图8是沿着图5和图6的线I-I'截取的剖视图；
图9是沿着图5和图6的线II-II'截取的剖视图；
图10和图11是示出根据一个或多个实施方式的显示装置的薄膜晶体管层的平面图；
图12是示出根据一个或多个实施方式的显示装置的第一金属层和第二金属层的平面图；
图13是沿着图10和图11的线III-III'截取的剖视图；
图14是示出根据一个或多个实施方式的显示装置中的发光元件层的示例的平面图；
图15是沿着图14的线IV-IV'和V-V'截取的剖视图；
图16是示出根据一个或多个实施方式的显示装置中的发光元件层的另一示例的平面图；
图17是沿着图16的线VI-VI'和VII-VII'截取的剖视图；以及
图18是示出根据一个或多个实施方式的显示装置中的发光元件层的示例的剖视图。
具体实施方式
在下面的描述中，出于说明的目的，对许多具体细节进行阐述以提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”是可互换的词语，其是采用本文中公开的本公开中的一个或多个的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些具体细节或者具有一个或多个等同布置的情况下对各种实施方式进行实践。在其它实例中，为了避免不必要地模糊各种实施方式，以框图形式示出结构和装置。此外，各种实施方式可以是不同的，但不一定是排他的也并非限制本公开。例如，在不背离本公开的精神和范围的情况下，实施方式的特定形状、配置和特性可以在其它实施方式中使用或实施。
除非另有说明，否则示出的实施方式应被理解为提供一些方式的不同细节的特征，其中可以在实践中以所述一些方式来实施本公开。因此，除非另有说明，否则在不背离本公开的精神和范围的情况下，各种实施方式的特征、部件、模块、层、膜、面板、区域和/或方面等(下文中，单独称为或统称为“元件”)可以另行组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常是为了使相邻元件之间的边界清楚。因此，除非有说明，否则交叉影线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、图示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
此外，在附图中，出于清楚和/或描述的目的，元件的尺寸和相对尺寸可以被夸大。当可以不同地实施实施方式时，具体处理顺序可以与所描述的顺序不同地执行。例如，两个连续地描述的过程可以基本上同时地执行，或者以与所描述的顺序相反的顺序执行。此外，相同的附图标记表示相同的元件。
当元件或层被称为在另一元件或层“上”、“连接至”或“联接至”另一元件或层时，其可以直接在另一元件或层上、直接连接至或联接至另一元件或层，或者可以存在介于中间的元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接至”或“直接联接至”另一元件或层时，不存在介于中间的元件或层。为此，术语“连接”可以表示在存在或者不存在介于中间的元件的情况下的物理连接、电连接和/或流体连接。
此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且因此X轴、Y轴和Z轴可以以更宽泛的含义进行解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
出于本公开的目的，“X、Y和Z中的至少一个”、“选自由X、Y和Z构成的组中的至少一个”以及“选自X、Y和Z中的至少一个”可以解释为仅X、仅Y、仅Z、或者X、Y和Z中的两个或更多个的任何组合(诸如，以XYZ、XYY、YZ、ZZ等为例)。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
虽然术语“第一”、“第二”等可以在本文中用于描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的精神和范围的情况下，下面讨论的第一元件可以称为第二元件。
诸如“下面(beneath)”、“下方(below)”、“之下(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“之上(over)”、“较高(higher)”、“侧(side)”(例如，如“侧壁(sidewall)”中那样)等的空间相对术语可以在本文中用于描述性目的，并且从而用于描述如附图中所示的一个元件与另一(些)元件的关系。除了附图中描绘的取向之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同取向。例如，如果将附图中的设备翻转，则描述为在其它元件或特征“下方”或“下面”的元件将随之取向为在其它元件或特征“上方”。因此，术语“下方”可以涵盖上方和下方两种取向。此外，设备可以以其它方式取向(例如，旋转90度或处于其它取向)，并且因而应相应地解释本文中所使用的空间相对描述词。
本文中使用的术语是出于描述特定实施方式的目的，而非旨在进行限制。除非上下文另有明确指示，否则如本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式。此外，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示所陈述的特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。还应注意的是，如本文中所使用的，术语“基本上”、“约”和其它类似术语用作近似术语而不用作程度术语，并且因此用于为本领域普通技术人员将认识到的测量值、计算值和/或提供值中的固有偏差留有余量。
本文中参考剖面图和/或分解图对各种实施方式进行描述，所述剖面图和/或分解图是实施方式和/或中间结构的示意图。因此，将预期由例如制造技术和/或公差而导致的与图示形状的偏差。因此，本文中公开的实施方式不应该一定被理解为受限于特定示出的区域形状，而是将包括由例如制造引起的形状上的偏差。以这种方式，附图中示出的区域本质上可为示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且因此不一定旨在进行限定。
按照本领域中的惯例，针对功能性块、单元、部分和/或模块，附图中描述并示出了一个或多个实施方式。本领域技术人员将理解的是，这些块、单元、部分和/或模块通过可使用基于半导体的制备技术或其它制造技术而形成的电子(或光学)电路(诸如，逻辑电路、分立部件、微处理器、硬布线电路、存储器元件、布线连接等)物理上地实现。在块、单元、部分和/或模块通过微处理器或其它类似硬件实施的情况下，可使用软件(例如，微代码)对所述块、单元、部分和/或模块进行编程和控制以执行本文中讨论的各种功能，并且可选地，可以由固件和/或软件来驱动它们。还考虑到的是，每个块、单元、部分和/或模块可以通过专用硬件进行实施，或者实施为执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或多个编程式微处理器和相关电路)的组合。此外，在不背离本公开的精神和范围的情况下，一个或多个实施方式的每个块、单元、部分和/或模块可以在物理上划分成两个或更多个交互且分立的块、单元、部分和/或模块。此外，在不背离本公开的精神和范围的情况下，一些实施方式的块、单元、部分和/或模块可以物理地组合成更复杂的块、单元、部分和/或模块。
除非在本文中另有限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的术语，应解释为具有与其在相关技术和本公开的语境中的含义一致的含义，并且不应以理想化或过于形式的含义进行解释，除非本文中明确地如此限定。
在下文中，参考附图描述本公开的详细实施方式。
图1是示出根据一个或多个实施方式的显示装置的平面图。
如本文中使用的术语“上”、“顶”和“顶表面”表示相对于显示装置的向上方向(即，Z轴方向)。如本文中使用的术语“下”、“底”和“底表面”表示相对于显示装置的向下方向(即，与Z轴方向相反的方向)。此外，术语“左”、“右”、“上”和“下”分别指示显示装置表面上的相应方向。例如，术语“左”指示与X轴方向相反的方向，术语“右”指示X轴方向，术语“上”指示Y轴方向，并且术语“下”指示与Y轴方向相反的方向。
参考图1，显示装置10，其为用于显示运动或静止图像的装置，可以用作诸如电视、膝上型计算机、监视器、广告牌和物联网(IoT)装置的各种产品以及诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书阅读器、便携式多媒体播放器(PMP)、导航装置和/或超移动PC(UMPC)的便携式电子装置的显示屏。
显示装置10可以包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240和电源单元250。
显示面板100在平面图中可以具有矩形形状。例如，在平面图中，显示面板100可以呈具有在第一方向(X轴方向)上的长边以及在第二方向(Y轴方向)上的短边的矩形形状。由在第一方向(X轴方向)上的长边和在第二方向(Y轴方向)上的短边形成的拐角可以被直角化，或者可以以适当的曲率(例如，预定曲率)被圆化。显示面板100的平面形状不限于矩形形状，并且可以形成为另外的多边形形状、圆形形状或椭圆形形状。例如，显示面板100可以形成为平坦的，但不限于此。在另一示例中，显示面板100可以以适当的曲率(例如，预定的曲率)弯曲。
显示面板100可以包括显示区域DA和非显示区域NDA。
显示区域DA，其为用于显示图像的区域，可以被限定为显示面板100的中央区域。显示区域DA可以包括像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL和竖直电压线VVSL以及第二电压线VSL。像素SP可以在每个像素区域中形成在数据线DL和栅极线GL的交叉点处。像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以连接到一个水平栅极线HGL和一个数据线DL。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以被限定为输出光的最小单位区域。
第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括具有有机发光层的有机发光二极管(OLED)、包括量子点发光层的量子点发光二极管(LED)、微米LED或具有无机半导体的无机LED。
第一像素SP1可以发射诸如红光的第一颜色的光，第二像素SP2可以发射诸如绿光的第二颜色的光，并且第三像素SP3可以发射诸如蓝光的第三颜色的光。第三像素SP3、第一像素SP1和第二像素SP2的像素电路可以沿着第二方向(Y轴方向)布置，但是像素电路的布置方向不限于此。
栅极线GL可以包括竖直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
竖直栅极线VGL可以连接到显示驱动器220以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。竖直栅极线VGL可以平行于数据线DL设置。水平栅极线HGL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平栅极线HGL中的每个可以与竖直栅极线VGL交叉。例如，一个水平栅极线HGL可以通过接触部分MDC连接到竖直栅极线VGL中的一个。接触部分MDC可以对应于水平栅极线HGL在其中被插入到接触孔中并接触竖直栅极线VGL的部分。辅助栅极线BGL可以从水平栅极线HGL延伸以向第一像素SP1、第二像素SP2和第三像素SP3提供栅极信号。
数据线DL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1、第二数据线DL2和第三数据线DL3中的每个可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个提供数据电压。
初始化电压线VIL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。初始化电压线VIL可以将从显示驱动器220接收到的初始化电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路。初始化电压线VIL可以从第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路接收感测信号，以向显示驱动器220提供感测信号。
第一电压线VDL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。第一电压线VDL可以向第一像素SP1、第二像素SP2和第三像素SP3提供从电源单元250接收的驱动电压或高电势电压。
水平电压线HVDL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电势电压。
竖直电压线VVSL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。竖直电压线VVSL可以连接到第二电压线VSL。竖直电压线VVSL可以将从电源单元250接收到的低电势电压提供给第二电压线VSL。
第二电压线VSL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。第二电压线VSL可以向第一像素SP1、第二像素SP2和第三像素SP3提供低电势电压。
像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL和第二电压线VSL之间的连接关系在设计上可以根据像素SP的数量和布置而改变。
非显示区域NDA可以被限定为显示面板100的除了显示区域DA之外的剩余区域。例如，非显示区域NDA可以包括将竖直栅极线VGL、数据线DL、初始化电压线VIL、第一电压线VDL和竖直电压线VVSL连接到显示驱动器220的扇出线、以及连接到柔性膜210的焊盘部分。
设置在柔性膜210的一侧上的输入端子可以通过膜附接工艺附接到电路板230，并且设置在柔性膜210的另一侧处的输出端子可以通过膜附接工艺附接到焊盘部分。例如，柔性膜210可以像带载封装或膜上芯片那样被弯曲。柔性膜210可以朝向显示面板100的下部分弯曲，以减小显示装置10的边框区域。
显示驱动器220可以安装在柔性膜210上。例如，显示驱动器220可以被实现为集成电路(IC)。显示驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，并且根据数据控制信号，将数字视频数据转换成模拟数据电压，以通过扇出线将其提供给数据线DL。显示驱动器220可以根据从时序控制器240提供的栅极控制信号来生成栅极信号，并且以设定顺序将栅极信号顺序地提供到竖直栅极线VGL。因此，显示驱动器220可以同时(例如，同步地)用作数据驱动器和栅极驱动器。因为显示装置10包括设置在非显示区域NDA的下侧上的显示驱动器220，所以可以减小或最小化非显示区域NDA的左侧、右侧和上侧的尺寸。
电路板230可以支承时序控制器240和电源单元250，并且向显示驱动器220提供信号和电力。例如，电路板230可以将从时序控制器240提供的信号和从电源单元250提供的电力电压提供给显示驱动器220，以通过每个像素显示图像。为此，可以在电路板230上设置信号线和电力线。
时序控制器240可以安装在电路板230上，并且通过设置在电路板230上的用户连接器接收从显示驱动系统或图形装置提供的图像数据和时序同步信号。时序控制器240可以通过基于时序同步信号排布图像数据以与像素排布结构适配来生成数字视频数据，并且可以将生成的数字视频数据提供给显示驱动器220。时序控制器240可以基于时序同步信号生成数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制显示驱动器220的数据电压提供时序，并且可以基于栅极控制信号来控制显示驱动器220的栅极信号提供时序。
电源单元250可以设置在电路板230上，以向显示驱动器220和显示面板100提供电力电压。例如，电源单元250可以生成驱动电压或高电势电压并将其提供给第一电压线VDL，可以生成低电势电压并将其提供给竖直电压线VVSL，并且可以生成初始化电压并将其提供给初始化电压线VIL。
图2是示出根据一个实施方式的显示装置中的竖直栅极线和水平栅极线的接触部分的平面图。
参考图2，显示区域DA可以包括第一显示区域DA1、第二显示区域DA2和第三显示区域DA3。
水平栅极线HGL中的每个可以与竖直栅极线VGL相交。水平栅极线HGL可以在接触部分MDC和非接触部分NMC中与竖直栅极线VGL交叉。例如，一个水平栅极线HGL可以通过接触部分MDC连接到竖直栅极线VGL中的一个。一个水平栅极线HGL可以在非接触部分NMC中与其它的竖直栅极线VGL绝缘。
第一显示区域DA1的接触部分MDC可以设置在从第一显示区域DA1的左上端延伸到第一显示区域DA1的右下端的延长线(即，虚拟线)上。第二显示区域DA2的接触部分MDC可以设置在从第二显示区域DA2的左上端延伸到第二显示区域DA2的右下端的延长线(即，虚拟线)上。第三显示区域DA3的接触部分MDC可以设置在从第三显示区域DA3的左上端延伸到第三显示区域DA3的右下端的延长线(即，虚拟线)上。因此，在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个中，接触部分MDC可以沿着第一方向(X轴方向)和与第二方向(Y轴方向)相反的方向之间的对角线方向布置。
显示装置10可以包括用作数据驱动器和栅极驱动器的显示驱动器220。因此，因为数据线DL从设置在非显示区域NDA的下侧上的显示驱动器220接收数据电压，并且竖直栅极线VGL从设置在非显示区域NDA的下侧上的显示驱动器220接收栅极信号，所以显示装置10可以减小或最小化非显示区域NDA的左侧、右侧和上侧的尺寸。
图3是示出根据一个或多个实施方式的显示装置的像素和线的图。
参考图3，像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第三像素SP3、第一像素SP1和第二像素SP2的像素电路可以沿着第二方向(Y轴方向)布置，但是像素电路的布置方向不限于此。
第一像素SP1、第二像素SP2和第三像素SP3中的每个可以连接到第一电压线VDL、初始化电压线VIL、栅极线GL和数据线DL。
第一电压线VDL可以在第二方向(Y轴方向)上延伸。第一电压线VDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第一电压线VDL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的晶体管提供驱动电压或高电势电压。
屏蔽线SHD可以在第一方向(X轴方向)上从第一电压线VDL延伸。屏蔽线SHD可以与第一电压线VDL一体地形成，但不限于此。屏蔽线SHD可以从第一电压线VDL接收驱动电压或高电势电压。屏蔽线SHD可以设置在第二像素SP2的像素电路和第一像素SP1的像素电路之间，以减小第二像素SP2的像素电路和第一像素SP1的像素电路之间的耦合电容。屏蔽线SHD可以设置在第一像素SP1的像素电路和第三像素SP3的像素电路之间，以减小第一像素SP1的像素电路和第三像素SP3的像素电路之间的耦合电容。
水平电压线HVDL可以在第一方向(X轴方向)上延伸。水平电压线HVDL可以设置到水平栅极线HGL的上侧。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电势电压。
初始化电压线VIL可以在第二方向(Y轴方向)上延伸。初始化电压线VIL可以设置在辅助栅极线BGL的右侧上。初始化电压线VIL可以设置在辅助栅极线BGL和数据线DL之间。初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路提供初始化电压。初始化电压线VIL可以从第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路接收感测信号，以向显示驱动器220提供感测信号。
栅极线GL可以包括竖直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
竖直栅极线VGL可以在第二方向(Y轴方向)上延伸。可以在相邻的像素SP之间设置至少一个竖直栅极线VGL。竖直栅极线VGL可以连接在显示驱动器220和水平栅极线HGL之间。竖直栅极线VGL中的每个可以与水平栅极线HGL交叉。竖直栅极线VGL可以将从显示驱动器220接收的栅极信号提供给水平栅极线HGL。
例如，第(n-3)竖直栅极线VGLn-3(其中，n是大于或等于4的整数)和第(n-2)竖直栅极线VGLn-2可以设置到设置在第j列COLj(其中j是正整数)中的像素SP的左侧。竖直栅极线VGL可以在第一电压线VDL的左侧处并排设置。第(n-1)竖直栅极线VGLn-1和第n竖直栅极线VGLn可以设置在设置于第j列COLj中的像素SP和设置于第(j+1)列COLj+1中的像素SP之间。第(n-1)竖直栅极线VGLn-1可以通过接触部分MDC连接到第(n-1)水平栅极线HGLn-1，并且可以与剩余的水平栅极线HGL绝缘。第n竖直栅极线VGLn可以通过接触部分MDC连接到第n水平栅极线HGLn，并且可以与剩余的水平栅极线HGL绝缘。第(n-1)竖直栅极线VGLn-1和第n竖直栅极线VGLn可以设置在连接到设置在第j列COLj中的像素SP的数据线DL和连接到设置在第(j+1)列COLj+1中的像素SP的第一电压线VDL之间。
水平栅极线HGL可以在第一方向(X轴方向)上延伸。水平栅极线HGL可以设置到第二像素SP2的像素电路的上侧。水平栅极线HGL可以连接在竖直栅极线VGL和辅助栅极线BGL之间。水平栅极线HGL可以将从竖直栅极线VGL接收的栅极信号提供给辅助栅极线BGL。
例如，第(n-1)水平栅极线HGLn-1可以设置在设置于第k行ROWk(k是正整数)中的第二像素SP2的像素电路的上侧上。第(n-1)水平栅极线HGLn-1可以通过接触部分MDC连接到第(n-1)竖直栅极线VGLn-1，并且可以与剩余的竖直栅极线VGL绝缘。第n水平栅极线HGLn可以设置在设置于第(k+1)行ROWk+1中的第二像素SP2的像素电路的上侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到第n竖直栅极线VGLn，并且可以与剩余的竖直栅极线VGL绝缘。
辅助栅极线BGL可以在与第二方向(Y轴方向)相反的方向上从水平栅极线HGL延伸。辅助栅极线BGL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以将从水平栅极线HGL接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的像素电路。
数据线DL可以在第二方向(Y轴方向)上延伸。数据线DL可以向像素SP提供数据电压。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。
第二数据线DL2可以在第二方向(Y轴方向)上延伸。第二数据线DL2可以设置在初始化电压线VIL的右侧上。第二数据线DL2可以将从显示驱动器220接收的数据电压提供给第二像素SP2的像素电路。
第三数据线DL3可以在第二方向(Y轴方向)上延伸。第三数据线DL3可以设置在第二数据线DL2的右侧上。第三数据线DL3可以将从显示驱动器220接收的数据电压提供给第三像素SP3的像素电路。
第一数据线DL1可以在第二方向(Y轴方向)上延伸。第一数据线DL1可以设置在第三数据线DL3的右侧上。第一数据线DL1可以将从显示驱动器220接收的数据电压提供给第一像素SP1的像素电路。
竖直电压线VVSL可以在第二方向(Y轴方向)上延伸。竖直电压线VVSL可以设置到竖直栅极线VGL的左侧。竖直电压线VVSL可以连接在电源单元250和第二电压线VSL之间。竖直电压线VVSL可以向第二电压线VSL提供从电源单元250提供的低电势电压。
第二电压线VSL可以在第一方向(X轴方向)上延伸。第二电压线VSL可以设置到第三像素SP3的像素电路的下侧。第二电压线VSL可以将从竖直电压线VVSL接收的低电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3的发光元件层。
图4是示出根据一个或多个实施方式的显示装置的像素的电路图。
参考图4，像素SP中的每个可以连接到第一电压线VDL、数据线DL、初始化电压线VIL、栅极线GL和第二电压线VSL。
第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3、第一电容器C1以及多个发光元件ED。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以连接到第一节点N1，其漏电极可以连接到第一电压线VDL，并且其源电极可以连接到第二节点N2。第一晶体管ST1可以基于施加到栅电极的数据电压来控制漏-源电流(或驱动电流)。
发光元件ED可以包括第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以串联连接。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以接收驱动电流以发射光。发光元件ED的光发射量或亮度可以与驱动电流的大小成比例。发光元件ED可以是具有有机发光层的有机发光二极管(OLED)、包括量子点发光层的量子点发光二极管(LED)、微米LED或具有无机半导体的无机LED。
第一发光元件ED1的第一电极可以连接到第二节点N2，并且第一发光元件ED1的第二电极可以连接到第三节点N3。第一发光元件ED1的第一电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的漏电极和第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可以通过第三节点N3连接到第二发光元件ED2的第一电极。
第二发光元件ED2的第一电极可以连接到第三节点N3，并且第二发光元件ED2的第二电极可以连接到第四节点N4。第三发光元件ED3的第一电极可以连接到第四节点N4，并且第三发光元件ED3的第二电极可以连接到第五节点N5。第四发光元件ED4的第一电极可以连接到第五节点N5，并且第四发光元件ED4的第二电极可以连接到第二电压线VSL。
第二晶体管ST2可以由栅极线GL的栅极信号导通，以将数据线DL电连接到为第一晶体管ST1的栅电极的第一节点N1。第二晶体管ST2可以根据栅极信号导通，以向第一节点N1提供数据电压。第二晶体管ST2的栅电极可以连接到栅极线GL，其漏电极可以连接到数据线DL，且其源电极可以连接到第一节点N1。第二晶体管ST2的源电极可以通过第一节点N1连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。
第三晶体管ST3可以由栅极线GL的栅极信号导通，以将初始化电压线VIL电连接到为第一晶体管ST1的源电极的第二节点N2。第三晶体管ST3可以根据栅极信号导通，以向第二节点N2提供初始化电压。第三晶体管ST3可以根据栅极信号导通，以向初始化电压线VIL提供感测信号。第三晶体管ST3的栅电极可以连接到栅极线GL，其漏电极可以连接到第二节点N2，且其源电极可以连接到初始化电压线VIL。第三晶体管ST3的漏电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第一电容器C1的第二电容器电极和第一发光元件ED1的第一电极。第一电容器C1可以连接在第一节点N1和第二节点N2之间。
图5和图6是示出根据一个或多个实施方式的显示装置的薄膜晶体管层的平面图，并且图7是示出根据一个或多个实施方式的显示装置的第一金属层的平面图。图5和图6示出了附图标记在它们之间被分配成使附图看起来不那么杂乱的相同视图。图8是沿着图5和图6的线I-I'截取的剖视图，并且图9是沿着图5和图6的线II-II'截取的剖视图。
参考图5至图9，显示区域DA可以包括像素SP、第一电压线VDL、屏蔽线SHD、水平电压线HVDL、初始化电压线VIL、第(n-1)竖直栅极线VGLn-1、第n竖直栅极线VGLn、第n水平栅极线HGLn、辅助栅极线BGL、数据线DL、竖直电压线VVSL和第二电压线VSL。
像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第三像素SP3、第一像素SP1和第二像素SP2的像素电路可以沿着第二方向(Y轴方向)布置，但是像素电路的布置方向不限于此。
第一电压线VDL可以在衬底SUB上设置在第一金属层MTL1中。第一电压线VDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第一电压线VDL可以在厚度方向(Z轴方向)上与第二金属层MTL2的第一连接电极CE1和第六连接电极CE6重叠。第一电压线VDL可以通过多个第一接触孔CNT1连接到第一连接电极CE1。第一连接电极CE1可以通过第二接触孔CNT2连接到第一像素SP1的第一晶体管ST1的漏电极DE1，并且可以通过第十七接触孔CNT17连接到第三像素SP3的第一晶体管ST1的漏电极DE1。第一电压线VDL可以通过第九接触孔CNT9连接到第六连接电极CE6。第六连接电极CE6可以通过第十接触孔CNT10连接到第二像素SP2的第一晶体管ST1的漏电极DE1。因此，第一电压线VDL可以通过第一连接电极CE1和第六连接电极CE6向第一像素SP1、第二像素SP2和第三像素SP3提供驱动电压。
屏蔽线SHD可以设置在第一金属层MTL1中。屏蔽线SHD可以在第一方向(X轴方向)上从第一电压线VDL延伸。屏蔽线SHD可以与第一电压线VDL一体地形成，但不限于此。屏蔽线SHD可以从第一电压线VDL接收驱动电压或高电势电压。
屏蔽线SHD可以设置在第二像素SP2的第一电容器C1和第一像素SP1的第一电容器C1之间。屏蔽线SHD可以设置在第二像素SP2的第三电容器电极CPE3和第一像素SP1的第一电容器电极CPE1之间。屏蔽线SHD可以与第二像素SP2的第四电容器电极CPE4和第一像素SP1的第二电容器电极CPE2彼此间隔开的区域重叠。屏蔽线SHD可以减小第二像素SP2的像素电路和第一像素SP1的像素电路之间的耦合电容。屏蔽线SHD可以设置在第一像素SP1的第一电容器C1和第三像素SP3的第一电容器C1之间。屏蔽线SHD可以设置在第一像素SP1的第一电容器电极CPE1和第三像素SP3的第五电容器电极CPE5之间。屏蔽线SHD可以与第一像素SP1的第二电容器电极CPE2和第三像素SP3的第六电容器电极CPE6彼此间隔开的区域重叠。屏蔽线SHD可以减小第一像素SP1的像素电路和第三像素SP3的像素电路之间的耦合电容。因此，显示装置10可以减小或最小化第一像素SP1、第二像素SP2和第三像素SP3之间的耦合电容，并通过包括屏蔽线SHD来改善图像质量。
水平电压线HVDL可以设置在第二金属层MTL2中。第二金属层MTL2可以设置在覆盖有源层ACTL的栅极绝缘层GI上。水平电压线HVDL可以设置到第n水平栅极线HGLn的上侧。水平电压线HVDL可以通过第二十六接触孔CNT26连接到第一电压线VDL以接收驱动电压。例如，水平电压线HVDL可以通过第二十八接触孔CNT28向第三金属层的对准电极提供驱动电压或高电势电压。
初始化电压线VIL可以设置在第一金属层MTL1中。初始化电压线VIL可以设置在辅助栅极线BGL的右侧上。第二金属层MTL2的第五连接电极CE5可以通过第七接触孔CNT7将初始化电压线VIL电连接到第一像素SP1的第三晶体管ST3的源电极SE3和第三像素SP3的第三晶体管ST3的源电极SE3。第一像素SP1的第三晶体管ST3的源电极SE3和第三像素SP3的第三晶体管ST3的源电极SE3可以一体地形成，但不限于此。第二金属层MTL2的第十连接电极CE10可以通过第十五接触孔CNT15将初始化电压线VIL电连接到第二像素SP2的第三晶体管ST3的源电极SE3。因此，初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3提供初始化电压，并从第三晶体管ST3接收感测信号。
多个竖直栅极线VGL可以设置在第一金属层MTL1中。第(n-1)竖直栅极线VGLn-1和第n竖直栅极线VGLn可以设置在第一电压线VDL的左侧上。第(n-1)竖直栅极线VGLn-1可以在厚度方向(Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第二十四接触孔CNT24连接到辅助电极AUE。因此，第(n-1)竖直栅极线VGLn-1可以通过连接到辅助电极AUE来减小线电阻。
第n竖直栅极线VGLn可以通过接触部分MDC连接到第二金属层MTL2的第n水平栅极线HGLn。第n竖直栅极线VGLn可以向第n水平栅极线HGLn提供栅极信号。第n竖直栅极线VGLn可以在厚度方向(Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第二十五接触孔CNT25连接到辅助电极AUE。因此，第n竖直栅极线VGLn可以通过连接到辅助电极AUE来减小线电阻。
第n水平栅极线HGLn可以设置在第二金属层MTL2中。第n水平栅极线HGLn可以设置在第二像素SP2的像素电路的上侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到设置在第一金属层MTL1中的第n竖直栅极线VGLn。第n水平栅极线HGLn可以将从第n竖直栅极线VGLn接收的栅极信号提供给辅助栅极线BGL。
辅助栅极线BGL可以设置在第二金属层MTL2中。辅助栅极线BGL可以在第二方向(Y轴方向)的相反方向上从第n水平栅极线HGLn突出。辅助栅极线BGL可以与第n水平栅极线HGLn一体地形成，但不限于此。辅助栅极线BGL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以将从第n水平栅极线HGLn接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二晶体管ST2和第三晶体管ST3。
第二数据线DL2可以设置在第一金属层MTL1中。第二数据线DL2可以设置在初始化电压线VIL的右侧上。第二金属层MTL2的第八连接电极CE8可以通过第十二接触孔CNT12将第二数据线DL2电连接到第二像素SP2的第二晶体管ST2的漏电极DE2。第二数据线DL2可以向第二像素SP2的第二晶体管ST2提供数据电压。
第三数据线DL3可以设置在第一金属层MTL1中。第三数据线DL3可以设置在第二数据线DL2的右侧上。第二金属层MTL2的第十二连接电极CE12可以通过第十九接触孔CNT19将第三数据线DL3电连接到第三像素SP3的第二晶体管ST2的漏电极DE2。第三数据线DL3可以向第三像素SP3的第二晶体管ST2提供数据电压。
第一数据线DL1可以设置在第一金属层MTL1中。第一数据线DL1可以设置在第三数据线DL3的右侧上。第二金属层MTL2的第三连接电极CE3可以通过第四接触孔CNT4将第一数据线DL1电连接到第一像素SP1的第二晶体管ST2的漏电极DE2。第一数据线DL1可以向第一像素SP1的第二晶体管ST2提供数据电压。
竖直电压线VVSL可以设置在第一金属层MTL1中。竖直电压线VVSL可以设置到第(n-1)竖直栅极线VGLn-1的左侧。竖直电压线VVSL可以通过第二十七接触孔CNT27连接到第二金属层MTL2的第二电压线VSL。竖直电压线VVSL可以向第二电压线VSL提供低电势电压。竖直电压线VVSL可以在厚度方向(Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第二十三接触孔CNT23连接到辅助电极AUE。因此，竖直电压线VVSL可以通过连接到辅助电极AUE来减小线电阻。
第二电压线VSL可以设置在第二金属层MTL2中。第二电压线VSL可以设置到第三像素SP3的像素电路的下侧。第二电压线VSL可将从竖直电压线VVSL接收的低电势电压提供到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二电极(例如，第二像素电极)。例如，第二电压线VSL可以通过第二十九接触孔CNT29连接到第一像素SP1的第二电极。第二电压线VSL可以通过第三十接触孔CNT30连接到第二像素SP2的第二电极。第二电压线VSL可以通过第三十一接触孔CNT31连接到第三像素SP3的第二电极。例如，第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二电极可以设置在第三金属层中，并且第二十九接触孔CNT29、第三十接触孔CNT30和第三十一接触孔CNT31可以形成为穿透过孔层VIA和钝化层PV。钝化层PV可以设置在第二金属层MTL2和栅极绝缘层GI上，并且过孔层VIA可以设置在钝化层PV上。
以下对第一像素SP1的像素电路的相关元件进行描述，并且为了简洁，适当地简化相关表述。第一像素SP1的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第一像素SP1的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。有源层ACTL可以设置在覆盖第一金属层MTL1的缓冲层BF上。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第二连接电极CE2的一部分。第二连接电极CE2可以通过第三接触孔CNT3连接到第一电容器C1的设置在第一金属层MTL1中的第一电容器电极CPE1。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而被制成是导电的。漏电极DE1和源电极SE1可以被制成为导电的N型半导体，但不限于此。第一连接电极CE1可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以与第一电容器C1的第二电容器电极CPE2一体地形成。因此，显示装置10可以不包括用于将第一晶体管ST1的源电极SE1连接到第一电容器C1的第二电容器电极CPE2的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第一电容器C1可以包括第一金属层MTL1的第一电容器电极CPE1和有源层ACTL的第二电容器电极CPE2。第二电容器电极CPE2可以设置在第一电容器电极CPE1上，以减小或最小化第一电容器电极CPE1和第三金属层的第二电极之间的耦合电容，并防止水平串扰，从而改善图像质量。
第一像素SP1的第二电容器电极CPE2可以包括有源层ACTL的第一有源延伸部ACTE1。第一有源延伸部ACTE1可以与第一像素SP1的第二电容器电极CPE2一体地形成。第一有源延伸部ACTE1可以从第二电容器电极CPE2向左延伸，并且可以被弯曲以向下延伸。第一有源延伸部ACTE1可以与第一电压线VDL以及第(n-1)竖直栅极线VGLn-1和第n竖直栅极线VGLn交叉，并且可以与竖直电压线VVSL重叠。第一有源延伸部ACTE1可以通过第八接触孔CNT8连接到第一像素SP1的第一电极或第一接触电极。这里，第一像素SP1的第一电极可以设置在第三金属层中，并且第一像素SP1的第一接触电极可以设置在第四金属层中。第八接触孔CNT8可以形成为穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第一像素SP1的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而被制成是导电的。第二晶体管ST2的漏电极DE2可以通过第三连接电极CE3电连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收针对第一像素SP1的数据电压。
第二晶体管ST2的源电极SE2可以通过第五接触孔CNT5连接到第二金属层MTL2的第四连接电极CE4。第四连接电极CE4可以通过第六接触孔CNT6连接到第一金属层MTL1的第一电容器电极CPE1。因此，第四连接电极CE4可以将第二晶体管ST2的源电极SE2电连接到第一电容器电极CPE1。
第一像素SP1的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而被制成是导电的。第三晶体管ST3的漏电极DE3可以与第一电容器C1的第二电容器电极CPE2一体地形成。因此，显示装置10可以不包括用于将第三晶体管ST3的漏电极DE3连接到第一电容器C1的第二电容器电极CPE2的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第七接触孔CNT7连接到第二金属层MTL2的第五连接电极CE5。第五连接电极CE5可以通过第七接触孔CNT7将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
以下对第二像素SP2的像素电路的相关元件进行描述，并且为了简洁，适当地简化相关表述。第二像素SP2的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第二像素SP2的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第七连接电极CE7的一部分。第七连接电极CE7可以通过第十一接触孔CNT11连接到第一电容器C1的设置在第一金属层MTL1中的第三电容器电极CPE3。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而被制成是导电的。漏电极DE1和源电极SE1可以被制成为导电的N型半导体，但不限于此。第六连接电极CE6可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以与第一电容器C1的第四电容器电极CPE4一体地形成。因此，显示装置10可以不包括用于将第一晶体管ST1的源电极SE1连接到第一电容器C1的第四电容器电极CPE4的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第一电容器C1可以包括第一金属层MTL1的第三电容器电极CPE3和有源层ACTL的第四电容器电极CPE4。第四电容器电极CPE4可以设置在第三电容器电极CPE3上，以减小或最小化第三电容器电极CPE3和第三金属层的第二电极之间的耦合电容，并防止水平串扰，从而改善图像质量。
第二像素SP2的第四电容器电极CPE4可以包括有源层ACTL的第二有源延伸部ACTE2。第二有源延伸部ACTE2可以与第二像素SP2的第四电容器电极CPE4一体地形成。第二有源延伸部ACTE2可以从第四电容器电极CPE4向左延伸。第二有源延伸部ACTE2可以通过第十六接触孔CNT16连接到第二像素SP2的第一电极或第一接触电极。这里，第二像素SP2的第一电极可以设置在第三金属层中，并且第二像素SP2的第一接触电极可以设置在第四金属层中。第十六接触孔CNT16可以形成为穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第二像素SP2的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而被制成是导电的。第二晶体管ST2的漏电极DE2可以通过第八连接电极CE8电连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收针对第二像素SP2的数据电压。
第二晶体管ST2的源电极SE2可以通过第十三接触孔CNT13连接到第二金属层MTL2的第九连接电极CE9。第九连接电极CE9可以通过第十四接触孔CNT14连接到第一金属层MTL1的第三电容器电极CPE3。因此，第九连接电极CE9可以将第二晶体管ST2的源电极SE2电连接到第三电容器电极CPE3。
第二像素SP2的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而被制成是导电的。第三晶体管ST3的漏电极DE3可以与第一电容器C1的第四电容器电极CPE4一体地形成。因此，显示装置10可以不包括用于将第三晶体管ST3的漏电极DE3连接到第一电容器C1的第四电容器电极CPE4的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第十五接触孔CNT15连接到第二金属层MTL2的第十连接电极CE10。第十连接电极CE10可以通过第十五接触孔CNT15将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
以下对第三像素SP3的像素电路的相关元件进行描述，并且为了简洁，适当地简化相关表述。第三像素SP3的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第三像素SP3的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第十一连接电极CE11的一部分。第十一连接电极CE11可以通过第十八接触孔CNT18连接到第一电容器C1的设置在第一金属层MTL1中的第五电容器电极CPE5。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而被制成是导电的。漏电极DE1和源电极SE1可以被制成为导电的N型半导体，但不限于此。第一连接电极CE1可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以与第一电容器C1的第六电容器电极CPE6一体地形成。因此，显示装置10可以不包括用于将第一晶体管ST1的源电极SE1连接到第一电容器C1的第六电容器电极CPE6的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第一电容器C1可以包括第一金属层MTL1的第五电容器电极CPE5和有源层ACTL的第六电容器电极CPE6。第六电容器电极CPE6可以设置在第五电容器电极CPE5上，以减小或最小化第五电容器电极CPE5和第三金属层的第二电极之间的耦合电容，并防止水平串扰，从而改善图像质量。
第三像素SP3的第六电容器电极CPE6可以包括有源层ACTL的第三有源延伸部ACTE3。第三有源延伸部ACTE3可以与第三像素SP3的第六电容器电极CPE6一体地形成。第三有源延伸部ACTE3可以从第六电容器电极CPE6向右延伸。第三有源延伸部ACTE3可以通过第二十二接触孔CNT22连接到第三像素SP3的第一电极或第一接触电极。这里，第三像素SP3的第一电极可以设置在第三金属层中，并且第三像素SP3的第一接触电极可以设置在第四金属层中。第二十二接触孔CNT22可以形成为穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第三像素SP3的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而被制成是导电的。第二晶体管ST2的漏电极DE2可以通过第十二连接电极CE12电连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收针对第三像素SP3的数据电压。
第二晶体管ST2的源电极SE2可以通过第二十接触孔CNT20连接到第二金属层MTL2的第十三连接电极CE13。第十三连接电极CE13可以通过第二十一接触孔CNT21连接到第一金属层MTL1的第五电容器电极CPE5。因此，第十三连接电极CE13可以将第二晶体管ST2的源电极SE2电连接到第五电容器电极CPE5。
第三像素SP3的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而被制成是导电的。第三晶体管ST3的漏电极DE3可以与第一电容器C1的第六电容器电极CPE6一体地形成。因此，显示装置10可以不包括用于将第三晶体管ST3的漏电极DE3连接到第一电容器C1的第六电容器电极CPE6的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第七接触孔CNT7连接到第二金属层MTL2的第五连接电极CE5。第五连接电极CE5可以通过第七接触孔CNT7将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
图10和图11是示出根据一个或多个实施方式的显示装置的薄膜晶体管层的平面图。图10和图11示出了附图标记在它们之间被分配成使附图看起来不那么杂乱的相同视图。图12是示出根据一个或多个实施方式的显示装置的第一金属层和第二金属层的平面图，并且图13是沿着图10和图11的线III-III'截取的剖视图。
参考图10至图13，显示区域DA可以包括像素SP、第一电压线VDL、屏蔽线SHD、水平电压线HVDL、初始化电压线VIL、第(n-1)竖直栅极线VGLn-1、第n竖直栅极线VGLn、第n水平栅极线HGLn、辅助栅极线BGL、数据线DL、竖直电压线VVSL和第二电压线VSL。
像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第三像素SP3、第一像素SP1和第二像素SP2的像素电路可以沿着第二方向(Y轴方向)布置，但是像素电路的布置方向不限于此。
第一电压线VDL可以在衬底SUB上设置在第一金属层MTL1中。第一电压线VDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第一电压线VDL可以在厚度方向(Z轴方向)上与第二金属层MTL2的第一连接电极CE1和第五连接电极CE5重叠。第一电压线VDL可以通过多个第一接触孔CNT1连接到第一连接电极CE1。第一连接电极CE1可以通过第二接触孔CNT2连接到第一像素SP1的第一晶体管ST1的漏电极DE1，并且可以通过第十三接触孔CNT13连接到第三像素SP3的第一晶体管ST1的漏电极DE1。第一电压线VDL可以通过第七接触孔CNT7连接到第五连接电极CE5。第五连接电极CE5可以通过第八接触孔CNT8连接到第二像素SP2的第一晶体管ST1的漏电极DE1。在图13中，第八接触孔CNT8可以形成为穿透栅极绝缘层GI。然而，在一个或多个实施方式中，第八接触孔CNT8可以形成为穿透过孔层VIA、钝化层PV和栅极绝缘层GI。因此，第一电压线VDL可以通过第一连接电极CE1和第五连接电极CE5向第一像素SP1、第二像素SP2和第三像素SP3提供驱动电压。
屏蔽线SHD可以包括第一屏蔽线SHD1和第二屏蔽线SHD2。
第一屏蔽线SHD1可以设置在第一金属层MTL1中。第一屏蔽线SHD1可以在第一方向(X轴方向)上从第一电压线VDL延伸。第一屏蔽线SHD1可以与第一电压线VDL一体地形成，但不限于此。第一屏蔽线SHD1可以从第一电压线VDL接收驱动电压或高电势电压。
第一屏蔽线SHD1可以设置在第二像素SP2的第一电容器C1和第一像素SP1的第一电容器C1之间。第一屏蔽线SHD1可以设置在第二像素SP2的第一电容器C1的第三电容器电极CPE3和第一像素SP1的第一电容器C1的第一电容器电极CPE1之间。第一屏蔽线SHD1可以减小第二像素SP2的像素电路和第一像素SP1的像素电路之间的耦合电容。第一屏蔽线SHD1可以设置在第一像素SP1的第一电容器C1和第三像素SP3的第一电容器C1之间。第一屏蔽线SHD1可以设置在第一像素SP1的第一电容器C1的第一电容器电极CPE1和第三像素SP3的第一电容器C1的第五电容器电极CPE5之间。第一屏蔽线SHD1可以减小第一像素SP1的像素电路和第三像素SP3的像素电路之间的耦合电容。
第二屏蔽线SHD2可以设置在第二金属层MTL2中。第二屏蔽线SHD2可以在第三方向(Z轴方向)上与第一屏蔽线SHD1重叠。第二屏蔽线SHD2可以从第一连接电极CE1或第五连接电极CE5在第一方向(X轴方向)上延伸。第二屏蔽线SHD2可以与第一连接电极CE1或第五连接电极CE5一体地形成，但不限于此。第二屏蔽线SHD2可以从第一连接电极CE1或第五连接电极CE5接收驱动电压或高电势电压。
第二屏蔽线SHD2可以设置在第二像素SP2的第一电容器C1和第一像素SP1的第一电容器C1之间。第二屏蔽线SHD2可以设置在第二像素SP2的第一电容器C1的第四电容器电极CPE4和第一像素SP1的第一电容器C1的第二电容器电极CPE2之间。第二屏蔽线SHD2可以设置在第二像素SP2的第二晶体管ST2的源电极SE2和第一像素SP1的第二电容器电极CPE2之间。第二屏蔽线SHD2可以减小第二像素SP2的像素电路和第一像素SP1的像素电路之间的耦合电容。
第二屏蔽线SHD2可以设置在第一像素SP1的第一电容器C1和第三像素SP3的第一电容器C1之间。第二屏蔽线SHD2可以设置在第一像素SP1的第一电容器C1的第二电容器电极CPE2和第三像素SP3的第一电容器C1的第六电容器电极CPE6之间。第二屏蔽线SHD2可以设置在第一像素SP1的第二晶体管ST2的源电极SE2和第三像素SP3的第二晶体管ST2的源电极SE2之间。第二屏蔽线SHD2可以减小第一像素SP1的像素电路和第三像素SP3的像素电路之间的耦合电容。
因此，显示装置10可以通过包括第一屏蔽线SHD1和第二屏蔽线SHD2来减小或最小化第一像素SP1、第二像素SP2和第三像素SP3之间的耦合电容，并改善图像质量。
水平电压线HVDL可以设置在第二金属层MTL2中。第二金属层MTL2可以设置在覆盖有源层ACTL的栅极绝缘层GI上。水平电压线HVDL可以设置到第n水平栅极线HGLn的上侧。水平电压线HVDL可以通过第二十六接触孔CNT26连接到第一电压线VDL以接收驱动电压。例如，水平电压线HVDL可以通过第二十八接触孔CNT28向第三金属层的对准电极提供驱动电压或高电势电压。
初始化电压线VIL可以设置在第一金属层MTL1中。初始化电压线VIL可以设置在辅助栅极线BGL的右侧上。第二金属层MTL2的第四连接电极CE4可以通过第五接触孔CNT5将初始化电压线VIL电连接到第一像素SP1的第三晶体管ST3的源电极SE3。第二金属层MTL2的第八连接电极CE8可以通过第十一接触孔CNT11将初始化电压线VIL电连接到第二像素SP2的第三晶体管ST3的源电极SE3。第二金属层MTL2的第十一连接电极CE11可以通过第十六接触孔CNT16将初始化电压线VIL电连接到第三像素SP3的第三晶体管ST3的源电极SE3。因此，初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3提供初始化电压，并从第三晶体管ST3接收感测信号。
多个竖直栅极线VGL可以设置在第一金属层MTL1中。第(n-1)竖直栅极线VGLn-1和第n竖直栅极线VGLn可以设置在第一电压线VDL的左侧上。第(n-1)竖直栅极线VGLn-1可以在厚度方向(Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第二十四接触孔CNT24连接到辅助电极AUE。因此，第(n-1)竖直栅极线VGLn-1可以通过连接到辅助电极AUE来减小线电阻。
第n竖直栅极线VGLn可以通过接触部分MDC连接到第二金属层MTL2的第n水平栅极线HGLn。第n竖直栅极线VGLn可以向第n水平栅极线HGLn提供栅极信号。第n竖直栅极线VGLn可以在厚度方向(Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第二十五接触孔CNT25连接到辅助电极AUE。因此，第n竖直栅极线VGLn可以通过连接到辅助电极AUE来减小线电阻。
第n水平栅极线HGLn可以设置在第二金属层MTL2中。第n水平栅极线HGLn可以设置在第二像素SP2的像素电路的上侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到设置在第一金属层MTL1中的第n竖直栅极线VGLn。第n水平栅极线HGLn可以将从第n竖直栅极线VGLn接收的栅极信号提供给辅助栅极线BGL。
辅助栅极线BGL可以设置在第二金属层MTL2中。辅助栅极线BGL可以在第二方向(Y轴方向)的相反方向上从第n水平栅极线HGLn突出。辅助栅极线BGL可以与第n水平栅极线HGLn一体地形成，但不限于此。辅助栅极线BGL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以将从第n水平栅极线HGLn接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二晶体管ST2和第三晶体管ST3。
第二数据线DL2可以设置在第一金属层MTL1中。第二数据线DL2可以设置在初始化电压线VIL的右侧上。第二金属层MTL2的第七连接电极CE7可以通过第十接触孔CNT10将第二数据线DL2电连接到第二像素SP2的第二晶体管ST2的漏电极DE2。第二数据线DL2可以向第二像素SP2的第二晶体管ST2提供数据电压。
第三数据线DL3可以设置在第一金属层MTL1中。第三数据线DL3可以设置在第二数据线DL2的右侧上。第二金属层MTL2的第十连接电极CE10可以通过第十五接触孔CNT15将第三数据线DL3电连接到第三像素SP3的第二晶体管ST2的漏电极DE2。第三数据线DL3可以向第三像素SP3的第二晶体管ST2提供数据电压。
第一数据线DL1可以设置在第一金属层MTL1中。第一数据线DL1可以设置在第三数据线DL3的右侧上。第二金属层MTL2的第三连接电极CE3可以通过第四接触孔CNT4将第一数据线DL1电连接到第一像素SP1的第二晶体管ST2的漏电极DE2。第一数据线DL1可以向第一像素SP1的第二晶体管ST2提供数据电压。
竖直电压线VVSL可以设置在第一金属层MTL1中。竖直电压线VVSL可以设置到第(n-1)竖直栅极线VGLn-1的左侧。竖直电压线VVSL可以通过第二十七接触孔CNT27连接到第二金属层MTL2的第二电压线VSL。竖直电压线VVSL可以向第二电压线VSL提供低电势电压。竖直电压线VVSL可以在厚度方向(Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第二十三接触孔CNT23连接到辅助电极AUE。因此，竖直电压线VVSL可以通过连接到辅助电极AUE来减小线电阻。
第二电压线VSL可以设置在第二金属层MTL2中。第二电压线VSL可以设置到第三像素SP3的像素电路的下侧。第二电压线VSL可以将从竖直电压线VVSL接收的低电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二电极。例如，第二电压线VSL可以通过第二十九接触孔CNT29连接到第一像素SP1的第二电极。第二电压线VSL可以通过第三十接触孔CNT30连接到第二像素SP2的第二电极。第二电压线VSL可以通过第三十一接触孔CNT31连接到第三像素SP3的第二电极。例如，第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二电极可以设置在第三金属层中，并且第二十九接触孔CNT29、第三十接触孔CNT30和第三十一接触孔CNT31可以形成为穿透过孔层VIA和钝化层PV。钝化层PV可以设置在第二金属层MTL2和栅极绝缘层GI上，并且过孔层VIA可以设置在钝化层PV上。
以下对第一像素SP1的像素电路的相关元件进行描述，并且为了简洁，适当地简化相关表述。第一像素SP1的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第一像素SP1的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。有源层ACTL可以设置在覆盖第一金属层MTL1的缓冲层BF上。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第二连接电极CE2的一部分。第二连接电极CE2可以通过第三接触孔CNT3连接到第一电容器C1的设置在第一金属层MTL1中的第一电容器电极CPE1。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而被制成是导电的。漏电极DE1和源电极SE1可以被制成为导电的N型半导体，但不限于此。第一连接电极CE1可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以与第一电容器C1的第二电容器电极CPE2一体地形成。因此，显示装置10可以不包括用于将第一晶体管ST1的源电极SE1连接到第一电容器C1的第二电容器电极CPE2的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第一电容器C1可以包括第一金属层MTL1的第一电容器电极CPE1和有源层ACTL的第二电容器电极CPE2。第二电容器电极CPE2可以设置在第一电容器电极CPE1上，以减小或最小化第一电容器电极CPE1和第三金属层的第二电极之间的耦合电容，并防止水平串扰，从而改善图像质量。
第一像素SP1的第二电容器电极CPE2可以包括有源层ACTL的第一有源延伸部ACTE1。第一有源延伸部ACTE1可以与第一像素SP1的第二电容器电极CPE2一体地形成。第一有源延伸部ACTE1可以从第二电容器电极CPE2向左延伸，并且可以被弯曲以向下延伸。第一有源延伸部ACTE1可以与第一电压线VDL以及第(n-1)竖直栅极线VGLn-1和第n竖直栅极线VGLn交叉，并且可以与竖直电压线VVSL重叠。第一有源延伸部ACTE1可以通过第六接触孔CNT6连接到第一像素SP1的第一电极或第一接触电极。这里，第一像素SP1的第一电极可以设置在第三金属层中，并且第一像素SP1的第一接触电极可以设置在第四金属层中。在一个或多个实施方式中，将第一有源延伸部ACTE1连接到第一像素SP1的第一电极或第一接触电极的第六接触孔CNT6可以形成为穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第一像素SP1的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而被制成是导电的。第二晶体管ST2的漏电极DE2可以通过第三连接电极CE3电连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收针对第一像素SP1的数据电压。
第二晶体管ST2的源电极SE2可以通过第三接触孔CNT3连接到第二金属层MTL2的第二连接电极CE2。第二连接电极CE2可以通过第三接触孔CNT3连接到第一金属层MTL1的第一电容器电极CPE1。因此，第二连接电极CE2可以将第二晶体管ST2的源电极SE2电连接到第一电容器电极CPE1。
第一像素SP1的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而被制成是导电的。第三晶体管ST3的漏电极DE3可以与第一电容器C1的第二电容器电极CPE2一体地形成。因此，显示装置10可以不包括用于将第三晶体管ST3的漏电极DE3连接到第一电容器C1的第二电容器电极CPE2的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第五接触孔CNT5连接到第二金属层MTL2的第四连接电极CE4。第四连接电极CE4可以通过第五接触孔CNT5将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
以下对第二像素SP2的像素电路的相关元件进行描述，并且为了简洁，适当地简化相关表述。第二像素SP2的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第二像素SP2的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第六连接电极CE6的一部分。第六连接电极CE6可以通过第九接触孔CNT9连接到第一电容器C1的设置在第一金属层MTL1中的第三电容器电极CPE3。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而被制成是导电的。漏电极DE1和源电极SE1可以被制成为导电的N型半导体，但不限于此。第五连接电极CE5可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以与第一电容器C1的第四电容器电极CPE4一体地形成。因此，显示装置10可以不包括用于将第一晶体管ST1的源电极SE1连接到第一电容器C1的第四电容器电极CPE4的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第一电容器C1可以包括第一金属层MTL1的第三电容器电极CPE3和有源层ACTL的第四电容器电极CPE4。第四电容器电极CPE4可以设置在第三电容器电极CPE3上，以减小或最小化第三电容器电极CPE3和第三金属层的第二电极之间的耦合电容，并防止水平串扰，从而改善图像质量。
第二像素SP2的第四电容器电极CPE4可以包括有源层ACTL的第二有源延伸部ACTE2。第二有源延伸部ACTE2可以与第二像素SP2的第四电容器电极CPE4一体地形成。第二有源延伸部ACTE2可以从第四电容器电极CPE4向左延伸。第二有源延伸部ACTE2可以通过第十二接触孔CNT12连接到第二像素SP2的第一电极或第一接触电极。这里，第二像素SP2的第一电极可以设置在第三金属层中，并且第二像素SP2的第一接触电极可以设置在第四金属层中。第十二接触孔CNT12可以形成为穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第二像素SP2的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而被制成是导电的。第二晶体管ST2的漏电极DE2可以通过第七连接电极CE7电连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收针对第二像素SP2的数据电压。
第二晶体管ST2的源电极SE2可以通过第九接触孔CNT9连接到第二金属层MTL2的第六连接电极CE6。第六连接电极CE6可以通过第九接触孔CNT9连接到第一金属层MTL1的第三电容器电极CPE3。因此，第六连接电极CE6可以将第二晶体管ST2的源电极SE2电连接到第三电容器电极CPE3。
第二像素SP2的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而被制成是导电的。第三晶体管ST3的漏电极DE3可以与第一电容器C1的第四电容器电极CPE4一体地形成。因此，显示装置10可以不包括用于将第三晶体管ST3的漏电极DE3连接到第一电容器C1的第四电容器电极CPE4的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第十一接触孔CNT11连接到第二金属层MTL2的第八连接电极CE8。第八连接电极CE8可以通过第十一接触孔CNT11将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
以下对第三像素SP3的像素电路的相关元件进行描述，并且为了简洁，适当地简化相关表述。第三像素SP3的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第三像素SP3的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第九连接电极CE9的一部分。第九连接电极CE9可以通过第十四接触孔CNT14连接到第一电容器C1的设置在第一金属层MTL1中的第五电容器电极CPE5。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而被制成是导电的。漏电极DE1和源电极SE1可以被制成为导电的N型半导体，但不限于此。第一连接电极CE1可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以与第一电容器C1的第六电容器电极CPE6一体地形成。因此，显示装置10可以不包括用于将第一晶体管ST1的源电极SE1连接到第一电容器C1的第六电容器电极CPE6的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第一电容器C1可以包括第一金属层MTL1的第五电容器电极CPE5和有源层ACTL的第六电容器电极CPE6。第六电容器电极CPE6可以设置在第五电容器电极CPE5上，以减小或最小化第五电容器电极CPE5和第三金属层的第二电极之间的耦合电容，并防止水平串扰，从而改善图像质量。
第三像素SP3的第六电容器电极CPE6可以包括有源层ACTL的第三有源延伸部ACTE3。第三有源延伸部ACTE3可以与第三像素SP3的第六电容器电极CPE6一体地形成。第三有源延伸部ACTE3可以从第六电容器电极CPE6向右延伸。第三有源延伸部ACTE3可以通过第十七接触孔CNT17连接到第三像素SP3的第一电极或第一接触电极。这里，第三像素SP3的第一电极可以设置在第三金属层中，并且第三像素SP3的第一接触电极可以设置在第四金属层中。第十七接触孔CNT17可以形成为穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第三像素SP3的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而被制成是导电的。第二晶体管ST2的漏电极DE2可以通过第十连接电极CE10电连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收针对第三像素SP3的数据电压。
第二晶体管ST2的源电极SE2可以通过第十四接触孔CNT14连接到第二金属层MTL2的第九连接电极CE9。第九连接电极CE9可以通过第十四接触孔CNT14连接到第一金属层MTL1的第五电容器电极CPE5。因此，第九连接电极CE9可以将第二晶体管ST2的源电极SE2电连接到第五电容器电极CPE5。
第三像素SP3的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而被制成是导电的。第三晶体管ST3的漏电极DE3可以与第一电容器C1的第六电容器电极CPE6一体地形成。因此，显示装置10可以不包括用于将第三晶体管ST3的漏电极DE3连接到第一电容器C1的第六电容器电极CPE6的单独的接触孔，并且可以通过确保第一电容器C1的面积来增加第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第十六接触孔CNT16连接到第二金属层MTL2的第十一连接电极CE11。第十一连接电极CE11可以通过第十六接触孔CNT16将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
图14是示出根据一个或多个实施方式的显示装置中的发光元件层的示例的平面图。图15是沿着图14的线IV-IV'和V-V'截取的剖视图。图14和图15的发光元件层EML可以设置在图5至图9的薄膜晶体管层上或图10至图13的薄膜晶体管层上。
参考图14和图15，发光元件层EML可以包括堤图案BP、第一电极RME1和第二电极RME2、第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4、第一绝缘层PAS1、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5、以及第三绝缘层PAS3。
堤图案BP可以在过孔层VIA上向上(在Z轴方向上)突出。堤图案BP可以具有倾斜的侧表面。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4中的每个可以设置在堤图案BP之间。多个堤图案BP可以遍及显示区域DA的整个表面布置成岛状图案。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1和第二电极RME2可以设置在第三金属层MTL3中。第三金属层MTL3可以设置在过孔层VIA和堤图案BP上。第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1和第二电极RME2可以在第二方向(Y轴方向)上延伸。第一像素SP1的第一电极RME1可以设置到第一像素SP1的第二电极RME2的左侧。第二像素SP2的第一电极RME1可以设置在第一像素SP1的第二电极RME2和第二像素SP2的第二电极RME2之间。第三像素SP3的第一电极RME1可以设置在第二像素SP2的第二电极RME2和第三像素SP3的第二电极RME2之间。
第一电极RME1和第二电极RME2中的每个可以覆盖堤图案BP的顶表面和倾斜侧表面。因此，第一电极RME1和第二电极RME2中的每个可以将从第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4发射的光反射在向上方向(Z轴方向)上。
第一电极RME1可以以像素行为单位在相邻的像素之间分离开。第一电极RME1和第二电极RME2可以是用于在显示装置10的制造工艺中对准第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4的对准电极。第一电极RME1在被分离之前可以与对准电极ALE一体地形成，并且对准电极ALE可以通过第二十八接触孔CNT28连接到第二金属层MTL2的水平电压线HVDL。对准电极ALE可以从水平电压线HVDL接收驱动电压或高电势电压，并将高电势电压提供给第一电极RME1。因此，在完成多个发光元件ED的对准工艺之后，第一电极RME1可以与对准电极ALE分离。
第一像素SP1的第一电极RME1可以通过第八接触孔CNT8连接到有源层ACTL的第一有源延伸部ACTE1。第一电极RME1可以接收已经过第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1向第一像素SP1的多个第一发光元件ED1提供驱动电流。
第一像素SP1的第二电极RME2可以通过第二十九接触孔CNT29连接到第二金属层MTL2的第二电压线VSL。因此，第一像素SP1的第二电极RME2可以从第二电压线VSL接收低电势电压。
第二像素SP2的第一电极RME1可以通过第十六接触孔CNT16连接到有源层ACTL的第二有源延伸部ACTE2。第一电极RME1可接收已经过第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1向第二像素SP2的多个第一发光元件ED1提供驱动电流。
第二像素SP2的第二电极RME2可以通过第三十接触孔CNT30连接到第二金属层MTL2的第二电压线VSL。因此，第二像素SP2的第二电极RME2可以从第二电压线VSL接收低电势电压。
第三像素SP3的第一电极RME1可以通过第二十二接触孔CNT22连接到有源层ACTL的第三有源延伸部ACTE3。第一电极RME1可以接收已经过第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1向第三像素SP3的多个第一发光元件ED1提供驱动电流。
第三像素SP3的第二电极RME2可以通过第三十一接触孔CNT31连接到第二金属层MTL2的第二电压线VSL。因此，第三像素SP3的第二电极RME2可以从第二电压线VSL接收低电势电压。
第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以在第一电极RME1和第二电极RME2之间对准。第一绝缘层PAS1可以覆盖第一电极RME1和第二电极RME2。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以通过第一绝缘层PAS1与第一电极RME1和第二电极RME2绝缘。在第一电极RME1与对准电极ALE分离之前，第一电极RME1和第二电极RME2中的每个可以接收对准信号，并且可以在第一电极RME1和第二电极RME2之间形成电场。例如，可以通过喷墨印刷工艺将多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4喷涂到第一电极RME1和第二电极RME2上，并且可以通过接收由在第一电极RME1和第二电极RME2之间形成的电场导致的介电泳力来对准分散在油墨中的多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4。因此，多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以沿着第二方向(Y轴方向)在第一电极RME1和第二电极RME2之间对准。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5可以设置在第四金属层MTL4中。第二绝缘层PAS2可以设置在发光元件ED的中央部分上。第三绝缘层PAS3可以覆盖第一绝缘层PAS1和第二绝缘层PAS2以及第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5。第二绝缘层PAS2和第三绝缘层PAS3可以使第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5中的每个彼此绝缘。
以下以第一像素SP1为例来对发光元件层EML的相应结构的连接关系进行描述，并且为了简洁，适当地简化相关表述。第一像素SP1的第一接触电极CTE1可以通过设置在第一像素SP1的第一电极RME1上并且与第八接触孔CNT8重叠的接触孔连接到第一电极RME1。第一接触电极CTE1可以连接在第一电极RME1和多个第一发光元件ED1的一个端部之间。第一接触电极CTE1可以对应于多个第一发光元件ED1的阳极电极，但本公开不限于此。
第二接触电极CTE2可以与第一电极RME1和第二电极RME2绝缘。第二接触电极CTE2的第一部分可以设置在第一像素SP1的第一电极RME1上方并且在第二方向(Y轴方向)上延伸。第二接触电极CTE2的第二部分在平面图中可以在其第一部分的上侧上延伸。第二接触电极CTE2的第二部分可以在第一像素SP1的第一电极RME1的左侧处在第二方向(Y轴方向)上延伸。第二接触电极CTE2的第三部分可以在第一方向(X轴方向)上延伸，并且可以连接第二接触电极CTE2的第一部分和第二部分。
第二接触电极CTE2可以连接在多个第一发光元件ED1的另一端部和多个第二发光元件ED2的一个端部之间。第二接触电极CTE2可以对应于图4的第三节点N3。第二接触电极CTE2可以对应于多个第一发光元件ED1的阴极电极，但不限于此。第二接触电极CTE2可以对应于多个第二发光元件ED2的阳极电极，但不限于此。
第三接触电极CTE3可以与第一电极RME1和第二电极RME2绝缘。第三接触电极CTE3的第一部分可以设置在第一像素SP1的第一电极RME1上方并且在第二方向(Y轴方向)上延伸。第三接触电极CTE3的第二部分可以设置在第一像素SP1的第一电极RME1上方，在第二方向(Y轴方向)上延伸，并且可以设置到其第一部分的右侧。第三接触电极CTE3的第三部分可以在第一方向(X轴方向)上延伸，并且可以连接第三接触电极CTE3的第一部分和第二部分。
第三接触电极CTE3可以连接在多个第二发光元件ED2的另一端部和多个第三发光元件ED3的一个端部之间。第三接触电极CTE3可以对应于图4的第四节点N4。第三接触电极CTE3可以对应于多个第二发光元件ED2的阴极电极，但不限于此。第三接触电极CTE3可以对应于多个第三发光元件ED3的阳极电极，但不限于此。
第四接触电极CTE4可以与第一电极RME1和第二电极RME2绝缘。第四接触电极CTE4的第一部分可以设置在第一像素SP1的第二电极RME2上方并且在第二方向(Y轴方向)上延伸。第四接触电极CTE4的第二部分在平面中可以在其第一部分的下侧上延伸。第四接触电极CTE4的第二部分可以设置在第一像素SP1的第一电极RME1上方并且在第二方向(Y轴方向)上延伸。第四接触电极CTE4的第三部分可以在第一方向(X轴方向)上延伸，并且可以连接第四接触电极CTE4的第一部分和第二部分。
第四接触电极CTE4可以连接在多个第三发光元件ED3的另一端部和多个第四发光元件ED4的一个端部之间。第四接触电极CTE4可以对应于图4的第五节点N5。第四接触电极CTE4可以对应于多个第三发光元件ED3的阴极电极，但不限于此。第四接触电极CTE4可以对应于多个第四发光元件ED4的阳极电极，但不限于此。
第五接触电极CTE5可以连接在第二电极RME2和多个第四发光元件ED4的另一端部之间。第五接触电极CTE5的第一部分可以设置在第一像素SP1的第二电极RME2上方并且在第二方向(Y轴方向)上延伸。第五接触电极CTE5的第二部分可以从第一部分的下侧延伸。第五接触电极CTE5的第二部分可以从其第一部分在第一方向(X轴方向)上延伸，并且被弯曲以在第二方向(Y轴方向)上延伸到第二十九接触孔CNT29的上部分。第五接触电极CTE5可以对应于多个第四发光元件ED4的阴极电极，但不限于此。第五接触电极CTE5可以通过第二电极RME2接收低电势电压。
图16是示出根据一个或多个实施方式的显示装置中的发光元件层的另一示例的平面图。图17是沿着图16的线VI-VI'和VII-VII'截取的剖视图。图16和图17的发光元件层EML可以设置在图5至图9的薄膜晶体管层上或图10至图13的薄膜晶体管层上。
参考图16和图17，发光元件层EML可以包括堤图案BP、第一电极RME1和第二电极RME2、第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4、第一绝缘层PAS1、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5、以及第三绝缘层PAS3。
第一像素SP1的第一电极RME1可以通过第二十八接触孔CNT28连接到第二金属层MTL2的水平电压线HVDL。第一像素SP1的第一电极RME1可以与第一有源延伸部ACTE1绝缘。第一像素SP1的第二电极RME2可以通过第二十九接触孔CNT29连接到第二金属层MTL2的第二电压线VSL。第一电极RME1可以从水平电压线HVDL接收驱动电压或高电势电压，并且第二电极RME2可以从第二电压线VSL接收低电势电压。因此，第一电极RME1和第二电极RME2可以是用于在显示装置10的制造工艺中对准第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4的对准电极。
第二像素SP2的第一电极RME1可以通过第二十八接触孔CNT28连接到第二金属层MTL2的水平电压线HVDL。第二像素SP2的第一电极RME1可以与第二有源延伸部ACTE2绝缘。第二像素SP2的第二电极RME2可以通过第三十接触孔CNT30连接到第二金属层MTL2的第二电压线VSL。
第三像素SP3的第一电极RME1可以通过第二十八接触孔CNT28连接到第二金属层MTL2的水平电压线HVDL。第三像素SP3的第一电极RME1可以与第三有源延伸部ACTE3绝缘。第三像素SP3的第二电极RME2可以通过第三十一接触孔CNT31连接到第二金属层MTL2的第二电压线VSL。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5可以设置在第四金属层MTL4中。第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一接触电极CTE1可以与第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1绝缘。
第一像素SP1的第一接触电极CTE1可以连接在第一有源延伸部ACTE1和多个第一发光元件ED1的一个端部之间。第一接触电极CTE1的第一部分可以插入到第八接触孔CNT8中，以连接到有源层ACTL的第一有源延伸部ACTE1。第一接触电极CTE1的第二部分可以在第一电极RME1的左侧处在第二方向(Y轴方向)上延伸。
第二接触电极CTE2可以连接在多个第一发光元件ED1的另一端部和多个第二发光元件ED2的一个端部之间。第二接触电极CTE2可以对应于图4的第三节点N3。第三接触电极CTE3可以连接在多个第二发光元件ED2的另一端部和多个第三发光元件ED3的一个端部之间。第三接触电极CTE3可以对应于图4的第四节点N4。第四接触电极CTE4可以连接在多个第三发光元件ED3的另一端部和多个第四发光元件ED4的一个端部之间。第四接触电极CTE4可以对应于图4的第五节点N5。第五接触电极CTE5可以连接在第二电极RME2和多个第四发光元件ED4的另一端部之间。第五接触电极CTE5可以通过第二电极RME2接收低电势电压。
第二像素SP2的第一接触电极CTE1可以插入到第十六接触孔CNT16中以连接到有源层ACTL的第二有源延伸部ACTE2。第一接触电极CTE1可以连接在第二有源延伸部ACTE2和多个第一发光元件ED1的一个端部之间。第二像素SP2的第五接触电极CTE5可以通过第二电极RME2接收低电势电压。
第三像素SP3的第一接触电极CTE1可以插入到第二十二接触孔CNT22中以连接到有源层ACTL的第三有源延伸部ACTE3。第一接触电极CTE1可以连接在第三有源延伸部ACTE3和多个第一发光元件ED1的一个端部之间。第三像素SP3的第五接触电极CTE5可以通过第二电极RME2接收低电势电压。
图18是示出根据一个或多个实施方式的显示装置中的发光元件层的示例的剖视图。
参考图18，发光元件层EML可以包括发光元件ED和像素限定层PDL。
发光元件ED可以包括像素电极AND、发光层EL和公共电极CAT。
像素电极AND可以在过孔层VIA上设置在第三金属层MTL3中。像素电极AND可以与由像素限定层PDL限定的发射区域或开口区域重叠。像素电极AND可以通过第十六接触孔CNT16连接到有源层ACTL的第二有源延伸部ACTE2。
发光层EL可以设置在像素电极AND上。例如，发光层EL可以是由有机材料制成的有机发光层，但不限于此。在使用有机发光层作为发光层EL的情况下，第一晶体管ST1向发光元件ED的像素电极AND施加合适的电压(例如，预定电压)，并且如果发光元件ED的公共电极CAT接收到公共电压或低电势电压，则空穴和电子可以通过空穴传输层和电子传输层移动到发光层EL并且复合以生成待由发光层EL发射的光。
公共电极CAT可以布置在发光层EL上。例如，公共电极CAT可以被制成为所有的像素SP所共用而非特定于像素SP中的每个的电极的形式。公共电极CAT可以在发光层EL上设置在发射区域中，并且可以在像素限定层PDL或过孔层VIA上设置在除了发射区域之外的区域中。
公共电极CAT可以通过第三十接触孔CNT30连接到第二金属层MTL2的第二电压线VSL。公共电极CAT可以接收公共电压或低电势电压。当像素电极AND接收到与数据电压对应的电压并且公共电极CAT接收到低电势电压时，像素电极AND与公共电极CAT之间形成电势差，使得发光层EL可以发射光。
像素限定层PDL可以限定多个发射区域。像素限定层PDL可以将多个发光元件ED中的每个的像素电极AND分离和绝缘。例如，像素限定层PDL可以包括光吸收材料并且可以防止光反射，但不限于此。
封装层TFE可以设置在发光元件层EML上以覆盖多个发光元件ED。封装层TFE可以包括至少一个无机层以防止氧气或湿气渗透到发光元件层EML中。封装层TFE可以包括至少一个有机层，以保护发光元件层EML免受诸如灰尘的异物的影响。

Claims (10)

1.显示装置，包括：
衬底；
第一电压线，在所述衬底上的第一金属层中，并且在第一方向上延伸；
水平栅极线，在所述第一金属层上的第二金属层中，并且在与所述第一方向交叉的第二方向上延伸；
第一像素的像素电路和第二像素的像素电路，在所述第一金属层、所述第二金属层以及在所述第一金属层和所述第二金属层之间的有源层中；以及
屏蔽线，连接到所述第一电压线并且在所述第二方向上延伸，所述屏蔽线位于所述第一像素的所述像素电路和所述第二像素的所述像素电路之间。
2.根据权利要求1所述的显示装置，其中，所述第一像素的所述像素电路包括：
第一电容器电极，在所述第一金属层中在所述屏蔽线的一侧处；以及
第二电容器电极，在所述有源层中并且与所述第一电容器电极重叠，以及
其中，所述第二像素的所述像素电路包括：
第三电容器电极，在所述第一金属层中在所述屏蔽线的另一侧处；以及
第四电容器电极，在所述有源层中并且与所述第三电容器电极重叠。
3.根据权利要求1所述的显示装置，其中，所述屏蔽线在所述第一金属层中并且与所述第一电压线一体地形成。
4.根据权利要求2所述的显示装置，其中，所述第一像素的所述像素电路还包括第一晶体管，
其中，所述第一像素的所述第一晶体管包括：
漏电极，在所述有源层中并且电连接到所述第一电压线；
源电极，在所述有源层中并且与所述第二电容器电极一体地形成；以及
栅电极，在所述第二金属层中。
5.根据权利要求4所述的显示装置，还包括：
第一连接电极，在所述第二金属层中，并且将所述第一电压线电连接到所述第一晶体管的所述漏电极；以及
第二连接电极，在所述第二金属层中，并且与所述第一晶体管的所述栅电极一体地形成，并且连接到所述第一电容器电极。
6.根据权利要求4所述的显示装置，还包括：
第一有源延伸部，在所述有源层中，并且从所述第二电容器电极延伸；
第一电极，在所述第二金属层上的第三金属层中，并且连接到所述第一有源延伸部；
第一接触电极，在所述第三金属层上的第四金属层中，并且连接到所述第一电极；以及
发光元件，连接到所述第一接触电极。
7.根据权利要求4所述的显示装置，还包括：
第一有源延伸部，在所述有源层中，并且从所述第二电容器电极延伸；
第一电极，在所述第二金属层上的第三金属层中，并且在所述第一方向上延伸；
第一接触电极，在所述第三金属层上的第四金属层中，连接到所述第一有源延伸部，并且与所述第一电极绝缘；以及
发光元件，连接到所述第一接触电极。
8.根据权利要求4所述的显示装置，还包括：
第一有源延伸部，在所述有源层中，并且从所述第二电容器电极延伸；
像素电极，在所述第二金属层上的第三金属层中，并且连接到所述第一有源延伸部；
发光层，在所述像素电极上；
公共电极，在所述发光层上；以及
第二电压线，在所述第二金属层中在所述第二方向延伸并且连接到所述公共电极。
9.根据权利要求1所述的显示装置，其中，所述屏蔽线包括：
第一屏蔽线，在所述第一金属层中，并且与所述第一电压线一体地形成；以及
第二屏蔽线，在所述第二金属层中，并且与所述第一屏蔽线重叠。
10.根据权利要求9所述的显示装置，其中，所述第一像素的所述像素电路包括：
第一电容器电极，在所述第一金属层中在所述第一屏蔽线的一侧处；以及
第二电容器电极，在所述有源层中并且与所述第一电容器电极重叠，以及
其中，所述第二像素的所述像素电路包括：
第三电容器电极，在所述第一金属层中在所述第一屏蔽线的另一侧处；以及
第四电容器电极，在所述有源层中并且与所述第三电容器电极重叠。
CN202311504154.XA 2022-11-14 2023-11-13 显示装置 Pending CN118042868A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220151406A KR20240071434A (ko) 2022-11-14 2022-11-14 표시 장치
KR10-2022-0151406 2022-11-14

Publications (1)

Publication Number Publication Date
CN118042868A true CN118042868A (zh) 2024-05-14

Family

ID=88833839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311504154.XA Pending CN118042868A (zh) 2022-11-14 2023-11-13 显示装置

Country Status (4)

Country Link
US (1) US20240164164A1 (zh)
EP (1) EP4369402A2 (zh)
KR (1) KR20240071434A (zh)
CN (1) CN118042868A (zh)

Also Published As

Publication number Publication date
EP4369402A2 (en) 2024-05-15
US20240164164A1 (en) 2024-05-16
KR20240071434A (ko) 2024-05-23

Similar Documents

Publication Publication Date Title
KR102627214B1 (ko) 유기 발광 표시 장치
EP4369402A2 (en) Display device
CN219575141U (zh) 显示设备
CN219843923U (zh) 显示装置
EP4227935A1 (en) Display device
US20240055562A1 (en) Display device
CN220274184U (zh) 显示设备
CN116525617A (zh) 显示装置
US11716887B2 (en) Light emitting display device with a reduced coupling capacitance between the conductive wiring lines
CN117082911A (zh) 显示设备
US20240144883A1 (en) Display device
CN219658712U (zh) 显示装置
US20230137784A1 (en) Display device
EP4355060A1 (en) Display device
CN117881238A (zh) 显示装置
US20230268282A1 (en) Flexible film and display device including the same
EP4354418A1 (en) Display device
US20230014863A1 (en) Display device
KR20240051001A (ko) 표시 장치
US20230033341A1 (en) Display device
US20240119900A1 (en) Display device
CN117881237A (zh) 显示装置
KR20230126288A (ko) 표시 장치
CN118318518A (zh) 显示装置
CN115457912A (zh) 显示面板和显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication