CN117881238A - 显示装置 - Google Patents

Abstract

提供了显示装置。显示装置包括显示区域、非显示区域、包括薄膜晶体管的像素电路、在非显示区域中用于将栅极信号供给到像素电路的栅极驱动器、在像素电路和栅极驱动器上方的通孔层、在显示区域中的通孔层上方并且实质上彼此平行地延伸的第一电极和第二电极、在第一电极与第二电极之间的发光元件、连接到发光元件的一端的第一接触电极以及与栅极驱动器重叠并且包括第一层和第二层的保护金属层，第一层处于与第一电极和第二电极相同的层处，第一层限定多个第一孔，第二层处于与第一接触电极相同的层处、至少部分地填充多个第一孔并且接触通孔层的上表面。

Description

显示装置

技术领域

本公开涉及显示装置。

背景技术

随着信息社会的发展，对以各种方式显示图像的显示装置提出了越来越多的需求。例如，显示装置在诸如智能电话、数码相机、笔记本计算机、导航装置和智能电视的各种电子装置中采用。显示装置可为平板显示装置，诸如液晶显示装置、场发射显示装置和有机发光显示装置。在平板显示装置当中，在发光显示装置中，由于显示面板的多个像素中的每一个包括能够自身发射光的发光元件，因此能够在没有向显示面板提供光的背光单元的情况下显示图像。发光元件可为使用有机材料作为荧光材料的有机发光二极管和使用无机材料作为荧光材料的无机发光二极管。

发明内容

本公开的各方面提供了能够减少或消除施加到内置在显示面板中的栅极驱动器的静电的显示装置。

本公开的各方面提供了能够减少或防止在高温沉积期间在有机层与保护金属层之间剥离或翘起的可能性的显示装置。

然而，本公开的各方面不限于本文中阐述的那些。通过参考下面给出的本公开的详细描述，本公开的以上和其它方面将对于本公开所属技术领域的普通技术人员变得更加显而易见。

根据一个或多个实施方式，显示装置包括：用于显示图像的显示区域；至少部分地围绕显示区域的非显示区域；在显示区域中并且包括薄膜晶体管的像素电路；在非显示区域中用于将栅极信号供给到像素电路的栅极驱动器；在像素电路和栅极驱动器上方的通孔层；在显示区域中的通孔层上方并且实质上彼此平行地延伸的第一电极和第二电极；在第一电极与第二电极之间的发光元件；连接到发光元件的一端的第一接触电极；以及与栅极驱动器重叠并且包括第一层和第二层的保护金属层，第一层处于与第一电极和第二电极相同的层，第一层限定多个第一孔，第二层处于与第一接触电极相同的层、至少部分地填充多个第一孔并且接触通孔层的上表面。

显示装置还可包括在保护金属层的第一层上方的绝缘层，并且限定与多个第一孔重叠的多个第二孔。

第二层可至少部分地填充多个第二孔，并且连接到第一层。

第二层可包括在第一方向上延伸的第一部分和在与第一方向交叉的第二方向上延伸的第二部分，其中，第一部分和第二部分的交叉区与多个第一孔中的一个重叠。

显示装置还可包括用于将电源电压供给到第二层的电源连接线，其中，第二层至少部分地填充穿过通孔层的接触孔，并且连接到电源连接线。

第二层可包括在第一方向上延伸的第一部分以及在与第一方向交叉的第二方向上延伸并且连接到第一部分的第一端和第一部分的与第一端相对的第二端的第二部分。

第二部分可在第一层的第一侧边缘处和在第一层的第二侧边缘处与多个第一孔的相应部分重叠，其中，第二层的第一部分与多个第一孔的其它相应部分重叠。

第二层可包括至少部分地填充多个第一孔的公共电极。

第二层可包括通过第一层彼此电连接的岛状电极。

显示装置还可包括用于将电源电压供给到第一层的电源连接线，其中，第一层至少部分地填充穿过通孔层的接触孔，并且连接到电源连接线。

根据一个或多个实施方式，显示装置包括：用于显示图像的显示区域；至少部分地围绕显示区域的非显示区域；在显示区域中并且包括薄膜晶体管的像素电路；在非显示区域中用于将栅极信号供给到像素电路的栅极驱动器；在像素电路和栅极驱动器上方的通孔层；在与栅极驱动器重叠的通孔层上方并且限定多个第一孔的保护金属层的第一层；在保护金属层的第一层上方并且限定至少部分地与多个第一孔重叠的多个第二孔的绝缘层；以及在绝缘层上方、至少部分地填充多个第二孔、连接到第一层、至少部分填充多个第一孔并且接触通孔层的上表面的保护金属层的第二层。

第一层可包括反射电极，其中，第二层包括透明电极。

在平面图中，多个第二孔中的一个的面积可大于多个第一孔中的一个的面积。

保护金属层的第一层和第二层可覆盖通孔层的上表面与栅极驱动器重叠的部分的全部。

第二层可覆盖第一层的上表面的与第一孔相邻的至少一部分，并且可覆盖绝缘层的上表面的与第二孔相邻的至少一部分。

根据一个或多个实施方式，显示装置包括：显示区域，该显示区域包括像素，像素包括第一晶体管；非显示区域，该非显示区域至少部分地围绕显示区域并且包括用于生成栅极信号的栅极驱动器；第一电压线，该第一电压线在第一金属层上方用于将高电位电压供给到像素的第一晶体管，第一晶体管包括在第一金属层的有源层中并且电连接到第一电压线的漏电极、与漏电电极相邻的有源区、与有源区相邻的源电极以及位于有源层上方的第二金属层中的栅电极；阳极连接电极，该阳极连接电极在第二金属层上方的第三金属层中，并且电连接到第一晶体管的源电极；第一电极和第二电极，该第一电极和第二电极在第三金属层上方的第四金属层中并且实质上彼此平行地延伸；发光元件，该发光元件在第一电极与第二电极之间；第一接触电极，该第一接触电极在第四金属层上方的第五金属层中，并且连接到发光元件的一端；以及保护金属层，该保护金属层与栅极驱动器重叠，并且包括在第四金属层中限定多个第一孔的第一层和在第五金属层中至少部分地填充多个第一孔的第二层。

显示装置还可包括在保护金属层的第一层上方并且限定至少部分地与多个第一孔重叠的多个第二孔的绝缘层。

第二层可至少部分地填充多个第二孔，并且连接到第一层。

在平面图中，多个第二孔中的一个的面积可大于多个第一孔中的一个的面积。

显示装置还可包括在第一金属层、第二金属层和第三金属层中的至少一个中用于将电源电压供给到保护金属层的电源连接线。

在根据实施方式的显示装置中，可通过包括定位在栅极驱动器上以接收低电位电压的保护金属层来保护栅极驱动器免受静电的影响。

此外，在根据实施方式的显示装置中，通过包括包含多个孔的保护金属层的第一层，能够排出在高温沉积期间从有机层生成的热，并且可减少或防止有机层与保护金属层之间的剥离或翘起的可能性。

然而，根据本公开的实施方式的各方面不限于以上举例说明的那些，并且各种其它方面包含在本文中。

附图说明

通过参照附图详细描述本公开的实施方式，本公开的以上和其它方面将变得更加显而易见，在附图中：

图1是图示根据一个或多个实施方式的显示装置的平面图；

图2是图示根据一个或多个实施方式的显示装置的像素和线的图；

图3是图示根据一个或多个实施方式的显示装置的像素的电路图；

图4是图示根据一个或多个实施方式的显示装置的发光元件层的平面图；

图5是图示根据一个或多个实施方式的显示装置的第四金属层的平面图；

图6是图示根据一个或多个实施方式的显示装置的第五金属层的平面图；

图7是根据一个或多个实施方式的显示装置的示意性剖面图；

图8是图示根据一个或多个实施方式的显示装置的保护金属层的平面图；

图9是图示图8的显示装置中的保护金属层的第一层和第一绝缘层的平面图；

图10是图示图8的显示装置中的保护金属层的第二层的平面图；

图11是沿图8的线I-I'截取的剖面图；

图12是图示根据一个或多个其它实施方式的显示装置的保护金属层的平面图；

图13是图示图12的显示装置中的保护金属层的第二层的平面图；

图14是图示根据一个或多个其它实施方式的显示装置的保护金属层的平面图；

图15是图示图14的显示装置中的保护金属层的第二层的平面图；

图16是图示根据又一个或多个其它实施方式的显示装置的保护金属层的平面图；

图17是图示图16的显示装置中的保护金属层的第二层的平面图；以及

图18是沿图16的线II-II'截取的剖面图。

具体实施方式

在下面的描述中，出于解释的目的，阐述了许多具体细节以提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”为可互换的词，它们是采用本文中所公开的本公开中的一种或多种的装置或方法的非限制性示例。然而，显而易见的是，各种实施方式可在没有这些具体细节的情况下或者在具有一个或多个等同排列的情况下实践。在其它情况下，结构和装置以框图形式示出以避免不必要地模糊各种实施方式。另外，各种实施方式可为不同的，但不必是排他的，也不必限制本公开。例如，在不背离本公开的情况下，一个或多个实施方式的特定形状、配置和特性可在其它实施方式中使用或实现。

除非另有规定，否则图示的实施方式将被理解为提供其中可在实践中实现本公开的一些方式的不同细节的特征。因此，除非另有规定，否则各种实施方式的特征、组件、模块、层、膜、面板、区和/或方面等(在下文中单独称为或统称为“元件”)可在不背离本公开的情况下以其它方式组合、分离、互换和/或重新排列。

交叉影线和/或阴影在附图中的使用通常被提供以阐明相邻元件之间的边界。因此，除非另有规定，否则无论交叉影线或阴影的存在与否都不会传达或表明对特定材料、材料性质、尺寸、比例、图示的元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。

另外，在附图中，出于清楚和/或描述的目的，元件的尺寸和相对尺寸可被夸大。当一个或多个实施方式可不同地实现时，具体的工艺次序可与所描述的次序不同地执行。例如，两个连续描述的工艺可实质上同时执行或者以与描述的次序相反的次序执行。另外，相似的附图标记表示相似的元件。

当元件(诸如层)被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，该元件(诸如层)可直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可存在有居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可指在具有或不具有居间元件的情况下的物理、电和/或流体连接。

另外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且因此可以更广泛的意义进行解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可表示彼此不垂直的不同方向。

出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的组中的至少一个”可解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任意组合，诸如以XYZ、XYY、YZ、ZZ等为例。如本文中所使用，术语“和/或”包括相关所列项目中的一个或多个的任意和所有组合。

虽然术语“第一”、“第二”等可在本文中用于描述各种类型的元件，但是这些元件不应当受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可被称为第二元件。

空间相对术语(诸如“下面(beneath)”、“下方(below)”、“之下(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“上面(over)”、“较高(higher)”、“侧(side)”(例如，如在“侧壁”中)等)可以在本文中用于描述性的目的，并且因此描述如附图中图示的一个元件与另一(些)元件的关系。空间相对术语意在包括设备在使用、操作和/或制造中除了附图中所描绘的取向之外的不同取向。例如，如果附图中的设备被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将被取向为在其它元件或特征“上方”。因此，术语“下方”能够包含上方和下方两种取向。此外，设备可以以其它方式取向(例如，旋转90度或处于其它取向)，并且因此，本文中使用的空间相对描述词被相应地解释。

本文中使用的术语是为了描述特定实施方式的目的，并且不意在进行限制。如本文中所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”意在也包括复数形式，除非上下文另有明确指示。此外，术语“包括(comprise)”、“包括有(comprising)”、“包含(include)”和/或“包含有(including)”在本说明书中使用时，指定所述特征、整体、步骤、操作、元件、组件和/或它们的组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组的存在或附加。还应注意，如本文中所使用的，术语“实质上”、“大约”和其它类似术语被用作近似术语并且不用作程度术语，并且因此被用于说明本领域普通技术人员将认识到的测量、计算和/或提供的值的固有偏差。

本文中参考作为实施方式和/或中间结构的示意性图示的剖面和/或分解图示描述了各种实施方式。因此，预期图示的形状会由于例如制造技术和/或公差而发生变化。因此，本文中所公开的实施方式不一定被理解为限于图示区的特定形状，而是包括由例如制造引起的形状的偏差。以这种方式，附图中图示的区在本质上可以是示意性的，并且这些区的形状可以不反映设备的区的实际形状，并且因此不一定意在进行限制。

如本领域中的惯例，在功能块、单元、部分和/或模块方面，在附图中描述并且图示了一些实施方式。本领域技术人员将理解，这些块、单元、部分和/或模块通过电子(或光学)电路(诸如可使用基于半导体的制造技术或其它制造技术形成的逻辑电路、分立组件、微处理器、硬布线电路、存储器元件、线连接等)物理地实现。在由微处理器或其它类似硬件实现块、单元、部分和/或模块的情况下，可使用软件(例如，微代码)对块、单元、部分和/或模块进行编程和控制，以执行本文中所讨论的各种功能，并且块、单元、部分和/或模块可选择性由固件和/或软件来驱动。还考虑到每个块、单元、部分和/或模块可由专用硬件实现，或者作为执行一些功能的专用硬件和执行其它功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。另外，在不背离本公开的范围的情况下，一些实施方式的每个块、单元、部分和/或模块可物理地分离成两个或更多个交互和分立的块、单元、部分和/或模块。此外，在不背离本公开的范围的情况下，一些实施方式的块、单元、部分和/或模块可物理地组合成更复杂的块、单元、部分和/或模块。

除非另有定义或在本文中暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解，术语(诸如在常用词典中定义的术语)应当被解释为具有与它们在相关技术和本公开的上下文中的含义一致的含义，而不应当以理想化或过于形式的意义去解释，除非本文中明确如此定义。

在下文中，参照附图描述本公开的详细实施方式。

图1是图示根据一个或多个实施方式的显示装置的平面图。

如本文中所使用的术语“上方”、“顶部”和“顶表面”指相对于显示装置的向上方向(例如，Z轴方向)。如本文中所使用的术语“下方”、“底部”和“底表面”指相对于显示装置的向下方向(例如，与Z轴方向相反的方向)。此外，术语“左”、“右”、“上”和“下”分别指示在显示装置的表面上的相应方向。例如，术语“左”可指示与X轴方向相反的方向，术语“右”可指示X轴方向，术语“上”可指示Y轴方向，并且术语“下”可指示与Y轴方向相反的方向。

参照图1，作为用于显示运动图像或静止图像的装置的显示装置10可采用作为诸如电视、膝上型计算机、监视器、广告牌和物联网(IoT)装置的各种产品以及诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话，移动通信终端、电子笔记本、电子书阅读器、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)的便携式电子装置的显示屏。

显示装置10可包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240、电源单元250、栅极驱动器260和保护金属层300。

显示面板100在平面图中可具有矩形形状。例如，显示面板100在平面图中可具有带有在第一方向(X轴方向)上的长边和在第二方向(Y轴方向)上的短边的矩形形状。由在第一方向(X轴方向)上的长边和在第二方向(Y轴方向)上的短边形成的拐角可为直角或倒圆角(例如，具有预定曲率)。显示面板100的平面形状不限于矩形形状，并且可形成为另一多边形形状、圆形形状或椭圆形形状。例如，显示面板100可形成为平坦的，但不限于此。在另一示例中，显示面板100可以一个曲率(例如，预定曲率)弯曲。

显示面板100可包括显示区域DA和非显示区域NDA。

作为用于显示图像的区域的显示区域DA可被限定为显示面板100的中心区域。显示区域DA可包括像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL、垂直电压线VVSL和第二电压线VSL。像素SP可形成在数据线DL和栅极线GL的交叉区处的每个像素区域中。像素SP可包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每一个可连接到一个栅极线GL并且连接到一个数据线DL。第一像素SP1、第二像素SP2和第三像素SP3中的每一个可被限定为输出光的最小单位区域。

第一像素SP1、第二像素SP2和第三像素SP3中的每一个可包括具有有机发光层的有机发光二极管(OLED)、包括量子点发光层的量子点发光二极管(LED)、微LED或具有无机半导体的无机LED。

第一像素SP1可发射第一颜色的光，诸如红色光，第二像素SP2可发射第二颜色的光，诸如绿色光，并且第三像素SP3可发射第三颜色的光，诸如蓝色光。第一像素SP1、第三像素SP3和第二像素SP2的像素电路可排列在第二方向(Y轴方向)的相反方向上，但像素电路的排列方向不限于此。

栅极线GL可在第一方向(X轴方向)上延伸，并且可在第二方向(Y轴方向)上彼此间隔开。栅极线GL可从栅极驱动器260接收栅极信号，并且可将栅极信号供给到辅助栅极线BGL。辅助栅极线BGL可从栅极线GL延伸以将栅极信号供给到第一像素SP1、第二像素SP2和第三像素SP3。

数据线DL可在第二方向(Y轴方向)上延伸，并且可在第一方向(X轴方向)上彼此间隔开。数据线DL可包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1、第二数据线DL2和第三数据线DL3中的每一个可将数据电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的每一个。

初始化电压线VIL可在第二方向(Y轴方向)上延伸，并且可在第一方向(X轴方向)上彼此间隔开。初始化电压线VIL可将从显示驱动器220接收到的初始化电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路。初始化电压线VIL可从第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路接收感测信号，以将感测信号供给到显示驱动器220。

第一电压线VDL可在第二方向(Y轴方向)上延伸，并且可在第一方向(X轴方向)上彼此间隔开。第一电压线VDL可将从电源单元250接收到的驱动电压或高电位电压供给到第一像素SP1、第二像素SP2和第三像素SP3。

水平电压线HVDL可在第一方向(X轴方向)上延伸，并且可在第二方向(Y轴方向)上彼此间隔开。水平电压线HVDL可连接到第一电压线VDL。水平电压线HVDL可从第一电压线VDL接收驱动电压或高电位电压。

垂直电压线VVSL可在第二方向(Y轴方向)上延伸，并且可在第一方向(X轴方向)上彼此间隔开。垂直电压线VVSL可连接到第二电压线VSL。垂直电压线VVSL可将从电源单元250接收到的低电位电压供给到第二电压线VSL。

第二电压线VSL可在第一方向(X轴方向)上延伸，并且可在第二方向(Y轴方向)上彼此间隔开。第二电压线VSL可将低电位电压供给到第一像素SP1、第二像素SP2和第三像素SP3。

像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL和第二电压线VSL之间的连接关系可根据像素SP的数量和排列在设计上进行改变。

非显示区域NDA可限定为显示面板100的除了显示区域DA之外的剩余区域。例如，非显示区域NDA可包括将数据线DL、初始化电压线VIL、第一电压线VDL和垂直电压线VVSL连接到显示驱动器220、连接到栅极驱动器260并且连接到与柔性膜210连接的焊盘部分的扇出线。

柔性膜210可连接到定位在非显示区域NDA的下侧上的焊盘部分。提供在柔性膜210的一侧上的输入端子可通过膜附接工艺而附接到电路板230，并且提供在柔性膜210的另一侧上的输出端子可通过膜附接工艺而附接到焊盘部分。例如，柔性膜210可弯曲，诸如带载封装或膜上芯片。柔性膜210可朝向显示面板100的下部弯曲，以减少显示装置10的边框区域。

显示驱动器220可安装在柔性膜210上。例如，显示驱动器220可实现为集成电路(IC)。显示驱动器220可从时序控制器240接收数字视频数据和数据控制信号，并且根据数据控制信号可将数字视频数据转换为模拟数据电压，以通过扇出线将模拟数据电压供给到数据线DL。

电路板230可支撑时序控制器240和电源单元250，并且可将信号和电力供给到显示驱动器220。例如，电路板230可将从时序控制器240供给的信号与从电源单元250供给的电源电压一起供给到柔性膜210并且供给到显示驱动器220，以在每个像素SP上显示图像。为此，可在电路板230上提供信号线和电源线。

时序控制器240可安装在电路板230上，并且可通过提供在电路板上的用户连接器接收从显示驱动系统或图形装置供给的图像数据和时序同步信号。时序控制器240可通过基于时序同步信号将图像数据排列为适合像素排列结构来生成数字视频数据，并且可将生成的数字视频数据供给到显示驱动器220。时序控制器240可基于时序同步信号来生成数据控制信号和栅极控制信号。时序控制器240可基于数据控制信号来控制显示驱动器220的数据电压供给时序，并且可基于栅极控制信号来控制栅极驱动器260的栅极信号供给时序。

电源单元250可定位在电路板230上，以将电源电压供给到柔性膜210、显示驱动器220和栅极驱动器260。例如，电源单元250可生成驱动电压或高电位电压并且可将其供给到第一电压线VDL，可生成低电位电压并且可将其供给到垂直电压线VVSL，并且可生成初始化电压且可将其供给到初始化电压线VIL。电源单元250可生成栅极高电压和栅极低电压，并且可将栅极高电压和栅极低电压供给到栅极驱动器260。

栅极驱动器260可定位在非显示区域NDA的左侧和/或右侧上。栅极驱动器260可基于从时序控制器240供给的栅极控制信号来生成栅极信号。栅极控制信号可包括起始信号、时钟信号和电源电压，但不限于此。栅极驱动器260可根据设置的次序将栅极信号供给到栅极线GL。

保护金属层300可定位在非显示区域NDA的左侧和右侧上，以与栅极驱动器260重叠。保护金属层300可定位在栅极驱动器260上以保护栅极驱动器260。保护金属层300可从电源单元250接收电源电压。例如，保护金属层300可从电源单元250接收低电位电压，以减少或消除从外部施加的静电。

图2是图示根据一个或多个实施方式的显示装置的像素和线的图。

参照图2，像素SP可包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第三像素SP3和第二像素SP2的像素电路可排列在第二方向(Y轴方向)的相反方向上，但像素电路的排列方向不限于此。

第一像素SP1、第二像素SP2和第三像素SP3中的每一个可连接到第一电压线VDL、初始化电压线VIL、栅极线GL和数据线DL。

第一电压线VDL可在第二方向(Y轴方向)上延伸。第一电压线VDL可定位在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第一电压线VDL可将驱动电压或高电位电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的每一个的晶体管。

水平电压线HVDL可在第一方向(X轴方向)上延伸。水平电压线HVDL可定位在第k行ROWk(k为正整数)中定位的第一像素SP1的像素电路的上侧上。水平电压线HVDL可连接到第一电压线VDL。水平电压线HVDL可从第一电压线VDL接收驱动电压或高电位电压。

垂直电压线VVSL可在第二方向(Y轴方向)上延伸。垂直电压线VVSL可定位在第一电压线VDL的左侧上。垂直电压线VVSL可连接在电源单元250与第二电压线VSL之间。垂直电压线VVSL可将从电源单元250供给的低电位电压供给到第二电压线VSL。

第二电压线VSL可在第一方向(X轴方向)上延伸。第二电压线VSL可定位在第(k+1)行ROWk+1中定位的第一像素SP1的像素电路上方。第二电压线VSL可将从垂直电压线VVSL接收到的低电位电压供给到第一像素SP1、第二像素SP2和第三像素SP3的发光元件层。

栅极线GL可在第一方向(X轴方向)上延伸。栅极线GL可定位在相应的第二像素SP2的像素电路的下侧上。栅极线GL可将从栅极驱动器260接收到的栅极信号供给到辅助栅极线BGL。例如，第k栅极线GLk可将栅极信号供给到定位在第k行ROWk中的像素SP，并且第(k+1)栅极线GLk+1可将栅极信号供给到定位在第(k+1)行ROWk+1中的像素SP。

辅助栅极线BGL可在第二方向(Y轴方向)上从多个栅极线GL中的每一个延伸。多个辅助栅极线BGL中的每一个可定位在第一像素SP1至第三像素SP3的像素电路的右侧上。多个辅助栅极线BGL中的每一个可将从栅极线GL接收到的栅极信号供给到第一像素SP1至第三像素SP3的像素电路。

初始化电压线VIL可在第二方向(Y轴方向)上延伸。初始化电压线VIL可定位在相应的辅助栅极线BGL的右侧上。初始化电压线VIL可将初始化电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路。初始化电压线VIL可从第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路接收感测信号，以将感测信号供给到显示驱动器220。

数据线DL可在第二方向(Y轴方向)上延伸。数据线DL可将数据电压供给到像素SP。数据线DL可包括第一数据线DL1、第二数据线DL2和第三数据线DL3。

第一数据线DL1可在第二方向(Y轴方向)上延伸。第一数据线DL1可定位在初始化电压线VIL的右侧上。第一数据线DL1可将从显示驱动器220接收到的数据电压供给到第一像素SP1的像素电路。

第二数据线DL2可在第二方向(Y轴方向)上延伸。第二数据线DL2可定位在相应的第一数据线DL1的右侧上。第二数据线DL2可将从显示驱动器220接收到的数据电压供给到第二像素SP2的像素电路。

第三数据线DL3可在第二方向(Y轴方向)上延伸。第三数据线DL3可定位在相应的第二数据线DL2的右侧上。第三数据线DL3可将从显示驱动器220接收到的数据电压供给到第三像素SP3的像素电路。

图3是图示根据一个或多个实施方式的显示装置的像素的电路图。

参照图3，多个像素SP中的每一个可连接到第一电压线VDL、数据线DL、初始化电压线VIL、栅极线GL和第二电压线VSL。

第一像素SP1、第二像素SP2和第三像素SP3中的每一个可包括像素电路和多个发光元件ED。像素电路可包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3以及第一电容器C1。

第一晶体管ST1可包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可连接到第一节点N1，第一晶体管ST1的漏电极可连接到第一电压线VDL，并且第一晶体管ST1的源电极可连接到第二节点N2。第一晶体管ST1可基于施加到栅电极的数据电压来控制漏极-源极电流(或驱动电流)。

发光元件ED可包括第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可串联地连接。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可接收驱动电流以发射光。发光元件ED的光发射量或亮度可与驱动电流的大小成比例。发光元件ED可为具有有机发光层的有机发光二极管(OLED)、包括量子点发光层的量子点发光二极管(LED)、微LED或具有无机半导体的无机LED。

第一发光元件ED1的第一电极可连接到第二节点N2，并且第一发光元件ED1的第二电极可连接到第三节点N3。第一发光元件ED1的第一电极可通过第二节点N2连接到第一晶体管ST1的源电极、连接到第三晶体管ST3的漏电极并且连接到第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可通过第三节点N3连接到第二发光元件ED2的第一电极。

第二发光元件ED2的第一电极可连接到第三节点N3，并且第二发光元件ED2的第二电极可连接到第四节点N4。第三发光元件ED3的第一电极可连接到第四节点N4，并且第三发光元件ED3的第二电极可连接到第五节点N5。第四发光元件ED4的第一电极可连接到第五节点N5，并且第四发光元件ED4的第二电极可连接到第二电压线VSL。

第二晶体管ST2可通过栅极线GL的栅极信号而导通，以将数据线DL电连接到作为第一晶体管ST1的栅电极的第一节点N1。第二晶体管ST2可根据栅极信号而导通，以将数据电压供给到第一节点N1。第二晶体管ST2的栅电极可连接到栅极线GL，第二晶体管ST2的漏电极可连接到数据线DL，并且第二晶体管ST2的源电极可连接到第一节点N1。第二晶体管ST2的源电极可通过第一节点N1连接到第一晶体管ST1的栅电极，并且连接到第一电容器C1的第一电容器电极。

第三晶体管ST3可通过栅极线GL的栅极信号而导通，以将初始化电压线VIL电连接到作为第一晶体管ST1的源电极的第二节点N2。第三晶体管ST3可根据栅极信号而导通，以将初始化电压供给到第二节点N2。第三晶体管ST3可根据栅极信号导通，以将感测信号供给到初始化电压线VIL。第三晶体管ST3的栅电极可连接到栅极线GL，第三晶体管ST3的漏电极可连接到第二节点N2，并且第三晶体管ST3的源电极可连接到初始化电压线VIL。第三晶体管ST3的漏电极可通过第二节点N2连接到第一晶体管ST1的源电极、连接到第一电容器C1的第二电容器电极并且连接到第一发光元件ED1的第一电极。

图4是图示根据一个或多个实施方式的显示装置的发光元件层的平面图，并且图5是图示根据一个或者多个实施方式的显示装置的第四金属层的平面图。图6是图示根据一个或多个实施方式的显示装置的第五金属层的平面图，并且图7是根据一个或者多个实施方式的显示装置的示意性剖面图。

参照图4至图7，显示面板100可包括衬底SUB、薄膜晶体管层TFTL和发光元件层EML。

在图7中，衬底SUB可为基础衬底或基础构件。衬底SUB可为能够弯曲、折叠或卷曲的柔性衬底。例如，衬底SUB可包括玻璃材料或金属材料，但不限于此。在一个或多个其它实施方式中，衬底SUB可包括聚合物树脂，诸如聚酰亚胺(PI)。

薄膜晶体管层TFTL可定位在衬底SUB上。薄膜晶体管层TFTL可包括第一金属层MTL1、缓冲层BF、有源层ACTL、栅极绝缘层GI、第二金属层MTL2、层间绝缘层ILD、第三金属层MTL3、保护层PV和通孔层VIA。

第一金属层MTL1可定位在衬底SUB上。第一金属层MTL1可包括电压线VL、第一电压线VDL和垂直电压线VVSL。电压线VL可为第一电压线VDL、初始化电压线VIL或数据线DL。

缓冲层BF可定位在第一金属层MTL1上。例如，缓冲层BF可包括能够减少或防止空气或湿气的渗透的无机膜。例如，缓冲层BF可包括交替地堆叠的多个无机层。

有源层ACTL可定位在缓冲层BF上。有源层ACTL可包括薄膜晶体管TFT的漏电极DE、半导体区ACT和源电极SE。薄膜晶体管TFT可为图3的第一晶体管ST1，但不限于此。例如，薄膜晶体管TFT的半导体区ACT可包括低温多晶硅(LTPS)。包括低温多晶硅的薄膜晶体管TFT可具有高电子迁移率和合适的导通特性。例如，薄膜晶体管TFT的半导体区ACT可包括氧化物。包括氧化物的薄膜晶体管TFT可具有合适的泄露电流特性，并且可以相对低的频率驱动，从而减少功耗。

栅极绝缘层GI可定位在有源层ACTL上。栅极绝缘层GI可使有源层ACTL与第二金属层MTL2绝缘。

第二金属层MTL2可定位在栅极绝缘层GI上。第二金属层MTL2可包括薄膜晶体管TFT的栅电极GE。薄膜晶体管TFT的栅电极GE可与半导体区ACT重叠。

层间绝缘层ILD可定位在第二金属层MTL2上。层间绝缘层ILD可使第二金属层MTL2与第三金属层MTL3彼此绝缘。

第三金属层MTL3可定位在层间绝缘层ILD上。第三金属层MTL3可包括连接电极CE、第一阳极连接电极ANE1、水平电压线HVDL和第二电压线VSL。连接电极CE可电连接薄膜晶体管TFT的电压线VL和源电极SE。第一阳极连接电极ANE1可电连接薄膜晶体管TFT的漏电极DE和第一接触电极CTE1。水平电压线HVDL可电连接第一电压线VDL和第一电极RME1。第二电压线VSL可电连接垂直电压线VVSL和第二电极RME2，并且可电连接垂直电压线VVSL和第五接触电极CTE5。

保护层PV可定位在第三金属层MTL3上。保护层PV可定位在多个薄膜晶体管TFT上，以保护像素SP的像素电路。

通孔层VIA可定位在保护层PV上。通孔层VIA可使薄膜晶体管层TFTL的顶部平坦化。通孔层VIA可包括有机绝缘材料，诸如聚酰亚胺(PI)。

发光元件层EML可定位在薄膜晶体管层TFTL上。发光元件层EML可包括第一堤图案BP1、第二堤图案BP2和第三堤图案BP3、第一电极RME1和第二电极RME2、第一绝缘层PAS1、第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4、堤层BNL、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5以及第三绝缘层PAS3。

堤层BNL可限定第一发光区域EMA1、第二发光区域EMA2和第三发光区域EMA3，如图4中所示。第一像素SP1的发光元件ED可定位在第一发光区域EMA1中，第二像素SP2的发光元件ED可定位在第二发光区域EMA2中，并且第三像素SP3的发光元件ED可定位在第三发光区域EMA3中。图7是第一发光区域EMA1的示意性剖面图。

第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可在第二方向(Y轴方向)上延伸，并且可在第一方向(X轴方向)上彼此间隔开。第一堤图案BP1可定位在第二堤图案BP2与第三堤图案BP3之间。第二堤图案BP2可定位在第一堤图案BP1的左侧上，并且第三堤图案BP3可定位在第一堤图案BP1的右侧上。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的每一个可在通孔层VIA上向上(Z轴方向)突出。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的每一个可具有倾斜的侧表面。第一像素SP1的第一发光元件ED1和第二发光元件ED2可定位在彼此间隔开的第一堤图案BP1与第二堤图案BP2之间。第一像素SP1的第三发光元件ED3和第四发光元件ED4可定位在彼此间隔开的第一堤图案BP1与第三堤图案BP3之间。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可以岛状图案排列在显示区域DA的整个表面上。

在图5中，第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第一电极RME1和第二电极RME2可定位在第四金属层MTL4中。第二电极RME2在第一方向(X轴方向)上的最大宽度可大于第一电极RME1在第一方向(X轴方向)上的最大宽度，但不限于此。第四金属层MTL4可定位在通孔层VIA上并且在第一堤图案BP1、第二堤图案BP2和第三堤图案BP3上。第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第一电极RME1和第二电极RME2可在第二方向(Y轴方向)上延伸。第一像素SP1的第一电极RME1可定位在第一像素SP1的第二电极RME2与第二像素SP2的第二电极RME2之间。第二像素SP2的第一电极RME1可定位在第二像素SP2的第二电极RME2与第三像素SP3的第二电极RME2之间。第三像素SP3的第一电极RME1可定位在第三像素SP3的第二电极RME2的右侧上。

第一电极RME1和第二电极RME2中的每一个可覆盖第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的一个的顶表面和倾斜的侧表面。第一电极RME1和第二电极RME2可为反射电极。第四金属层MTL4可形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层。第四金属层MTL4可包括包含具有高反射率的材料的至少一个层。因此，第一电极RME1和第二电极RME2中的每一个可在向上方向(Z轴方向)上反射从第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4发射的光。

第一电极RME1和第二电极RME2可为用于在显示装置10的制造工艺中对齐第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4的对齐电极。多个第一电极RME1可通过多个第五接触孔CNT5连接到第三金属层MTL3的水平电压线HVDL。第一电极RME1可从水平电压线HVDL接收驱动电压或高电位电压。多个第二电极RME2可通过多个第六接触孔CNT6连接到第三金属层MTL3的第二电压线VSL。第二电极RME2可从第二电压线VSL接收低电位电压。

多个发光元件ED可在第一电极RME1和第二电极RME2之间对齐。多个发光元件ED可定位在发光元件区域EDA中。多个第一发光元件ED1可定位在第一发光元件区域EDA1中，多个第二发光元件ED2可定位在第二发光元件区域EDA2中，多个第三发光元件ED3可定位在第三发光元件区域EDA3中，并且多个第四发光元件ED4可定位在第四发光元件区域EDA4中。第一发光元件区域EDA1和第二发光元件区域EDA2可定位在第一像素SP1的第一电极RME1与第一像素SP1的第二电极RME2之间。第三发光元件区域EDA3和第四发光元件区域EDA4可定位在第一像素SP1的第一电极RME1与第二像素SP2的第二电极RME2之间。第一绝缘层PAS1可覆盖第一电极RME1和第二电极RME2。第一绝缘层PAS1可包括无机层。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可通过第一绝缘层PAS1与第一电极RME1和第二电极RME2绝缘。

第一电极RME1和第二电极RME2中的每一个可接收对齐信号，并且在第一电极RME1与第二电极RME2之间可形成电场。例如，可通过喷墨印刷工艺将多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4喷射在第一电极RME1和第二电极RME2上，并且分散在墨水中的多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可通过接收由在第一电极RME1与第二电极RME2之间形成的电场引起的介电泳力来对齐。因此，多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可在第二方向(Y轴方向)上在相应的第一电极RME1与第二电极RME2之间对齐。

在图6中，第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5可定位在第五金属层MTL5中。第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5可为透明电极。例如，第五金属层MTL5可包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的材料。第五金属层MTL5可具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构，但不限于此。

第二绝缘层PAS2可定位在堤层BNL、第一绝缘层PAS1和发光元件ED上。第三绝缘层PAS3可覆盖第二绝缘层PAS2以及第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5。第二绝缘层PAS2和第三绝缘层PAS3可包括无机层。第二绝缘层PAS2和第三绝缘层PAS3可使第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5中的每一个绝缘。第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5中的每一个可包括定位在中心处的气隙，但是本公开不限于此。

第一像素SP1的第一接触电极CTE1可定位在第一像素SP1的第二电极RME2上(例如，上方)，并且可通过第一接触孔CNT1连接到第三金属层MTL3的第一阳极连接电极ANE1。第一接触电极CTE1可连接在第一阳极连接电极ANE1与多个第一发光元件ED1的相应端之间。第一接触电极CTE1可接收通过图3的第一晶体管ST1的驱动电流。第一接触电极CTE1可将驱动电流供给到第一像素SP1的多个第一发光元件ED1。第一接触电极CTE1可与多个第一发光元件ED1的阳极相对应，但不限于此。

第二接触电极CTE2可与第一电极RME1和第二电极RME2绝缘。第二接触电极CTE2的第一部分可定位在第一像素SP1的第二电极RME2上方并且在第二方向(Y轴方向)上延伸。第二接触电极CTE2的第二部分可从第二接触电极CTE2的第一部分的下侧延伸，并且可定位在第一像素SP1的第一电极RME1上方。

第二接触电极CTE2可连接在多个第一发光元件ED1的其它相应端与多个第二发光元件ED2的相应端之间。第二接触电极CTE2可与图3的第三节点N3相对应。第二接触电极CTE2可与多个第一发光元件ED1的阴极相对应，但不限于此。第二接触电极CTE2可与多个第二发光元件ED2的阳极相对应，但不限于此。

第三接触电极CTE3可与第一电极RME1和第二电极RME2绝缘。第三接触电极CTE3的第一部分可定位在第一像素SP1的第二电极RME2上方，并且可在第二方向(Y轴方向)上延伸。第三接触电极CTE3的第二部分可定位在第一像素SP1的第一电极RME1上方，并且可定位在第三接触电极CTE3的第一部分的右侧。

第三接触电极CTE3可连接在多个第二发光元件ED2的其它相应端与多个第三发光元件ED3的相应端之间。第三接触电极CTE3可与图3的第四节点N4相对应。第三接触电极CTE3可与多个第二发光元件ED2的阴极相对应，但不限于此。第三接触电极CTE3可与多个第三发光元件ED3的阳极相对应，但不限于此。

第四接触电极CTE4可与第一电极RME1和第二电极RME2绝缘。第四接触电极CTE4的第一部分可定位在第二像素SP2的第二电极RME2上方，并且可在第二方向(Y轴方向)上延伸。第四接触电极CTE4的第二部分可从第四接触电极CTE4的第一部分的上侧延伸，并且可定位在第一像素SP1的第一电极RME1上(例如，上方)。

第四接触电极CTE4可连接在多个第三发光元件ED3的其它相应端与多个第四发光元件ED4的相应端之间。第四接触电极CTE4可与图3的第五节点N5相对应。第四接触电极CTE4可与多个第三发光元件ED3的阴极相对应，但不限于此。第四接触电极CTE4可与多个第四发光元件ED4的阳极相对应，但不限于此。

第五接触电极CTE5可连接在多个第四发光元件ED4的其它相应端与第二电压线VSL之间。第五接触电极CTE5可定位在第二像素SP2的第二电极RME2上(例如，上方)，并且可在第二方向(Y轴方向)上延伸。第五接触电极CTE5可通过第四接触孔CNT4连接到第三金属层MTL3的第二电压线VSL。第五接触电极CTE5可与多个第四发光元件ED4的阴极相对应，但不限于此。第五接触电极CTE5可通过第二电压线VSL接收低电位电压。第一像素SP1、第二像素SP2和第三像素SP3的第五接触电极CTE5可一体地形成，但不限于此。

第二像素SP2的第一接触电极CTE1可定位在第二像素SP2的第二电极RME2上(例如，上方)，并且可通过第二接触孔CNT2连接到第二像素SP2的像素电路。第一接触电极CTE1可连接在第二像素SP2的像素电路与多个第一发光元件ED1的相应端之间。第一接触电极CTE1可接收穿过第二像素SP2的第一晶体管ST1的驱动电流。第一接触电极CTE1可将驱动电流供给到第二像素SP2的多个第一发光元件ED1。

第三像素SP3的第一接触电极CTE1可定位在第三像素SP3的第二电极RME2上，并且可通过第三接触孔CNT3连接到第三像素SP3的像素电路。第一接触电极CTE1可连接在第三像素SP3的像素电路与多个第一发光元件ED1的相应端之间。第一接触电极CTE1可接收穿过第三像素SP3的第一晶体管ST1的驱动电流。第一接触电极CTE1可将驱动电流供给到第三像素SP3的多个第一发光元件ED1。

图8是图示根据一个或多个实施方式的显示装置的保护金属层的平面图，并且图9是图示图8的显示装置中的保护金属层的第一层和第一绝缘层的平面图。图10是图示图8的显示装置中的保护金属层的第二层的平面图，并且图11是沿图8的线I-I'截取的剖面图。

参照图8至图11，栅极驱动器260(例如，参见图1)可定位在非显示区域NDA(例如，参见图1)的左侧和右侧上。显示装置10可包括电压线VL(例如，参见图7)、薄膜晶体管TFT以及第一连接电极CE1和第二连接电极CE2。电压线VL可定位在第一金属层MTL1中。电压线VL可为起始信号线、时钟线、栅极高电压线或栅极低电压线，但不限于此。薄膜晶体管TFT可包括定位在有源层ACTL中的漏电极DE、半导体区ACT和源电极SE以及定位在第二金属层MTL2中的栅电极GE。第一连接电极CE1可定位在第三金属层MTL3中，以将电压线VL电连接到薄膜晶体管TFT的源电极SE。第二连接电极CE2可定位在第三金属层MTL3中，并且可连接到薄膜晶体管TFT的漏电极DE。

栅极驱动器260可基于从时序控制器240(例如，参见图1)供给的栅极控制信号来生成栅极信号。栅极控制信号可包括起始信号、时钟信号和电源电压，但不限于此。栅极驱动器260可根据设置的次序将栅极信号供给到栅极线GL。

保护金属层300可定位在非显示区域NDA的左侧和右侧上，以与栅极驱动器260重叠。保护金属层300可定位在栅极驱动器260上以保护栅极驱动器260。保护金属层300可接收来自电源单元250(例如，参见图1)的电源电压。例如，保护金属层300可从电源单元250接收低电位电压，以减少或消除从外部施加的静电。

保护金属层300可包括第一层LAY1和第二层LAY2。保护金属层300的第一层LAY1可定位在第四金属层MTL4中。因此，保护金属层300的第一层LAY1可由与像素SP的第一电极RME1和第二电极RME2的材料相同的材料形成，并且可以相同的工艺形成。保护金属层300的第一层LAY1可具有其中在第一方向(X轴方向)上延伸的多个第一线图案和在第二方向(Y轴方向)上延伸的多个第二线图案彼此相交的网状结构。保护金属层300的第一层LAY1可覆盖通孔层VIA的一个或多个部分，并且通孔层VIA的一个或多个其它部分可由第一层LAY1暴露。因此，保护金属层300的第一层LAY1可限定第一孔HOL1，并且通孔层VIA可通过第一孔HOL1暴露。

保护金属层300的第一层LAY1可包括反射电极。例如，保护金属层300的第一层LAY1可形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层。第一层LAY1可包括包含具有高反射率的材料的至少一个层。

第一绝缘层PAS1可定位在保护金属层300的第一层LAY1上。第一绝缘层PAS1在平面上的宽度可小于第一层LAY1在平面上的宽度。第一绝缘层PAS1可覆盖第一层LAY1的上表面的一个或多个部分，并且可不覆盖第一层LAY1的上表面的一个或多个其它部分。第一绝缘层PAS1可具有网状结构，并且可限定第二孔HOL2。第一绝缘层PAS1的第二孔HOL2可与第一层LAY1的第一孔HOL1重叠(例如，在平面图中)，并且第二孔HOL2在平面上的面积可大于第一孔HOL1在平面上的面积。因此，第一绝缘层PAS1可不与第一孔HOL1重叠，并且第一层LAY1的一个或多个部分可通过第二孔HOL2暴露。

显示装置10的发光元件层EML可通过高温沉积工艺形成。例如，图7中所示的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可包括无机层，并且可通过高温沉积工艺形成。通孔层VIA在无机层的形成工艺期间可具有高温状态，从而通过第一孔HOL1和第二孔HOL2排出气体。由于通孔层VIA的一部分通过第一层LAY1的第一孔HOL1和第一绝缘层PAS1的第二孔HOL2暴露，因此能够排出由通孔层VIA生成的热，并且减少或防止通孔层VIA与第一层LAY1之间的剥离或翘起(例如，通孔层VIA与第一层LAY1的分离)的可能性。

保护金属层300的第二层LAY2可定位在第五金属层MTL5中。因此，保护金属层300的第二层LAY2可由与像素SP的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5的材料相同的材料形成，并且可以相同的工艺形成。保护金属层300的第二层LAY2可具有其中在第一方向(X轴方向)上延伸的多个第一部分LAY2a和在第二方向(Y轴方向)上延伸的多个第二部分LAY2b彼此交叉的网状结构。第二层LAY2的第一部分LAY2a和第二部分LAY2b的交叉区可与第一孔HOL1和第二孔HOL2重叠。保护金属层300的第二层LAY2可覆盖第一层LAY1和第一绝缘层PAS1。保护金属层300的第二层LAY2可完全覆盖第一孔HOL1和第二孔HOL2。第二层LAY2可插入(例如，可填充)第一绝缘层PAS1的第二孔HOL2中，可连接到第一层LAY1，并且可插入(例如，可填充)第一层LAY1的第一孔HOL1中以接触通孔层VIA的上表面。因此，保护金属层300可通过第一层LAY1和第二层LAY2覆盖栅极驱动器260的整个表面，并且可保护栅极驱动器260免受静电的影响。

保护金属层300的第二层LAY2可通过第七接触孔CNT7连接到电源连接线VCL。这里，第七接触孔CNT7可至少穿过通孔层VIA和保护层PV。保护金属层300的第二层LAY2可通过电源连接线VCL接收电源电压。例如，第二层LAY2可将从电源连接线VCL接收到的低电位电压供给到第一层LAY1。电源连接线VCL可定位在第一金属层MTL1、第二金属层MTL2和第三金属层MTL3中的至少一个中，但不限于此。

保护金属层300的第二层LAY2可包括透明电极。例如，保护金属层300的第二层LAY2可包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和/或氧化铟锡锌(ITZO)的材料。保护金属层300的第二层LAY2可具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构，但不限于此。

图12是图示根据一个或多个其它实施方式的显示装置的保护金属层的平面图，并且图13是图示图12的显示装置中的保护金属层的第二层的平面图。图12和图13中所示的显示装置与上述显示装置的不同之处在于保护金属层300的第二层LAY2的结构。将简要描述或省略与上述配置相同的配置。

参照图12和图13，保护金属层300可包括第一层LAY1和第二层LAY2。保护金属层300的第二层LAY2可定位在第五金属层MTL5中。因此，保护金属层300的第二层LAY2可由与像素SP的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5的材料相同的材料形成，并且可以相同的工艺形成。

保护金属层300的第二层LAY2可包括在第一方向(X轴方向)上延伸的多个第一部分LAY2a和在第二方向(Y轴方向)上延伸的多个第二部分LAY2b。第二层LAY2的第二部分LAY2b可定位在保护金属层300的左边缘和右边缘上，并且第二层LAY2的多个第一部分LAY2a可电连接第二层LAY2的第二部分LAY2b。第二层LAY2的第二部分LAY2b可连接到第一部分LAY2a的左端和右端。第二层LAY2的第二部分LAY2b可与定位在保护金属层300的左边缘和右边缘上的第一孔HOL1和第二孔HOL2重叠，并且第二层LAY2的第一部分LAY2a可与定位在第二部分LAY2b之间的第一孔HOL1和第二孔HOL2重叠。

保护金属层300的第二层LAY2可覆盖第一层LAY1和第一绝缘层PAS1。保护金属层300的第二层LAY2可完全覆盖第一孔HOL1和第二孔HOL2。第二层LAY2可插入第一绝缘层PAS1的第二孔HOL2中，可连接到第一层LAY1，并且可插入第一层LAY1的第一孔HOL1中以与通孔层VIA的上表面接触。因此，保护金属层300可通过第一层LAY1和第二层LAY2覆盖栅极驱动器260的整个表面，并且可保护栅极驱动器260免受静电的影响。

保护金属层300的第二层LAY2可通过第七接触孔CNT7连接到电源连接线VCL。这里，第七接触孔CNT7可至少穿过通孔层VIA和保护层PV。保护金属层300的第二层LAY2可通过电源连接线VCL接收电源电压。例如，第二层LAY2可将从电源连接线VCL接收到的低电位电压供给到第一层LAY1。电源连接线VCL可定位在第一金属层MTL1、第二金属层MTL2和第三金属层MTL3中的至少一个上，但不限于此。

图14是图示根据一个或多个其它实施方式的显示装置的保护金属层的平面图。图15是图示图14的显示装置中的保护金属层的第二层的平面图。

图14和图15中所示的显示装置与上述显示装置的不同之处在于保护金属层300的第二层LAY2的结构。将简要描述或省略与上述配置相同的配置。

参照图14和图15，保护金属层300可包括第一层LAY1和第二层LAY2。保护金属层300的第二层LAY2可定位在第五金属层MTL5中。因此，保护金属层300的第二层LAY2可以相同的工艺由与像素SP的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5的材料相同的材料形成。

保护金属层300的第二层LAY2可为公共电极。保护金属层300的第二层LAY2可与第一孔HOL1和第二孔HOL2重叠。保护金属层300的第二层LAY2可覆盖第一层LAY1和第一绝缘层PAS1。保护金属层300的第二层LAY2可完全覆盖第一孔HOL1和第二孔HOL2。第二层LAY2可插入第一绝缘层PAS1的第二孔HOL2中，可连接到第一层LAY1，并且可插入第一层LAY1的第一孔HOL1中以与通孔层VIA的上表面接触。因此，保护金属层300可通过第一层LAY1和第二层LAY2覆盖栅极驱动器260的整个表面，并且可保护栅极驱动器260免受静电的影响。

保护金属层300的第二层LAY2可通过第七接触孔CNT7连接到电源连接线VCL。这里，第七接触孔CNT7可至少穿过通孔层VIA和保护层PV。保护金属层300的第二层LAY2可通过电源连接线VCL接收电源电压。例如，第二层LAY2可将从电源连接线VCL接收到的低电位电压供给到第一层LAY1。电源连接线VCL可定位在第一金属层MTL1、第二金属层MTL2和第三金属层MTL3中的至少一个中，但不限于此。

图16是图示根据又一个或多个其它实施方式的显示装置的保护金属层的平面图，图17是图示图16的显示装置中的保护金属层的第二层的平面图，并且图18是沿图16的线II-II'截取的剖面图。

参照图16至图18，保护金属层300可包括第一层LAY1和第二层LAY2。保护金属层300的第二层LAY2可定位在第五金属层MTL5中。因此，保护金属层300的第二层LAY2可以相同的工艺由与像素SP的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5的材料相同的材料形成。

保护金属层300的第二层LAY2可包括多个岛状电极。保护金属层300的第二层LAY2可在第一方向(X轴方向)和第二方向(Y轴方向)上彼此间隔开。第二层LAY2的岛状电极可分别与第一孔HOL1和第二孔HOL2重叠。保护金属层300的第二层LAY2可完全覆盖第一孔HOL1和第二孔HOL2。保护金属层300的第二层LAY2可覆盖第一层LAY1的上表面的与第一孔HOL1相邻的一部分和第一绝缘层PAS1的上表面的与第二孔HOL2相邻的一部分。第二层LAY2可插入到第一绝缘层PAS1的第二孔HOL2中，可连接到第一层LAY1，并且可插入到第一层LAY1的第一孔HOL1中以与通孔层VIA的上表面接触。第二层LAY2的多个岛状电极可通过第一层LAY1电连接。因此，保护金属层300可通过第一层LAY1和第二层LAY2覆盖栅极驱动器260的整个表面，并且可保护栅极驱动器260免受静电的影响。

保护金属层300的第一层LAY1可通过第八接触孔CNT8连接到电源连接线VCL。这里，第八接触孔CNT8可至少穿过通孔层VIA和保护层PV。保护金属层300的第一层LAY1可通过电源连接线VCL接收电源电压。例如，第一层LAY1可将从电源连接线VCL接收到的低电位电压供给到第二层LAY2。电源连接线VCL可定位在第一金属层MTL1、第二金属层MTL2和第三金属层MTL3中的至少一个中，但不限于此。

Claims (20)

1.一种显示装置，包括：

显示区域，所述显示区域用于显示图像；

非显示区域，所述非显示区域至少部分地围绕所述显示区域；

像素电路，所述像素电路在所述显示区域中，并且包括薄膜晶体管；

栅极驱动器，所述栅极驱动器在所述非显示区域中，用于将栅极信号供给到所述像素电路；

通孔层，所述通孔层在所述像素电路和所述栅极驱动器上方；

第一电极和第二电极，所述第一电极和所述第二电极在所述显示区域中的所述通孔层上方，并且彼此平行地延伸；

发光元件，所述发光元件在所述第一电极与所述第二电极之间；

第一接触电极，所述第一接触电极连接到所述发光元件的一端；以及

保护金属层，所述保护金属层与所述栅极驱动器重叠，并且包括：

第一层，所述第一层处于与所述第一电极和所述第二电极相同的层，所述第一层限定多个第一孔；以及

第二层，所述第二层处于与所述第一接触电极相同的层、至少部分地填充所述多个第一孔并且接触所述通孔层的上表面。

2.根据权利要求1所述的显示装置，还包括：绝缘层，所述绝缘层在所述保护金属层的所述第一层上方，并且限定与所述多个第一孔重叠的多个第二孔。

3.根据权利要求2所述的显示装置，其中，所述第二层至少部分地填充所述多个第二孔，并且连接到所述第一层。

4.根据权利要求1所述的显示装置，其中，所述第二层包括在第一方向上延伸的第一部分和在与所述第一方向交叉的第二方向上延伸的第二部分，

其中，所述第一部分和所述第二部分的交叉区与所述多个第一孔中的一个重叠。

5.根据权利要求4所述的显示装置，还包括：电源连接线，所述电源连接线用于将电源电压供给到所述第二层，

其中，所述第二层至少部分地填充穿过所述通孔层的接触孔，并且连接到所述电源连接线。

6.根据权利要求1所述的显示装置，其中，所述第二层包括：

多个第一部分，所述多个第一部分在第一方向上延伸；以及

多个第二部分，所述多个第二部分在与所述第一方向交叉的第二方向上延伸，并且连接到所述多个第一部分的第一端和所述多个第一部分的与所述第一端相对的第二端。

7.根据权利要求6所述的显示装置，其中，所述多个第二部分在所述第一层的第一侧边缘处和在所述第一层的第二侧边缘处与所述多个第一孔的相应部分重叠，并且

其中，所述第二层的所述多个第一部分与所述多个第一孔的其它相应部分重叠。

8.根据权利要求1所述的显示装置，其中，所述第二层包括至少部分地填充所述多个第一孔的公共电极。

9.根据权利要求1所述的显示装置，其中，所述第二层包括通过所述第一层彼此电连接的岛状电极。

10.根据权利要求9所述的显示装置，还包括：电源连接线，所述电源连接线用于将电源电压供给到所述第一层，

其中，所述第一层至少部分地填充穿过所述通孔层的接触孔，并且连接到所述电源连接线。

11.一种显示装置，包括：

显示区域，所述显示区域用于显示图像；

非显示区域，所述非显示区域至少部分地围绕所述显示区域；

像素电路，所述像素电路在所述显示区域中，并且包括薄膜晶体管；

栅极驱动器，所述栅极驱动器在所述非显示区域中，用于将栅极信号供给到所述像素电路；

通孔层，所述通孔层在所述像素电路和所述栅极驱动器上方；

保护金属层的第一层，所述保护金属层的所述第一层在与所述栅极驱动器重叠的所述通孔层上方，并且限定多个第一孔；

绝缘层，所述绝缘层在所述保护金属层的所述第一层上方，并且限定至少部分地与所述多个第一孔重叠的多个第二孔；以及

所述保护金属层的第二层，所述保护金属层的所述第二层在所述绝缘层上方、至少部分地填充所述多个第二孔、连接到所述第一层、至少部分地填充所述多个第一孔并且接触所述通孔层的上表面。

12.根据权利要求11所述的显示装置，其中，所述第一层包括反射电极，并且其中，所述第二层包括透明电极。

13.根据权利要求11所述的显示装置，其中，在平面图中，所述多个第二孔中的一个的面积大于所述多个第一孔中的一个的面积。

14.根据权利要求11所述的显示装置，其中，所述保护金属层的所述第一层和所述第二层覆盖所述通孔层的所述上表面的与所述栅极驱动器重叠的部分的全部。

15.根据权利要求11所述的显示装置，其中，所述第二层覆盖所述第一层的上表面的与所述第一孔相邻的至少一部分，并且覆盖所述绝缘层的上表面的与所述第二孔相邻的至少一部分。

16.一种显示装置，包括：

显示区域，所述显示区域包括像素，所述像素包括第一晶体管；

非显示区域，所述非显示区域至少部分地围绕所述显示区域，并且包括用于生成栅极信号的栅极驱动器；

第一电压线，所述第一电压线在第一金属层上方，用于将高电位电压供给到所述像素的所述第一晶体管，所述第一晶体管包括：

漏电极，所述漏电极在所述第一金属层的有源层中，并且电连接到所述第一电压线；

有源区，所述有源区与所述漏电极相邻；

源电极，所述源电极与所述有源区相邻；以及

栅电极，所述栅电极在所述有源层上方的第二金属层中；

阳极连接电极，所述阳极连接电极在所述第二金属层上方的第三金属层中，并且电连接到所述第一晶体管的所述源电极；

第一电极和第二电极，所述第一电极和所述第二电极在所述第三金属层上方的第四金属层中，并且彼此平行地延伸；

发光元件，所述发光元件在所述第一电极与所述第二电极之间；

第一接触电极，所述第一接触电极在所述第四金属层上方的第五金属层中，并且连接到所述发光元件的一端；以及

保护金属层，所述保护金属层与所述栅极驱动器重叠，并且包括在所述第四金属层中限定多个第一孔的第一层和在所述第五金属层中至少部分地填充所述多个第一孔的第二层。

17.根据权利要求16所述的显示装置，还包括：绝缘层，所述绝缘层在所述保护金属层的所述第一层上方，并且限定至少部分地与所述多个第一孔重叠的多个第二孔。

18.根据权利要求17所述的显示装置，其中，所述第二层至少部分地填充所述多个第二孔，并且连接到所述第一层。

19.根据权利要求17所述的显示装置，其中，在平面图中，所述多个第二孔中的一个的面积大于所述多个第一孔中的一个的面积。

20.根据权利要求16所述的显示装置，还包括：电源连接线，所述电源连接线在所述第一金属层、所述第二金属层和所述第三金属层中的至少一个中，用于将电源电压供给到所述保护金属层。