CN219843923U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN219843923U
CN219843923U CN202320363426.8U CN202320363426U CN219843923U CN 219843923 U CN219843923 U CN 219843923U CN 202320363426 U CN202320363426 U CN 202320363426U CN 219843923 U CN219843923 U CN 219843923U
Authority
CN
China
Prior art keywords
electrode
pixel
line
disposed
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320363426.8U
Other languages
English (en)
Inventor
申东熹
车娜贤
禹珉圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219843923U publication Critical patent/CN219843923U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示装置，所述显示装置包括：第一像素至第三像素中的每个的像素电路，设置在基底上；第一竖直栅极线至第三竖直栅极线，在第一方向上延伸，分别设置在第一像素至第三像素中的每个的像素电路的一侧上；水平栅极线，在与第一方向交叉的第二方向上延伸，设置在第一竖直栅极线至第三竖直栅极线上；第一像素至第三像素中的每个的第一电极，在第一方向上延伸，设置在水平栅极线上；以及第一像素至第三像素中的每个的第二电极，在第一方向上延伸，第二电极和第一电极设置在同一层。第一像素的第一电极与第一竖直栅极线叠置，第二像素的第一电极与第二竖直栅极线叠置。该显示装置改善发光元件的对准工艺的可靠性并改善显示面板的发光效率。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求已经增加且多样化。例如，显示装置已经被应用于诸如智能手机、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置。显示装置可以是诸如液晶显示装置、场发射显示装置或有机发光显示装置的平板显示装置。在这样的平板显示装置之中，因为显示面板的像素中的每个包括可以自身发光的发光元件，所以发光显示装置可以在没有向显示面板提供光的背光单元的情况下显示图像。发光元件可以是使用有机材料作为荧光材料的有机发光二极管和使用无机材料作为荧光材料的无机发光二极管。
实用新型内容
实用新型的目的在于可以提供一种能够改善发光元件的对准工艺的可靠性并且改善显示面板的发光效率的显示装置。
然而，公开的方面可以不限于在这里阐述的那些。通过参照下面给出的公开的详细描述，公开的上述和其他方面对于公开所属领域的普通技术人员将变得更加明显。
根据公开的实施例，显示装置包括：第一像素、第二像素和第三像素中的每个的像素电路，设置在基底上；第一竖直栅极线、第二竖直栅极线和第三竖直栅极线，在第一方向上延伸，并且分别设置在第一像素至第三像素中的每个的像素电路的一侧上；水平栅极线，在与第一方向交叉的第二方向上延伸，并且设置在第一竖直栅极线至第三竖直栅极线上；第一像素至第三像素中的每个的第一电极，在第一方向上延伸，并且设置在水平栅极线上；以及第一像素至第三像素中的每个的第二电极，在第一方向上延伸，第二电极和第一电极设置在同一层。第一像素的第一电极在厚度方向上与第一竖直栅极线叠置，并且第二像素的第一电极在厚度方向上与第二竖直栅极线叠置。
显示装置还可以包括：第一竖直电压线，设置在第一竖直栅极线的一侧上，并且供应高电位电压。第一像素的第一电极可以在厚度方向上与第一竖直电压线叠置。
显示装置还可以包括：第一数据线，设置在第二竖直栅极线的一侧上，并且向第一像素的像素电路供应数据电压。第二像素的第一电极可以在厚度方向上与第一数据线叠置。
第三像素的第一电极可以在厚度方向上与第三竖直栅极线叠置。
显示装置还可以包括：第二数据线，设置在第三竖直栅极线的一侧上，并且向第二像素的像素电路供应数据电压。第三像素的第一电极可以在厚度方向上与第二数据线叠置。
第一像素至第三像素中的各自的第二电极可以在厚度方向上与第一像素至第三像素中的各自的像素电路叠置。
第一像素至第三像素中的每个可以包括在第一电极与第二电极之间对准的发光元件。第一像素至第三像素中的每个的像素电路可以包括：第一晶体管，向发光元件供应驱动电流；第二晶体管，基于栅极信号将数据线电连接到作为第一晶体管的栅电极的第一节点；第三晶体管，基于栅极信号将初始化电压线电连接到作为第一晶体管的源电极的第二节点；以及第一电容器，电连接在第一节点与第二节点之间。
第一像素至第三像素中的每个可以包括：第一发光元件、第二发光元件、第三发光元件和第四发光元件，在第一电极与第二电极之间对准；第一接触电极，设置在第一电极和第二电极上，并且电连接在像素电路与第一发光元件之间；第二接触电极，电连接在第一发光元件与第二发光元件之间；第三接触电极，电连接在第二发光元件与第三发光元件之间；第四接触电极，电连接在第三发光元件与第四发光元件之间；以及第五接触电极，电连接在第四发光元件与低电位线之间。
显示装置还可以包括：柔性膜，设置在基底的一侧上；以及显示驱动器，设置在柔性膜上。第一竖直栅极线至第三竖直栅极线中的一条可以将从显示驱动器接收的栅极信号供应给水平栅极线。
第一电极可以包括：第一部分，在第一方向上延伸；第二部分，与第一部分间隔开且水平栅极线设置在第一部分与第二部分之间；以及第三部分，在厚度方向上与水平栅极线叠置，并且与第一部分和第二部分间隔开。
根据公开的实施例，显示装置包括：第一像素、第二像素和第三像素中的每个的像素电路，设置在基底上；第一竖直栅极线、第二竖直栅极线和第三竖直栅极线，在第一方向上延伸，并且分别设置在第一像素至第三像素中的每个的像素电路的一侧上；第一数据线、第二数据线和第三数据线，在第一方向上延伸，并且分别设置在第一像素至第三像素中的每个的像素电路的与该一侧相对的另一侧上；水平栅极线，在与第一方向交叉的第二方向上延伸，并且设置在第一竖直栅极线至第三竖直栅极线上；以及第一电压线，向第一像素至第三像素中的每个的像素电路供应高电位电压，第一电压线和水平栅极线设置在同一层。
显示装置还可以包括：第一像素至第三像素中的每个的第一电极，在第一方向上延伸，并且设置在水平栅极线上；以及第一像素至第三像素中的每个的第二电极，在第一方向上延伸。第一电极和第二电极可以设置在同一层。
第一像素的第一电极可以在厚度方向上与第一竖直栅极线叠置，第二像素的第一电极可以在厚度方向上与第二竖直栅极线叠置，并且第三像素的第一电极可以在厚度方向上与第三竖直栅极线叠置。
显示装置还可以包括：第一竖直电压线，设置在第一竖直栅极线的一侧上，并且供应高电位电压。第一像素的第一电极可以在厚度方向上与第一竖直电压线叠置。
第二像素的第一电极可以在厚度方向上与第一数据线叠置，并且第三像素的第一电极可以在厚度方向上与第二数据线叠置。
第一像素至第三像素中的各自的第二电极可以在厚度方向上与第一像素至第三像素中的各自的像素电路叠置。
第一像素至第三像素中的每个可以包括在第一电极与第二电极之间对准的发光元件。第一像素至第三像素中的每个的像素电路可以包括：第一晶体管，向发光元件供应驱动电流；第二晶体管，基于栅极信号将数据线电连接到作为第一晶体管的栅电极的第一节点；第三晶体管，基于栅极信号将初始化电压线电连接到作为第一晶体管的源电极的第二节点；以及第一电容器，电连接在第一节点与第二节点之间。
第一像素至第三像素中的每个可以包括：第一发光元件、第二发光元件、第三发光元件和第四发光元件，在第一电极与第二电极之间对准；第一接触电极，设置在第一电极和第二电极上，并且电连接在像素电路与第一发光元件之间；第二接触电极，电连接在第一发光元件与第二发光元件之间；第三接触电极，电连接在第二发光元件与第三发光元件之间；第四接触电极，电连接在第三发光元件与第四发光元件之间；以及第五接触电极，电连接在第四发光元件与低电位线之间。
显示装置还可以包括：柔性膜，设置在基底的一侧上；以及显示驱动器，设置在柔性膜上。第一竖直栅极线至第三竖直栅极线中的一条可以将从显示驱动器接收的栅极信号供应给水平栅极线。
第一电极可以包括：第一部分，在第一方向上延伸；第二部分，与第一部分间隔开，且水平栅极线设置在第一部分与第二部分之间；以及第三部分，在厚度方向上与水平栅极线叠置，并且与第一部分和第二部分间隔开。
根据实施例的显示装置包括第一像素至第三像素的与竖直栅极线叠置的第一电极和第一像素至第三像素的与像素电路叠置的第二电极，使得可以改善发光元件的对准工艺的可靠性以解决发光元件的未对准问题，并且可以确保发光元件的对准区域尽可能大以改善显示面板的发光效率。
公开的效果不限于上述效果，并且各种其他效果包括在说明书中。
附图说明
通过参照附图详细地描述公开的示例实施例，公开的以上方面和特征以及其他方面和特征将变得更加明显，在附图中：
图1是示出根据实施例的显示装置的示意性平面图；
图2是示出根据实施例的显示装置中的竖直栅极线和水平栅极线的接触部分的示意性平面图；
图3是示出根据实施例的显示装置的像素和线的示意图；
图4是示出根据实施例的显示装置的像素的等效电路的示意图；
图5是示出根据实施例的显示装置中的显示区域的一部分的示意性平面图；
图6和图7是示出图5的显示装置中的第一金属层、有源层、第二金属层和第三金属层的示意性平面图；
图8是沿着图6和图7的线I-I'截取的示意性剖视图；
图9是示出根据实施例的显示装置中的发光元件的对准工艺的示意性平面图；
图10是示出根据实施例的显示装置中的分离部的示意性平面图；
图11是其中在图6和图7的显示装置中添加有第五金属层的示意性平面图；
图12是示出根据实施例的显示装置中的第四金属层、发光元件和第五金属层的示意性平面图；以及
图13是沿着图12的线II-II'、线III-III'和线IV-IV'截取的示意性剖视图。
具体实施方式
在以下的描述中，为了解释的目的，阐述了许多特定细节，以提供对公开的各种实施例或实施方式的透彻理解。如在这里使用的“实施例”和“实施方式”是可互换的词语，其是采用在这里公开的一个或更多个公开的装置或方法的非限制性示例。然而，明显的是，可以在没有这些特定细节的情况下或者具有一个或更多个等同布置的情况下实践各种实施例。在其他情况下，以框图形式示出了结构和装置，以避免使各种实施例不必要地模糊。此外，各种实施例可以是不同的，但不必是排他性的。例如，在不脱离公开的情况下，一个实施例的特定形状、构造和特性可以在其他实施例中使用或实现。
除非另外说明，否则示出的实施例应被理解为提供其中可以在实践中实施公开的一些方式的不同细节的特征。因此，除非另外说明，否则在不脱离公开的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或统一地被称为“元件”)可以另外组合、分离、互换和/或重新布置。
通常在附图中提供交叉影线和/或阴影的使用以使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或指示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或元件的任意其他特性、属性、性质等的任意偏好或要求。
此外，在附图中，为了清楚和/或描述性的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实施实施例时，可以不同于所描述的顺序来执行特定的工艺顺序。例如，可以基本上同时执行或者以与描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的情况下的物理连接、电气连接和/或流体连接。
此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，因此X轴、Y轴和Z轴可以以更广泛的意义来解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
为了本公开的目的，“X、Y和Z中的至少一个(种/者)”和“从由X、Y和Z组成的组中选择的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任意组合，诸如以XYZ、XYY、YZ和ZZ为例。如在这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任意组合和所有组合。
尽管可以在这里使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。
为了描述性的目的，可以在这里使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“更/较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而来描述如附图中所示的一个元件与另一元件的关系。空间相对术语意图包含设备在使用、操作和/或制造中除了附图中描绘的方位之外的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定向为“在”所述其他元件或特征“上方”。因此，术语“在……下方”可以包含上方和下方的两种方位。此外，设备可以被另外定向(例如，旋转90度或在其他方位处)，如此，应相应地解释在这里使用的空间相对描述语。
在这里使用的术语是为了描述具体实施例的目的，而不意图成为限制。除非上下文另外清楚地指出，否则如在这里使用的单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。此外，当术语“包含”、“包括”和/或其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如在这里使用的，术语“基本上”、“大约(约)”和其他类似术语被用作近似术语而不用作程度术语，因此被用来解释将由本领域普通技术人员认识到的测量的值、计算的值和/或提供的值的固有偏差。
如在这里使用的术语“与……叠置”或“与……至少部分地叠置”可以意指第一对象的至少一部分在给定的方向上或在给定的图中面对第二对象的至少一部分。
在这里参照作为理想化实施例和/或中间结构的示意图的剖视图和/或分解图来描述各种实施例。如此，将预期例如由制造技术和/或公差引起的图示的形状的变化。因此，在这里公开的实施例应该不必被解释为限于具体示出的区域形状，而是将包括由例如制造引起的形状上的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且不必意图成为限制。
作为本领域的惯例，根据功能块、单元、部分和/或模块描述并在附图中示出了一些实施例。本领域技术人员将理解的是，这些块、单元、部分和/或模块通过可以使用基于半导体的制造技术或其他制造技术而形成的电子(或光学)电路(诸如逻辑电路、分立组件、微处理器、硬布线电路、存储器元件、布线连接等)物理地实现。在由微处理器或其他类似硬件来实现所述块、单元、部分和/或模块的情况下，可以使用软件(例如，微代码)对它们进行编程和控制以执行在这里讨论的各种功能，并且可以可选地由固件和/或软件来对它们进行驱动。还预期的是，每个块、单元、部分和/或模块可以由专用硬件来实现，或者实现为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个编程的微处理器和关联电路)的组合。此外，在不脱离公开的范围的情况下，一些实施例的各个块、单元、部分和/或模块可以被物理地分成两个或更多个交互且分立的块、单元、部分和/或模块。此外，在不脱离公开的范围的情况下，一些实施例的块、单元、部分和/或模块可以被物理地组合成更复杂的块、单元、部分和/或模块。
除非在这里另外限定或暗示，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的上下文和公开中的含义相一致的含义，并且不应以理想化或过于形式化的意思来进行解释，除非在这里明确地如此定义。
在下文中，将参照附图描述公开的详细实施例。
图1是示出根据实施例的显示装置的示意性平面图。
如在这里使用的术语“在……上方”、“顶部”和“上表面”可以指相对于显示装置的向上方向(即，Z轴方向)。如在这里使用的术语“在……下方”、“底部”和“下表面”可以指相对于显示装置的向下方向(即，与Z轴方向相反的方向)。术语“左”、“右”、“上”和“下”可以指在从上方观看显示装置的情况下的方向。例如，“左”指与X轴方向相反的方向，“右”可以指X轴方向，“上”指Y轴方向，并且“下”可以指与Y轴方向相反的方向。
参照图1，显示装置10可以是显示运动图像或静止图像的装置，并且可以用作诸如电视、膝上型计算机、监视器、广告牌和物联网(IOT)装置以及便携式电子装置(诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)等)的各种产品的显示屏幕。
显示装置10可以包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240和电源部250。
显示面板100可以在平面图中具有矩形形状。例如，在平面图中，显示面板100可以具有拥有在第一方向(X轴方向)上的长边和在第二方向(Y轴方向)上的短边的矩形形状。第一方向(X轴方向)上的长边和第二方向(Y轴方向)上的短边相交的拐角可以是直角的，或者可以以一定曲率(例如，预定或可选择的曲率)倒圆。在平面图中，显示面板100的形状不限于矩形形状，并且可以是其他多边形形状、圆形形状、椭圆形形状等。作为示例，显示面板100可以形成为平坦的，但不限于此。作为另一示例，显示面板100可以形成为以一定曲率弯曲。
显示面板100可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是显示图像的区域，并且可以被限定为显示面板100的中心区域。显示区域DA可以包括像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、第一竖直电压线VVDL、第二电压线VSL和第二竖直电压线VVSL。像素SP可以形成在由数据线DL和栅极线GL交叉的像素区域中的每个中。像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1至第三像素SP3中的每个可以连接到一条水平栅极线HGL和一条数据线DL。第一像素SP1至第三像素SP3中的每个可以被限定为发射光的最小单位区域。
第一像素SP1可以发射第一颜色的光或红光，第二像素SP2可以发射第二颜色的光或绿光，第三像素SP3可以发射第三颜色的光或蓝光。第一像素SP1的像素电路、第二像素SP2的像素电路和第三像素SP3的像素电路可以在第一方向(X轴方向)上布置，但是像素电路的布置不限于此。
栅极线GL可以包括竖直栅极线VGL和水平栅极线HGL。
竖直栅极线VGL可以连接到显示驱动器220，可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。竖直栅极线VGL可以与数据线DL平行设置。水平栅极线HGL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平栅极线HGL可以与竖直栅极线VGL交叉(或相交)。例如，一条水平栅极线HGL可以通过接触部分MDC连接到竖直栅极线VGL中的一条竖直栅极线VGL。接触部分MDC可以与水平栅极线HGL插入接触孔中以与竖直栅极线VGL接触的部分对应。水平栅极线HGL可以向第一像素SP1至第三像素SP3供应栅极信号。
数据线DL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。数据线DL可以包括第一数据线DL1至第三数据线DL3。第一数据线DL1至第三数据线DL3中的各个数据线可以向第一像素SP1至第三像素SP3中的对应一个像素供应数据电压。
初始化电压线VIL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。初始化电压线VIL可以将从显示驱动器220接收的初始化电压供应给第一像素SP1至第三像素SP3中的每个的像素电路。初始化电压线VIL可以从第一像素SP1至第三像素SP3中的每个的像素电路接收感测信号，并且可以将感测信号供应给显示驱动器220。
第一竖直电压线VVDL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。第一竖直电压线VVDL可以将从电源部250接收的驱动电压或高电位电压供应给第一电压线VDL。
第一电压线VDL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。第一电压线VDL可以将从第一竖直电压线VVDL接收的驱动电压或高电位电压供应给第一像素SP1至第三像素SP3。
第二竖直电压线VVSL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。第二竖直电压线VVSL可以连接到第二电压线VSL。第二竖直电压线VVSL可以将从电源部250接收的低电位电压供应给第二电压线VSL。
第二电压线VSL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。第二电压线VSL可以是低电位线。因此，第二电压线VSL可以将从第二竖直电压线VVSL接收的低电位电压供应给第一像素SP1至第三像素SP3。
可以根据像素SP的数量和布置在设计方面改变像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL和第二电压线VSL之间的连接关系。
非显示区域NDA可以被限定为显示面板100中的除了显示区域DA之外的区域。例如，非显示区域NDA可以包括将竖直栅极线VGL、数据线DL、初始化电压线VIL、第一竖直电压线VVDL和第二竖直电压线VVSL连接到显示驱动器220的扇出线和连接到柔性膜210的垫(pad，也被称为“焊盘”、“焊垫”)部分(未示出)。
设置在柔性膜210的一侧(或第一侧)上的输入端子可以通过膜附着工艺附着到电路板230，并且设置在柔性膜210的另一侧(或第二侧)上的输出端子可以通过膜附着工艺附着到垫部分。例如，柔性膜210可以像带载封装件或膜上芯片一样弯曲。柔性膜210可以弯曲到显示面板100下方，以减小显示装置10的边框面积。
显示驱动器220可以安装在柔性膜210上。例如，显示驱动器220可以被实现为集成电路(IC)。显示驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，可以根据数据控制信号将数字视频数据转换为模拟数据电压，并且可以通过扇出线将模拟数据电压供应给数据线DL。显示驱动器220可以根据从时序控制器240供应的栅极控制信号生成栅极信号，并且可以根据设置的顺序将栅极信号顺序地供应给竖直栅极线VGL。因此，显示驱动器220可以同时用作数据驱动器和栅极驱动器。显示装置10可以包括设置在非显示区域NDA的下侧上的显示驱动器220，因此，非显示区域NDA的左侧、右侧和上侧的尺寸可以被最小化。
电路板230可以支撑时序控制器240和电源部250，并且可以向显示驱动器220供应信号和电力。例如，电路板230可以将从时序控制器240供应的信号和从电源部250供应的源电压供应给显示驱动器220以在像素SP中的每个中显示图像。为此，可以在电路板230上设置信号线和电力线。
时序控制器240可以安装在电路板230上，并且可以通过设置在电路板230上的用户连接器接收从显示驱动系统或图形装置供应的图像数据和时序同步信号。时序控制器240可以通过基于时序同步信号将图像数据排列为适合于像素布置结构来生成数字视频数据，并且可以将生成的数字视频数据供应给显示驱动器220。时序控制器240可以基于时序同步信号来生成数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制显示驱动器220的数据电压的供应时序，并且可以基于栅极控制信号来控制显示驱动器220的栅极信号的供应时序。
电源部250可以设置在电路板230上，并且可以将源电压供应给显示驱动器220和显示面板100。例如，电源部250可以生成驱动电压或高电位电压并且将驱动电压或高电位电压供应给第一竖直电压线VVDL，可以生成低电位电压并且将低电位电压供应给第二竖直电压线VVSL，并且可以生成初始化电压并且将初始化电压供应给初始化电压线VIL。
图2是示出根据实施例的显示装置中的竖直栅极线和水平栅极线的接触部分的示意性平面图。
参照图2，显示区域DA可以包括第一显示区域DA1、第二显示区域DA2和第三显示区域DA3。
水平栅极线HGL可以与竖直栅极线VGL交叉。水平栅极线HGL可以在接触部分MDC和非接触部分NMC处与竖直栅极线VGL交叉。例如，水平栅极线HGL中的一条水平栅极线HGL可以通过接触部分MDC连接到竖直栅极线VGL中的一条竖直栅极线VGL。水平栅极线HGL中的一条水平栅极线HGL可以在非接触部分NMC处与竖直栅极线VGL中的另一条竖直栅极线VGL绝缘。
第一显示区域DA1的接触部分MDC可以设置在将第一显示区域DA1的左上侧连接到第一显示区域DA1的右下侧的延长线上。第二显示区域DA2的接触部分MDC可以设置在将第二显示区域DA2的左上侧连接到第二显示区域DA2的右下侧的延长线上。第三显示区域DA3的接触部分MDC可以设置在将第三显示区域DA3的左上侧连接到第三显示区域DA3的右下侧的延长线上。因此，接触部分MDC可以在第一显示区域DA1至第三显示区域DA3中的每个中在第一方向(X轴方向)和与第二方向(Y轴方向)相反的方向之间的斜线方向上布置。
显示装置10可以包括用作数据驱动器和栅极驱动器的显示驱动器220。因此，数据线DL从设置在非显示区域NDA的下侧上的显示驱动器220接收数据电压，竖直栅极线VGL从设置在非显示区域NDA的下侧上的显示驱动器220接收栅极信号，使得可以使显示装置10的非显示区域NDA的左侧、右侧和上侧的尺寸最小化。
图3是示出根据实施例的显示装置的像素和线的示意图。
参照图3，像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第二像素SP2的像素电路和第三像素SP3的像素电路可以在第一方向(X轴方向)上布置，但是像素电路的布置不限于此。
第一像素SP1至第三像素SP3中的每个可以连接到第一电压线VDL、初始化电压线VIL、栅极线GL和数据线DL。
第一电压线VDL可以在第一方向(X轴方向)上延伸。第一电压线VDL可以设置在第一像素SP1至第三像素SP3的像素电路的下侧上。第一电压线VDL可以向第一像素SP1至第三像素SP3中的每个的晶体管供应驱动电压或高电位电压。
第一竖直电压线VVDL可以在第二方向(Y轴方向)上延伸。第一竖直电压线VVDL可以设置在竖直栅极线VGL的左侧上，竖直栅极线VGL设置在第一像素SP1的像素电路的左侧上。例如，第一竖直电压线VVDL可以设置在第n竖直栅极线VGLn(这里，n是正整数)或第n+3竖直栅极线VGLn+3的左侧上。第一竖直电压线VVDL可以连接到第一电压线VDL。第一竖直电压线VVDL可以向第一电压线VDL供应驱动电压或高电位电压。
栅极线GL可以包括竖直栅极线VGL和水平栅极线HGL。
竖直栅极线VGL可以在第二方向(Y轴方向)上延伸。竖直栅极线VGL可以设置在第一像素SP1至第三像素SP3中的每个的像素电路的左侧上。竖直栅极线VGL可以连接在显示驱动器220(见例如图2)与水平栅极线HGL之间。竖直栅极线VGL可以与水平栅极线HGL交叉。竖直栅极线VGL可以将从显示驱动器220接收的栅极信号供应给水平栅极线HGL。
例如，第n竖直栅极线VGLn可以设置在设置于第j列COLj(这里，j是正整数)中的第一像素SP1的像素电路的左侧上。第n+1竖直栅极线VGLn+1可以设置在设置于第j+1列COLj+1中的第二像素SP2的像素电路的左侧上。第n+2竖直栅极线VGLn+2可以设置在设置于第j+2列COLj+2中的第三像素SP3的像素电路的左侧上。第n+3竖直栅极线VGLn+3可以设置在设置于第j+3列COLj+3中的第一像素SP1的像素电路的左侧上。第n+4竖直栅极线VGLn+4可以设置在设置于第j+4列COLj+4中的第二像素SP2的像素电路的左侧上。第n+5竖直栅极线VGLn+5可以设置在设置于第j+5列COLj+5中的第三像素SP3的像素电路的左侧上。
第n竖直栅极线VGLn可以通过接触部分MDC连接到第n水平栅极线HGLn，并且可以与其他水平栅极线HGL绝缘。第n+1竖直栅极线VGLn+1可以通过接触部分MDC连接到第n+1水平栅极线HGLn+1，并且可以与其他水平栅极线HGL绝缘。
水平栅极线HGL可以在第一方向(X轴方向)上延伸。水平栅极线HGL可以设置在第一像素SP1至第三像素SP3的像素电路的上侧上。水平栅极线HGL可以将从竖直栅极线VGL接收的栅极信号供应给第一像素SP1至第三像素SP3。
例如，第n水平栅极线HGLn可以设置在设置于第k行ROWk(这里，k是正整数)中的第一像素SP1至第三像素SP3的像素电路的上侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到第n竖直栅极线VGLn，并且可以与其他竖直栅极线VGL绝缘。第n+1水平栅极线HGLn+1可以设置在设置于第k+1行ROWk+1中的第一像素SP1至第三像素SP3的像素电路的上侧上。第n+1水平栅极线HGLn+1可以通过接触部分MDC连接到第n+1竖直栅极线VGLn+1，并且可以与其他竖直栅极线VGL绝缘。
数据线DL可以在第二方向(Y轴方向)上延伸。数据线DL可以向像素SP供应数据电压。数据线DL可以包括第一数据线DL1至第三数据线DL3。
第一数据线DL1可以在第二方向(Y轴方向)上延伸。第一数据线DL1可以设置在第一像素SP1的像素电路的右侧上。第一数据线DL1可以设置在第n竖直栅极线VGLn与第n+1竖直栅极线VGLn+1之间。第一数据线DL1可以将从显示驱动器220接收的数据电压供应给第一像素SP1的像素电路。
第二数据线DL2可以在第二方向(Y轴方向)上延伸。第二数据线DL2可以设置在第二像素SP2的像素电路的右侧上。第二数据线DL2可以设置在第n+1竖直栅极线VGLn+1和第n+2竖直栅极线VGLn+2之间。第二数据线DL2可以将从显示驱动器220接收的数据电压供应给第二像素SP2的像素电路。
第三数据线DL3可以在第二方向(Y轴方向)上延伸。第三数据线DL3可以设置在第三像素SP3的像素电路的右侧上。第三数据线DL3可以设置在第n+2竖直栅极线VGLn+2与初始化电压线VIL之间。第三数据线DL3可以将从显示驱动器220接收的数据电压供应给第三像素SP3的像素电路。
初始化电压线VIL可以在第二方向(Y轴方向)上延伸。初始化电压线VIL可以设置在第三数据线DL3的右侧上。初始化电压线VIL可以设置在第三数据线DL3与第二竖直电压线VVSL之间。初始化电压线VIL可以向第一像素SP1至第三像素SP3中的每个的像素电路供应初始化电压。初始化电压线VIL可以从第一像素SP1至第三像素SP3中的每个的像素电路接收感测信号，并且可以将感测信号供应给显示驱动器220。
第二竖直电压线VVSL可以在第二方向(Y轴方向)上延伸。第二竖直电压线VVSL可以设置在初始化电压线VIL的右侧上。第二竖直电压线VVSL可以连接在电源部250(见例如图2)与第二电压线VSL之间。第二竖直电压线VVSL可以将从电源部250供应的低电位电压供应给第二电压线VSL。
第二电压线VSL可以在第一方向(X轴方向)上延伸。第二电压线VSL可以设置在水平栅极线HGL的上侧上。第二电压线VSL可以将从第二竖直电压线VVSL接收的低电位电压供应给第一像素SP1至第三像素SP3的发光元件层。
图4是示出根据实施例的显示装置的像素的等效电路的示意图。
参照图4，像素SP中的每个可以连接到第一电压线VDL、数据线DL、初始化电压线VIL、栅极线GL和第二电压线VSL。
第一像素SP1至第三像素SP3中的每个可以包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第一电容器C1和发光元件ED。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以连接到第一节点N1，第一晶体管ST1的漏电极可以连接到第一电压线VDL，并且第一晶体管ST1的源电极可以连接到第二节点N2。第一晶体管ST1可以基于施加到栅电极的数据电压来控制漏-源电流(或驱动电流)。
发光元件ED可以包括第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4。第一发光元件ED1至第四发光元件ED4可以彼此串联连接。第一发光元件ED1可以彼此并联连接。第二发光元件ED2可以彼此并联连接。第三发光元件ED3可以彼此并联连接。第四发光元件ED4可以彼此并联连接。第一发光元件ED1至第四发光元件ED4可以接收驱动电流以发射光。发光元件ED的发光量或亮度可以与驱动电流的大小成比例。发光元件ED可以是包括无机半导体的无机发光元件，但不限于此。
第一发光元件ED1的第一电极可以连接到第二节点N2，并且第一发光元件ED1的第二电极可以连接到第三节点N3。第一发光元件ED1的第一电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的漏电极和第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可以通过第三节点N3连接到第二发光元件ED2的第一电极。
第二发光元件ED2的第一电极可以连接到第三节点N3，并且第二发光元件ED2的第二电极可以连接到第四节点N4。第三发光元件ED3的第一电极可以连接到第四节点N4，并且第三发光元件ED3的第二电极可以连接到第五节点N5。第四发光元件ED4的第一电极可以连接到第五节点N5，并且第四发光元件ED4的第二电极可以连接到第二电压线VSL。
第二晶体管ST2可以由栅极线GL的栅极信号导通，以将数据线DL和作为第一晶体管ST1的栅电极的第一节点N1彼此电连接。第二晶体管ST2可以基于栅极信号而导通，以向第一节点N1供应数据电压。第二晶体管ST2的栅电极可以连接到栅极线GL，第二晶体管ST2的漏电极可以连接到数据线DL，并且第二晶体管ST2的源电极可以连接到第一节点N1。第二晶体管ST2的源电极可以通过第一节点N1连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。
第三晶体管ST3可以由栅极线GL的栅极信号导通，以将初始化电压线VIL和作为第一晶体管ST1的源电极的第二节点N2彼此电连接。第三晶体管ST3可以基于栅极信号导通以向第二节点N2供应初始化电压。第三晶体管ST3的栅电极可以连接到栅极线GL，第三晶体管ST3的漏电极可以连接到第二节点N2，并且第三晶体管ST3的源电极可以连接到初始化电压线VIL。第三晶体管ST3的漏电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第一电容器C1的第二电容器电极和第一发光元件ED1的第一电极。
图5是示出根据实施例的显示装置中的显示区域的一部分的示意性平面图，图6和图7是示出图5的显示装置中的第一金属层、有源层、第二金属层和第三金属层的示意性平面图，图8是沿着图6和图7的线I-I'截取的示意性剖视图。
参照图5至图8，显示区域DA可以包括像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、第一竖直电压线VVDL、第二竖直电压线VVSL和第二电压线VSL。像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。栅极线GL可以包括竖直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
竖直栅极线VGL可以包括在第一金属层MTL1中(或设置在第一金属层MTL1中或设置在第一金属层MTL1处)。第一金属层MTL1可以设置在基底SUB上。竖直栅极线VGL可以设置在第一像素SP1至第三像素SP3中的每个的左侧上。例如，第n竖直栅极线VGLn可以设置在第一像素SP1的左侧上，第n+1竖直栅极线VGLn+1可以设置在第二像素SP2的左侧上，第n+2竖直栅极线VGLn+2可以设置在第三像素SP3的左侧上。第n竖直栅极线VGLn可以通过接触部分MDC连接到第n水平栅极线HGLn，并且可以与其他水平栅极线HGL绝缘。
竖直栅极线VGL可以在厚度方向(Z轴方向)上与第三金属层MTL3的第一辅助电极AUE1叠置，并且可以通过第二十九接触孔CNT29连接到第一辅助电极AUE1。竖直栅极线VGL可以在厚度方向(Z轴方向)上与第二金属层MTL2的第二辅助电极AUE2叠置，并且可以通过第三十接触孔CNT30连接到第二辅助电极AUE2。因此，竖直栅极线VGL可以连接到第一辅助电极AUE1和第二辅助电极AUE2以减小线电阻。
水平栅极线HGL可以包括在第三金属层MTL3中。第三金属层MTL3可以设置在覆盖第二金属层MTL2的层间绝缘膜ILD上。水平栅极线HGL可以设置在第一像素SP1至第三像素SP3的上侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到第n竖直栅极线VGLn。第n水平栅极线HGLn可以通过第三十一接触孔CNT31连接到辅助栅极线BGL。第n水平栅极线HGLn可以将从第n竖直栅极线VGLn接收的栅极信号供应给辅助栅极线BGL。
水平栅极线HGL可以通过第三十六接触孔CNT36连接到第一像素SP1至第三像素SP3中的每个的第一电极RME1。在发光元件ED的对准工艺中，竖直栅极线VGL可以向水平栅极线HGL供应对准信号，并且水平栅极线HGL可以向第一像素SP1至第三像素SP3中的每个的第一电极RME1供应对准信号。在完成发光元件ED的对准工艺之后，第一电极RME1的连接到水平栅极线HGL的第三部分RME1c可以与第一电极RME1的第一部分RME1a和第二部分RME1b分隔开。
辅助栅极线BGL可以包括在第二金属层MTL2中。第二金属层MTL2可以设置在覆盖有源层ACTL的栅极绝缘膜GI上。辅助栅极线BGL可以从水平栅极线HGL在与第二方向(Y轴方向)相反的方向上延伸，并且可以在第一方向(X轴方向)和与第一方向(X轴方向)相反的方向中的每个方向上弯曲。辅助栅极线BGL可以将从水平栅极线HGL接收的栅极信号供应给第一像素SP1至第三像素SP3。
第一竖直电压线VVDL可以包括在第一金属层MTL1中。第一竖直电压线VVDL可以设置在设置于第一像素SP1的左侧上的竖直栅极线VGL的左侧上。例如，第一竖直电压线VVDL可以设置在第n竖直栅极线VGLn的左侧上。第一竖直电压线VVDL可以通过第三十七接触孔CNT37连接到第一电压线VDL，并且可以向第一电压线VDL供应驱动电压或高电位电压。
第一电压线VDL可以包括在第三金属层MTL3中。第一电压线VDL可以设置在第一像素SP1至第三像素SP3的下侧上。第一电压线VDL可以通过第一接触孔CNT1连接到第一像素SP1的第一晶体管ST1的漏电极DE1，可以通过第十接触孔CNT10连接到第二像素SP2的第一晶体管ST1的漏电极DE1，并且可以通过第十九接触孔CNT19连接到第三像素SP3的第一晶体管ST1的漏电极DE1。因此，第一电压线VDL可以向第一像素SP1至第三像素SP3供应驱动电压。
第一数据线DL1可以包括在第一金属层MTL1中。第一数据线DL1可以设置在第一像素SP1的右侧上。第一数据线DL1可以设置在第n竖直栅极线VGLn与第n+1竖直栅极线VGLn+1之间。第一数据线DL1可以通过第五接触孔CNT5连接到第三金属层MTL3的第二连接电极CE2，第二连接电极CE2可以通过第六接触孔CNT6连接到第一像素SP1的第二晶体管ST2的漏电极DE2。第一数据线DL1可以向第一像素SP1的第二晶体管ST2供应数据电压。
第二数据线DL2可以包括在第一金属层MTL1中。第二数据线DL2可以设置在第二像素SP2的右侧上。第二数据线DL2可以设置在第n+1竖直栅极线VGLn+1与第n+2竖直栅极线VGLn+2之间。第二数据线DL2可以通过第十四接触孔CNT14连接到第三金属层MTL3的第五连接电极CE5，第五连接电极CE5可以通过第十五接触孔CNT15连接到第二像素SP2的第二晶体管ST2的漏电极DE2。第二数据线DL2可以向第二像素SP2的第二晶体管ST2供应数据电压。
第三数据线DL3可以包括在第一金属层MTL1中。第三数据线DL3可以设置在第三像素SP3的右侧上。第三数据线DL3可以设置在第n+2竖直栅极线VGLn+2与初始化电压线VIL之间。第三数据线DL3可以通过第二十三接触孔CNT23连接到第三金属层MTL3的第八连接电极CE8，第八连接电极CE8可以通过第二十四接触孔CNT24连接到第三像素SP3的第二晶体管ST2的漏电极DE2。第三数据线DL3可以向第三像素SP3的第二晶体管ST2供应数据电压。
初始化电压线VIL可以包括在第一金属层MTL1中。初始化电压线VIL可以设置在第三数据线DL3的右侧上。初始化电压线VIL可以通过第二十八接触孔CNT28连接到第三金属层MTL3的第十连接电极CE10。第十连接电极CE10可以通过第九接触孔CNT9连接到第一像素SP1的第三晶体管ST3的源电极SE3。第十连接电极CE10可以通过第十八接触孔CNT18连接到第二像素SP2的第三晶体管ST3的源电极SE3。第十连接电极CE10可以通过第二十七接触孔CNT27连接到第三像素SP3的第三晶体管ST3的源电极SE3。因此，初始化电压线VIL可以向第一像素SP1至第三像素SP3中的每个的第三晶体管ST3供应初始化电压，并且可以从第三晶体管ST3接收感测信号。
第二竖直电压线VVSL可以包括在第一金属层MTL1中。第二竖直电压线VVSL可以设置在初始化电压线VIL的右侧上。第二竖直电压线VVSL可以通过第三十八接触孔CNT38连接到第三金属层MTL3的第二电压线VSL。第二竖直电压线VVSL可以向第二电压线VSL供应低电位电压。
第二电压线VSL可以包括在第三金属层MTL3中。第二电压线VSL可以设置在水平栅极线HGL的上侧上。第二电压线VSL可以通过第三十五接触孔CNT35连接到第一像素SP1至第三像素SP3中的每个的第二电极RME2。第二电压线VSL可以将从第二竖直电压线VVSL接收的低电位电压供应给第一像素SP1至第三像素SP3中的每个的第二电极RME2。这里，第一像素SP1至第三像素SP3中的每个的第二电极RME2可以包括在第三金属层MTL3上的第四金属层MTL4(见例如图13)中。
第一像素SP1的像素电路可以包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3和第一电容器C1。第一像素SP1的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1叠置。有源层ACTL可以设置在覆盖第一金属层MTL1的缓冲层BF上。
第一晶体管ST1的栅电极GE1可以包括在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第八接触孔CNT8连接到第三金属层MTL3的第三连接电极CE3，并且第三连接电极CE3可以通过第七接触孔CNT7连接到有源层ACTL的第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第一晶体管ST1的漏电极DE1可以通过第一接触孔CNT1连接到第三金属层MTL3的第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第二接触孔CNT2连接到第三金属层MTL3的第一连接电极CE1。第一连接电极CE1可以通过第三接触孔CNT3连接到第一金属层MTL1的第二电容器电极CPE2。因此，第一电容器C1可以双重地形成在第一电容器电极CPE1与第二电容器电极CPE2之间以及第一电容器电极CPE1与第一连接电极CE1之间。
第一像素SP1的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2叠置。
第二晶体管ST2的栅电极GE2可以包括在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第二晶体管ST2的漏电极DE2可以通过第六接触孔CNT6连接到第三金属层MTL3的第二连接电极CE2，并且第二连接电极CE2可以通过第五接触孔CNT5连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收第一像素SP1的数据电压。
第二晶体管ST2的源电极SE2可以通过第七接触孔CNT7连接到第三金属层MTL3的第三连接电极CE3，并且第三连接电极CE3可以通过第八接触孔CNT8连接到第一电容器电极CPE1。
第一像素SP1的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3叠置。
第三晶体管ST3的栅电极GE3可以包括在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第三晶体管ST3的漏电极DE3可以通过第四接触孔CNT4连接到第三金属层MTL3的第一连接电极CE1。第一连接电极CE1可以通过第三十二接触孔CNT32连接到第一像素SP1的第一接触电极。这里，第一像素SP1的第一接触电极可以包括在第四金属层MTL4上的第五金属层MTL5(见例如图13)中。
第三晶体管ST3的源电极SE3可以通过第九接触孔CNT9连接到第三金属层MTL3的第十连接电极CE10，并且第十连接电极CE10可以通过第二十八接触孔CNT28连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以将感测信号供应给初始化电压线VIL。
第二像素SP2的像素电路可以包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3和第一电容器C1。第二像素SP2的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1叠置。
第一晶体管ST1的栅电极GE1可以包括在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第十七接触孔CNT17连接到第六连接电极CE6，并且第六连接电极CE6可以通过第十六接触孔CNT16连接到有源层ACTL的第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第一晶体管ST1的漏电极DE1可以通过第十接触孔CNT10连接到第三金属层MTL3的第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第十一接触孔CNT11连接到第三金属层MTL3的第四连接电极CE4。第四连接电极CE4可以通过第十二接触孔CNT12连接到第一金属层MTL1的第二电容器电极CPE2。因此，第一电容器C1可以双重地形成在第一电容器电极CPE1与第二电容器电极CPE2之间以及第一电容器电极CPE1与第四连接电极CE4之间。
第二像素SP2的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2叠置。
第二晶体管ST2的栅电极GE2可以包括在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第二晶体管ST2的漏电极DE2可以通过第十五接触孔CNT15连接到第三金属层MTL3的第五连接电极CE5，并且第五连接电极CE5可以通过第十四接触孔CNT14连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收第二像素SP2的数据电压。
第二晶体管ST2的源电极SE2可以通过第十六接触孔CNT16连接到第三金属层MTL3的第六连接电极CE6，并且第六连接电极CE6可以通过第十七接触孔CNT17连接到第一电容器电极CPE1。
第二像素SP2的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3叠置。
第三晶体管ST3的栅电极GE3可以包括在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第三晶体管ST3的漏电极DE3可以通过第十三接触孔CNT13连接到第三金属层MTL3的第四连接电极CE4。第四连接电极CE4可以通过第三十三接触孔CNT33连接到第二像素SP2的第一接触电极。这里，第二像素SP2的第一接触电极可以包括在第五金属层MTL5中。
第三晶体管ST3的源电极SE3可以通过第十八接触孔CNT18连接到第三金属层MTL3的第十连接电极CE10，并且第十连接电极CE10可以通过第二十八接触孔CNT28连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以将感测信号供应给初始化电压线VIL。
第三像素SP3的像素电路可以包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3和第一电容器C1。第三像素SP3的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1叠置。
第一晶体管ST1的栅电极GE1可以包括在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第二十六接触孔CNT26连接到第九连接电极CE9，第九连接电极CE9可以通过第二十五接触孔CNT25连接到有源层ACTL的第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第一晶体管ST1的漏电极DE1可以通过第十九接触孔CNT19连接到第三金属层MTL3的第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第二十接触孔CNT20连接到第三金属层MTL3的第七连接电极CE7。第七连接电极CE7可以通过第二十一接触孔CNT21连接到第一金属层MTL1的第二电容器电极CPE2。因此，第一电容器C1可以双重地形成在第一电容器电极CPE1与第二电容器电极CPE2之间以及第一电容器电极CPE1与第七连接电极CE7之间。
第三像素SP3的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2叠置。
第二晶体管ST2的栅电极GE2可以包括在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第二晶体管ST2的漏电极DE2可以通过第二十四接触孔CNT24连接到第三金属层MTL3的第八连接电极CE8，并且第八连接电极CE8可以通过第二十三接触孔CNT23连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收第三像素SP3的数据电压。
第二晶体管ST2的源电极SE2可以通过第二十五接触孔CNT25连接到第三金属层MTL3的第九连接电极CE9，第九连接电极CE9可以通过第二十六接触孔CNT26连接到第一电容器电极CPE1。
第三像素SP3的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以包括在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3叠置。
第三晶体管ST3的栅电极GE3可以包括在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理以使有源层ACTL成为导体来设置。第三晶体管ST3的漏电极DE3可以通过第二十二接触孔CNT22连接到第三金属层MTL3的第七连接电极CE7。第七连接电极CE7可以通过第三十四接触孔CNT34连接到第三像素SP3的第一接触电极。第三像素SP3的第一接触电极可以包括在第五金属层MTL5中。
第三晶体管ST3的源电极SE3可以通过第二十七接触孔CNT27连接到第三金属层MTL3的第十连接电极CE10，并且第十连接电极CE10可以通过第二十八接触孔CNT28连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以将感测信号供应给初始化电压线VIL。
第一像素SP1至第三像素SP3中的每个的第一电极RME1可以包括在第四金属层MTL4中。在发光元件ED的对准工艺完成之后，第一电极RME1可以被分离成第一部分RME1a、第二部分RME1b和第三部分RME1c。第一电极RME1的第一部分RME1a可以在第二方向(Y轴方向)上延伸，并且第一电极RME1的第一部分RME1a和第二部分RME1b可以在第二方向(Y轴方向)上彼此间隔开。第一电极RME1的第一部分RME1a和第二部分RME1b可以彼此间隔开且第n水平栅极线HGLn置于第一电极RME1的第一部分RME1a和第二部分RME1b之间。第一电极RME1的第三部分RME1c可以与第n水平栅极线HGLn叠置。第一电极RME1的第三部分RME1c可以在第一方向(X轴方向)与第二方向(Y轴方向)之间的斜线方向上与第一部分RME1a间隔开。
第一像素SP1的第一电极RME1的第一部分RME1a和第二部分RME1b可以与第一竖直电压线VVDL和第n竖直栅极线VGLn叠置。第二像素SP2的第一电极RME1的第一部分RME1a和第二部分RME1b可以与第一数据线DL1和第n+1竖直栅极线VGLn+1叠置。第三像素SP3的第一电极RME1的第一部分RME1a和第二部分RME1b可以与第二数据线DL2和第n+2竖直栅极线VGLn+2叠置。因此，第一像素SP1至第三像素SP3中的每个的第一电极RME1可以具有相同的叠置结构。第一像素SP1至第三像素SP3中的每个的第一电极RME1可以与第n竖直栅极线VGLn、第n+1竖直栅极线VGLn+1和第n+2竖直栅极线VGLn+2叠置以形成相等的电位。
第一像素SP1至第三像素SP3中的每个的第二电极RME2可以包括在第四金属层MTL4中。第二电极RME2可以在第二方向(Y轴方向)上延伸，并且可以设置在第一电极RME1之间。第一像素SP1的第二电极RME2可以与第一像素SP1的像素电路叠置。第一像素SP1的第二电极RME2可以与第一像素SP1的第一晶体管ST1至第三晶体管ST3以及第一电容器C1叠置。第二像素SP2的第二电极RME2可以与第二像素SP2的像素电路叠置。第三像素SP3的第二电极RME2可以与第三像素SP3的像素电路叠置。因此，第一像素SP1至第三像素SP3中的每个的第二电极RME2可以具有相同的叠置结构。第一像素SP1至第三像素SP3中的每个的第二电极RME2可以与第一像素SP1至第三像素SP3的像素电路叠置以形成相等的电位。
图9是示出根据实施例的显示装置中的发光元件的对准工艺的示意性平面图，图10是示出根据实施例的显示装置中的分离部的示意性平面图。
参照图9和图10，第一像素SP1至第三像素SP3中的每个的第一电极RME1可以包括在第四金属层MTL4中。第一电极RME1可以在发光元件ED的对准工艺中通过竖直栅极线VGL和水平栅极线HGL接收对准信号。第二电极RME2可以从第二电压线VSL接收低电位电压。第一电极RME1和第二电极RME2可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上交替设置。第一电极RME1接收对准信号，第二电极RME2接收低电位电压，使得可以在第一电极RME1与第二电极RME2之间形成电场。例如，发光元件ED可以通过喷墨印刷工艺喷射到第一电极RME1和第二电极RME2上，并且分散在墨中的发光元件ED可以通过在第一电极RME1与第二电极RME2之间形成的电场接收介电泳力来对准。
第一像素SP1的发光元件ED可以在第一像素SP1的第一电极RME1与第一电极RME1的左侧上的第二电极RME2之间对准，并且可以在第一像素SP1的第一电极RME1与第一像素SP1的第二电极RME2之间对准。第二像素SP2的发光元件ED可以在第二像素SP2的第一电极RME1与第一像素SP1的第二电极RME2之间对准，并且可以在第二像素SP2的第一电极RME1与第二像素SP2的第二电极RME2之间对准。第三像素SP3的发光元件ED可以在第三像素SP3的第一电极RME1与第二像素SP2的第二电极RME2之间对准，并且可以在第三像素SP3的第一电极RME1与第三像素SP3的第二电极RME2之间对准。
第一像素SP1的第一电极RME1可以与第一竖直电压线VVDL和第n竖直栅极线VGLn叠置。第二像素SP2的第一电极RME1可以与第一数据线DL1和第n+1竖直栅极线VGLn+1叠置。第三像素SP3的第一电极RME1可以与第二数据线DL2和第n+2竖直栅极线VGLn+2叠置。因此，第一像素SP1至第三像素SP3中的每个的第一电极RME1可以具有相同的叠置结构。
第一像素SP1至第三像素SP3中的每个的第二电极RME2可以包括在第四金属层MTL4中。第二电极RME2可以在第二方向(Y轴方向)上延伸，并且可以设置在第一电极RME1之间。第一像素SP1的第二电极RME2可以与第一像素SP1的像素电路叠置。第一像素SP1的第二电极RME2可以与第一像素SP1的第一晶体管ST1至第三晶体管ST3以及第一电容器C1叠置。第二像素SP2的第二电极RME2可以与第二像素SP2的像素电路叠置。第三像素SP3的第二电极RME2可以与第三像素SP3的像素电路叠置。因此，第一像素SP1至第三像素SP3中的每个的第二电极RME2可以具有相同的叠置结构。
第一像素SP1至第三像素SP3中的每个的第一电极RME1可以具有相同的叠置结构，并且第一像素SP1至第三像素SP3中的每个的第二电极RME2可以具有相同的叠置结构，使得可以在第一像素SP1至第三像素SP3的发光元件ED的对准工艺中最小化对准信号之间的偏差。因此，在第一像素SP1至第三像素SP3中，可以改善对准工艺的可靠性，并且可以解决发光元件ED的未对准问题。
第一像素SP1至第三像素SP3中的每个的第一电极RME1可以通过分离部ROP分离成第一部分RME1a、第二部分RME1b和第三部分RME1c。第一像素SP1的第一连接电极CE1可以直接连接到第五金属层MTL5的第一接触电极，使得第一电极RME1可以不连接到第一连接电极CE1。发光元件ED的对准区域和分离部ROP可以彼此间隔开。因此，第一像素SP1不需要分离第一电极RME1和第一连接电极CE1的工艺，并且可以确保发光元件ED的对准区域尽可能大。第二像素SP2和第三像素SP3也可以通过相同的原理确保对准区域尽可能大。在平面图中，第一像素SP1至第三像素SP3可以从水平栅极线HGL的下侧到第一电压线VDL通过对准发光元件ED来包括更多数量的发光元件ED。显示装置10可以通过确保发光元件ED的对准区域尽可能大来改善显示面板100的发光效率。
图11是其中在图6和图7的显示装置中添加有第五金属层的示意性平面图，图12是示出根据实施例的显示装置中的第四金属层、发光元件和第五金属层的示意性平面图，图13是沿着图12的线II-II'、线III-III'和线IV-IV'截取的示意性剖视图。
参照图11至图13，显示装置10的发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括第一堤图案BP1、第二堤图案BP2、第三堤图案BP3、第一电极RME1、第二电极RME2、第一发光元件ED1、第二发光元件ED2、第三发光元件ED3、第四发光元件ED4、第一绝缘膜PAS1、第二绝缘膜PAS2、第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4、第五接触电极CTE5和第三绝缘膜PAS3。
第一堤图案BP1可以设置在发射区域EMA的中心处，第二堤图案BP2可以设置在发射区域EMA的右侧上，第三堤图案BP3可以设置在发射区域EMA的左侧上。第一堤图案BP1至第三堤图案BP3中的每个可以在过孔层VIA上沿向上方向(Z轴方向)突出。第一堤图案BP1至第三堤图案BP3中的每个可以具有倾斜的侧表面。第一发光元件ED1和第二发光元件ED2可以设置在彼此间隔开的第一堤图案BP1和第二堤图案BP2之间，第三发光元件ED3和第四发光元件ED4可以设置在彼此间隔开的第一堤图案BP1和第三堤图案BP3之间。第一堤图案BP1至第三堤图案BP3可以在第二方向(Y轴方向)上具有相同的长度，并且可以在第一方向(X轴方向)上具有不同的长度，但不限于此。第一堤图案BP1至第三堤图案BP3可以在显示区域DA的整个表面上设置为岛状图案。
第一像素SP1至第三像素SP3中的每个的第一电极RME1和第二电极RME2可以包括在第三金属层MTL3上的第四金属层MTL4中。第四金属层MTL4可以设置在过孔层VIA和第一堤图案BP1至第三堤图案BP3上。第一像素SP1至第三像素SP3中的每个的第一电极RME1可以在第二方向(Y轴方向)上延伸。第一电极RME1可以覆盖第一堤图案BP1的上表面和倾斜侧表面。因此，第一电极RME1可以在向上方向(Z轴方向)上反射从第一发光元件ED1至第四发光元件ED4发射的光。
第一像素SP1至第三像素SP3中的每个的第二电极RME2可以在第一电极RME1的右侧上在第二方向(Y轴方向)上延伸。第二电极RME2可以覆盖第二堤图案BP2或第三堤图案BP3的上表面和倾斜侧表面。因此，第二电极RME2可以在向上方向(Z轴方向)上反射从第一发光元件ED1至第四发光元件ED4发射的光。
第一发光元件ED1和第二发光元件ED2可以在第一电极RME1与第一电极RME1的右侧上的第二电极RME2之间对准。第一绝缘膜PAS1可以覆盖第一电极RME1和第二电极RME2。第一发光元件ED1和第二发光元件ED2可以通过第一绝缘膜PAS1与第一电极RME1和第二电极RME2绝缘。在第一电极RME1被分离部ROP切割之前，第一电极RME1接收对准信号，并且第二电极RME2接收低电位电压，使得可以在第一电极RME1和第二电极RME2之间形成电场。因此，第一发光元件ED1和第二发光元件ED2可以在第一电极RME1与第二电极RME2之间在第二方向(Y轴方向)上对准。
第三发光元件ED3和第四发光元件ED4可以在第一电极RME1与第一电极RME1的左侧上的第二电极RME2之间对准。第一绝缘膜PAS1可以覆盖第一电极RME1和第二电极RME2。第三发光元件ED3和第四发光元件ED4可以通过第一绝缘膜PAS1与第一电极RME1和第二电极RME2绝缘。在第一电极RME1被分离部ROP切割之前，第一电极RME1接收对准信号，并且第二电极RME2接收低电位电压，使得可以在第一电极RME1与第二电极RME2之间形成电场。因此，第三发光元件ED3和第四发光元件ED4可以在第一电极RME1与第二电极RME2之间在第二方向(Y轴方向)上对准。
第一像素SP1至第三像素SP3中的每个的第一接触电极CTE1至第五接触电极CTE5可以包括在第四金属层MTL4上的第五金属层MTL5中。第二绝缘膜PAS2可以设置在第一绝缘膜PAS1和发光元件ED的中心部分上。第三绝缘膜PAS3可以覆盖第二绝缘膜PAS2和第一接触电极CTE1至第五接触电极CTE5。第二绝缘膜PAS2和第三绝缘膜PAS3可以使第一接触电极CTE1至第五接触电极CTE5彼此绝缘。
第一像素SP1的第一接触电极CTE1可以通过第三十二接触孔CNT32连接到第三金属层MTL3的第一连接电极CE1。第一像素SP1的第一接触电极CTE1的至少一部分可以与第一像素SP1的第二电极RME2叠置。第二像素SP2的第一接触电极CTE1可以通过第三十三接触孔CNT33连接到第三金属层MTL3的第四连接电极CE4。第二像素SP2的第一接触电极CTE1的至少一部分可以与第二像素SP2的第二电极RME2叠置。第三像素SP3的第一接触电极CTE1可以通过第三十四接触孔CNT34连接到第三金属层MTL3的第七连接电极CE7。第三像素SP3的第一接触电极CTE1的至少一部分可以与第三像素SP3的第二电极RME2叠置。
第一像素SP1的第一接触电极CTE1可以连接在第一连接电极CE1与第一发光元件ED1的一端(或第一端)之间。第一接触电极CTE1可以与第一电极RME1和第二电极RME2绝缘。第一接触电极CTE1可以与第一发光元件ED1中的每个的阳极电极对应，但不限于此。
第二接触电极CTE2的上部可以与第一电极RME1的第一部分RME1a叠置，并且第二接触电极CTE2的下部可以与第二电极RME2叠置。第二接触电极CTE2可以与第一电极RME1和第二电极RME2绝缘。第二接触电极CTE2可以连接在第一发光元件ED1的另一端(或第二端)与第二发光元件ED2的一端之间。第二接触电极CTE2可以与图4的第三节点N3对应。第二接触电极CTE2可以与第一发光元件ED1中的每个的阴极电极对应，但不限于此。第二接触电极CTE2可以与第二发光元件ED2中的每个的阳极电极对应，但不限于此。
第三接触电极CTE3的第一部分可以与第一电极RME1的第一部分RME1a叠置并且可以在第二方向(Y轴方向)上延伸。第三接触电极CTE3的第二部分可以从第一部分的下侧弯曲并且在与第一方向(X轴方向)相反的方向上延伸。第三接触电极CTE3的第三部分可以从第二部分的左侧弯曲并且在第二方向(Y轴方向)上延伸，并且可以与第二电极RME2叠置。第三接触电极CTE3可以与第一电极RME1和第二电极RME2绝缘。第三接触电极CTE3可以连接在第二发光元件ED2的另一端与第三发光元件ED3的一端之间。第三接触电极CTE3可以与图4的第四节点N4对应。第三接触电极CTE3可以与第二发光元件ED2中的每个的阴极电极对应，但不限于此。第三接触电极CTE3可以与第三发光元件ED3中的每个的阳极电极对应，但不限于此。
第四接触电极CTE4的下部可以与第一电极RME1的第一部分RME1a叠置，并且第四接触电极CTE4的上部可以与第二电极RME2叠置。第四接触电极CTE4可以与第一电极RME1和第二电极RME2绝缘。第四接触电极CTE4可以连接在第三发光元件ED3的另一端与第四发光元件ED4的一端之间。第四接触电极CTE4可以与图4的第五节点N5对应。第四接触电极CTE4可以与第三发光元件ED3中的每个的阴极电极对应，但不限于此。第四接触电极CTE4可以与第四发光元件ED4中的每个的阳极电极对应，但不限于此。
第五接触电极CTE5可以与第一电极RME1的第一部分RME1a叠置，并且可以通过第三十九接触孔CNT39连接到第二电极RME2。第二电极RME2可以通过第三十五接触孔CNT35连接到第三金属层MTL3的第二电压线VSL。第五接触电极CTE5可以连接在第四发光元件ED4的另一端与第二电极RME2之间。第五接触电极CTE5可以与第四发光元件ED4中的每个的阴极电极对应，但不限于此。第五接触电极CTE5可以通过第二电极RME2接收低电位电压。
薄膜晶体管层TFTL的薄膜晶体管TFT可以包括有源区ACT、栅电极GE、漏电极DE和源电极SE。薄膜晶体管TFT的漏电极DE可以通过连接电极CE从第一金属层MTL1的第一电压线VDL接收驱动电压。
以上描述是公开的技术特征的示例，并且公开所属领域的技术人员将能够进行各种修改和变化。因此，上述公开的实施例可以单独地或彼此组合地实施。
因此，公开中公开的实施例不意图限制公开的技术精神，而是用于描述公开的技术精神，并且公开的技术精神的范围不受这些实施例的限制。公开的保护范围应由权利要求解释，并且应该解释的是等同范围内的所有技术精神都包括在公开的范围内。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
第一像素、第二像素和第三像素中的每个的像素电路，设置在基底上；
第一竖直栅极线、第二竖直栅极线和第三竖直栅极线，在第一方向上延伸，并且分别设置在所述第一像素至所述第三像素中的每个的所述像素电路的一侧上；
水平栅极线，在与所述第一方向交叉的第二方向上延伸，并且设置在所述第一竖直栅极线至所述第三竖直栅极线上；
所述第一像素至所述第三像素中的每个的第一电极，在所述第一方向上延伸，并且设置在所述水平栅极线上；以及
所述第一像素至所述第三像素中的每个的第二电极，在所述第一方向上延伸，所述第二电极和所述第一电极设置在同一层，其中，
所述第一像素的所述第一电极在厚度方向上与所述第一竖直栅极线叠置，并且
所述第二像素的所述第一电极在所述厚度方向上与所述第二竖直栅极线叠置。
2.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
第一竖直电压线，设置在所述第一竖直栅极线的一侧上，并且供应高电位电压，
其中，所述第一像素的所述第一电极在所述厚度方向上与所述第一竖直电压线叠置。
3.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
第一数据线，设置在所述第二竖直栅极线的一侧上，并且向所述第一像素的所述像素电路供应数据电压，
其中，所述第二像素的所述第一电极在所述厚度方向上与所述第一数据线叠置。
4.根据权利要求1所述的显示装置，其特征在于，所述第三像素的所述第一电极在所述厚度方向上与所述第三竖直栅极线叠置。
5.根据权利要求4所述的显示装置，其特征在于，所述显示装置还包括：
第二数据线，设置在所述第三竖直栅极线的一侧上，并且向所述第二像素的所述像素电路供应数据电压，
其中，所述第三像素的所述第一电极在所述厚度方向上与所述第二数据线叠置。
6.根据权利要求1所述的显示装置，其特征在于，所述第一像素至所述第三像素中的各自的所述第二电极在所述厚度方向上与所述第一像素至所述第三像素中的各自的所述像素电路叠置。
7.一种显示装置，其特征在于，所述显示装置包括：
第一像素、第二像素和第三像素中的每个的像素电路，设置在基底上；
第一竖直栅极线、第二竖直栅极线和第三竖直栅极线，在第一方向上延伸，并且分别设置在所述第一像素至所述第三像素中的每个的所述像素电路的一侧上；
第一数据线、第二数据线和第三数据线，在所述第一方向上延伸，并且分别设置在所述第一像素至所述第三像素中的每个的所述像素电路的与所述一侧相对的另一侧上；
水平栅极线，在与所述第一方向交叉的第二方向上延伸，并且设置在所述第一竖直栅极线至所述第三竖直栅极线上；以及
第一电压线，向所述第一像素至所述第三像素中的每个的所述像素电路供应高电位电压，所述第一电压线和所述水平栅极线设置在同一层。
8.根据权利要求7所述的显示装置，其特征在于，所述显示装置还包括：
所述第一像素至所述第三像素中的每个的第一电极，在所述第一方向上延伸，并且设置在所述水平栅极线上；以及
所述第一像素至所述第三像素中的每个的第二电极，在所述第一方向上延伸，
其中，所述第一电极和所述第二电极设置在同一层。
9.根据权利要求8所述的显示装置，其特征在于，
所述第一像素的所述第一电极在厚度方向上与所述第一竖直栅极线叠置，
所述第二像素的所述第一电极在所述厚度方向上与所述第二竖直栅极线叠置，并且
所述第三像素的所述第一电极在所述厚度方向上与所述第三竖直栅极线叠置。
10.根据权利要求8所述的显示装置，其特征在于，所述第一像素至所述第三像素中的各自的所述第二电极在厚度方向上与所述第一像素至所述第三像素中的各自的所述像素电路叠置。
CN202320363426.8U 2022-02-25 2023-02-23 显示装置 Active CN219843923U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220025224A KR20230128183A (ko) 2022-02-25 2022-02-25 표시 장치
KR10-2022-0025224 2022-02-25

Publications (1)

Publication Number Publication Date
CN219843923U true CN219843923U (zh) 2023-10-17

Family

ID=87761555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320363426.8U Active CN219843923U (zh) 2022-02-25 2023-02-23 显示装置

Country Status (3)

Country Link
US (1) US20230276666A1 (zh)
KR (1) KR20230128183A (zh)
CN (1) CN219843923U (zh)

Also Published As

Publication number Publication date
US20230276666A1 (en) 2023-08-31
KR20230128183A (ko) 2023-09-04

Similar Documents

Publication Publication Date Title
CN219843923U (zh) 显示装置
CN219575141U (zh) 显示设备
EP4227935A1 (en) Display device
US20240055562A1 (en) Display device
EP4369402A2 (en) Display device
US20230268350A1 (en) Display device
US20230343913A1 (en) Display device
US20230246146A1 (en) Display device
US20230163138A1 (en) Display device
US20230378191A1 (en) Display device
US20240144883A1 (en) Display device
US20230033341A1 (en) Display device
US11716887B2 (en) Light emitting display device with a reduced coupling capacitance between the conductive wiring lines
US20230137784A1 (en) Display device
CN220274184U (zh) 显示设备
US20230014863A1 (en) Display device
US20230268282A1 (en) Flexible film and display device including the same
US20240120346A1 (en) Display device
EP4355060A1 (en) Display device
CN117881238A (zh) 显示装置
US20240038952A1 (en) Display device and method of manufacturing the same
US20220328725A1 (en) Display device and method of fabricating display device
KR20230143226A (ko) 표시 장치 및 이의 제조 방법
CN117881237A (zh) 显示装置
KR20240071434A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant