CN219575141U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN219575141U
CN219575141U CN202320735283.9U CN202320735283U CN219575141U CN 219575141 U CN219575141 U CN 219575141U CN 202320735283 U CN202320735283 U CN 202320735283U CN 219575141 U CN219575141 U CN 219575141U
Authority
CN
China
Prior art keywords
electrode
transistor
pixel
disposed
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320735283.9U
Other languages
English (en)
Inventor
申东熹
朴鲁卿
孙宣权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219575141U publication Critical patent/CN219575141U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示设备包括：第一电压线，设置在基板上的第一金属层中并且在第一方向上延伸；第一晶体管，包括设置在第一金属层上的有源层中的源电极和设置在有源层上的第二金属层中的栅电极，第一晶体管电连接到第一电压线；第一连接电极，设置在第二金属层中并且与第一晶体管的栅电极一体地形成；盖图案，设置在第二金属层中并且在第一方向上与第一连接电极间隔开；以及第一电容器，包括第一电容器电极和第二电容器电极，第一电容器电极设置在有源层中并且电连接到第一晶体管的栅电极，第二电容器电极设置在第一金属层中并且电连接到第一晶体管的源电极。在平面图中，彼此面对的盖图案的第一侧和第一连接电极的第一侧与第一电容器电极重叠。

Description

显示设备
技术领域
本公开涉及显示设备。
背景技术
随着信息社会的发展，对用于显示图像的显示设备的需求已经多样化。例如，显示设备已经应用于各种电子设备，诸如智能电话、数码相机、笔记本计算机、导航系统和智能电视。显示设备的示例包括平板显示设备，诸如液晶显示(LCD)设备、场发射显示(FED)设备或有机发光二极管(OLED)显示设备。特别地，OLED显示设备包括可以允许显示面板的像素发射光的发光元件，并且因此可以在不借助于向显示面板提供光的背光单元的情况下显示图像。这里，发光元件可以是使用有机材料作为荧光材料的OLED和使用无机材料作为荧光材料的无机发光二极管(LED)。
发明内容
本公开的方面提供了即使在有源层和第二金属层的对准期间出现误差时也能够均匀地保持第一电容器的电容的显示设备。
然而，本公开的方面不限于本文中阐述的那些。通过参考以下给出的本公开的详细描述，本公开的上述和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示设备可以包括：第一电压线，设置在基板上的第一金属层中并且在第一方向上延伸；第一晶体管，包括设置在第一金属层上的有源层中的源电极和设置在有源层上的第二金属层中的栅电极，第一晶体管电连接到第一电压线；第一连接电极，设置在第二金属层中并且与第一晶体管的栅电极一体地形成；盖图案，设置在第二金属层中并且在第一方向上与第一连接电极间隔开；以及第一电容器，包括第一电容器电极和第二电容器电极，第一电容器电极设置在有源层中并且电连接到第一晶体管的栅电极，第二电容器电极设置在第一金属层中并且电连接到第一晶体管的源电极。彼此面对的盖图案的第一侧和第一连接电极的第一侧可以在平面图中与第一电容器电极重叠。
盖图案在第二方向上的第一宽度和第一连接电极在第二方向上的第二宽度可以相等。第二方向可以与第一方向相交。
盖图案的与盖图案的第一侧相邻的第二侧和第一连接电极的与第一连接电极的第一侧相邻的第二侧可以彼此共线。
显示设备还可以包括：数据线，设置在第一金属层中并且在第一方向上延伸；以及第二晶体管，包括源电极和漏电极，并且将数据线和第一电容器电极电连接。
第二晶体管的源电极和第一电容器电极可以彼此一体。
显示设备还可以包括第二连接电极，第二连接电极设置在第二金属层中并且将数据线和第二晶体管的漏电极电连接。
显示设备还可以包括：初始化电压线，设置在第一金属层中并且在第一方向上延伸；以及第三晶体管，包括源电极和漏电极，并且将初始化电压线和第一晶体管的源电极电连接。
显示设备还可以包括第三连接电极，第三连接电极设置在第二金属层中并且将初始化电压线和第三晶体管的源电极电连接。
显示设备还可以包括第四连接电极，第四连接电极设置在第二金属层中并且将第一晶体管的源电极、第三晶体管的漏电极和第二电容器电极电连接。
显示设备还可以包括第五连接电极，第五连接电极设置在第二金属层中，电连接到第二电容器电极，并且与盖图案一体地形成。
显示设备还可以包括：第一电极，设置在第二金属层上的第三金属层中，在第一方向上延伸，并且电连接到第五连接电极；以及第二电极，设置在第三金属层中，并且平行于第一电极延伸。
显示设备还可以包括：发光元件，布置在第一电极和第二电极之间；第二电压线，设置在第二金属层中并且在与第一方向相交的第二方向上延伸；第一接触电极，设置在第三金属层上的第四金属层中并且将第一电极和发光元件电连接；以及第二接触电极，设置在第四金属层中并且将第二电压线和发光元件电连接。
盖图案可以是电浮置的。
显示设备还可以包括：垂直栅极线，设置在第一金属层中并且在第一方向上延伸；水平栅极线，设置在第二金属层中并且在与第一方向相交的第二方向上延伸；以及辅助栅极线，在第一方向上从水平栅极线延伸。
根据本公开的实施方式，显示设备可以包括：第一金属层，设置在基板上；有源层，设置在第一金属层上；第二金属层，设置在有源层上；第一晶体管，包括设置在有源层中的源电极和设置在第二金属层中的栅电极；第一连接电极，设置在第二金属层中并且与第一晶体管的栅电极一体地形成；盖图案，设置在第二金属层中并且在第一方向上与第一连接电极间隔开；以及第一电容器，包括第一电容器电极和第二电容器电极，第一电容器电极设置在有源层中并且电连接到第一晶体管的栅电极，第二电容器电极设置在第一金属层中并且电连接到第一晶体管的源电极。盖图案在第二方向上的第一宽度与第一连接电极在第二方向上的第二宽度可以相等。第二方向可以与第一方向相交。
彼此面对的盖图案的第一侧和第一连接电极的第一侧可以在平面图中与第一电容器电极重叠。
盖图案的与盖图案的第一侧相邻的第二侧和第一连接电极的与第一连接电极的第一侧相邻的第二侧可以彼此共线。
显示设备还可以包括：数据线，设置在第一金属层中并且在第一方向上延伸；以及第二晶体管，将数据线和第一电容器电极电连接。
显示设备还可以包括：初始化电压线，设置在第一金属层中并且在第一方向上延伸；以及第三晶体管，将初始化电压线和第一晶体管的源电极电连接。
显示设备还可以包括：第一电极，设置在第二金属层上的第三金属层中并且在第一方向上延伸；第二电极，设置在第三金属层中并且平行于第一电极延伸；以及多个发光元件，在第一电极和第二电极之间布置在第一方向上。
根据显示设备的实施方式，由于提供了设置在有源层上的第二金属层中的与连接电极隔开并且具有与连接电极相同的宽度的盖图案，因此即使在有源层和第二金属层的对准期间出现误差时，也可以均匀地保持第一电容器的电容。
应当注意，本公开的效果不限于上述那些，并且本公开的其它效果将从以下描述中显而易见。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的上述和其它方面及特征将变得更加清楚，在附图中：
图1是根据本公开的实施方式的显示设备的平面图；
图2是示出图1的显示设备的垂直栅极线和水平栅极线的触点的平面图；
图3示出了图1的显示设备的像素和线；
图4是图1的显示设备的像素的等效电路的示意图；
图5是示出图1的显示设备的显示区域的一部分的平面图；
图6是示出图1的显示设备的显示区域的一部分的平面图；
图7是沿图5和图6的线I-I’截取的示意性剖视图；
图8是沿图5和图6的线II-II’截取的示意性剖视图；
图9是示出图1的显示设备中的有源层和第二金属层的布局的平面图；
图10是示出图1的显示设备中的有源层和第二金属层的布局的平面图；
图11是示出图1的显示设备中的有源层和第二金属层的布局的平面图；
图12是示出图1的显示设备中的有源层和第二金属层的布局的平面图；
图13是示出图1的显示设备中的有源层和第二金属层的布局的平面图；
图14是示出图1的显示设备的第一金属层、有源层、第二金属层和第三金属层的布局的平面图；
图15是示出图1的显示设备的第一金属层、有源层、第二金属层、第三金属层和第四金属层的布局的平面图；
图16是示出图1的显示设备中的第三金属层、发光元件和第四金属层的布局的平面图；以及
图17是沿图15和图16的线III-III’和线IV-IV’截取的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多具体细节，以便提供对本发明的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”是可互换的词，它们是本文中公开的设备或方法的非限制性示例。然而，显然，可以在没有这些具体细节或具有一个或更多个等效布置的情况下实践各种实施方式。这里，各种实施方式不必是排它性的，也不限制本公开。例如，在另一实施方式中可以使用或实现实施方式的特定形状、配置和特性。
除非另外说明，否则所示出的实施方式应被理解为提供可在实践中实现本公开的一些方式的变化细节的特征。因此，除非另有说明，否则各种实施方式的特征、组件、模块、层、膜、面板、区和/或方面等(下文中单独或统称为“元件”)可以在不背离本公开的情况下以其它方式组合、分离、互换和/或重新布置。
在附图中通常提供交叉影线和/或阴影的使用来澄清相邻元件之间的边界。因此，存在或不存在交叉影线或阴影都不传达或指示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求，除非另有说明。
此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当实施方式可以不同地实现时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。同样，相同的附图标记表示相同的元件。
当元件(例如，层)被称为在另一元件或层“上”、连接到或联接到另一元件或层时，其可以直接在该另一元件或层上、直接连接到或直接联接到该另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，当元件被称为与另一元件“接触”或“接触”另一元件等时，该元件可以与另一元件“电接触”或“物理接触”，或者与另一元件“间接接触”或“直接接触”。
此外，X轴、Y轴和Z轴不限于矩形坐标系的三个轴，并且因此X轴、Y轴和Z轴可以以更广泛的意义解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
为了本公开的目的，“X、Y和Z中的至少一个”和“选自X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合，诸如，以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，术语“和/或”包括相关联所列项目中的一个或更多个的任何和所有组合。
虽然本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应被这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。
出于描述的目的，本文中可以使用诸如“以下”、“下方”、“之下”、“下部”、“上方”、“上部”、“之上”、“较高”、“侧”(例如，如在“侧壁”中)等空间相对术语，并由此来描述如附图中所示的一个元件与另一元件的关系。除了在附图中描述的定向之外，空间相对术语旨在还包括装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件将随之被定向在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方两种定向。此外，该装置可以以其它方式定向(例如，旋转90度或处于其它定向)，并且因此，应当相应地解释本文中使用的空间相对描述语。
除非另有说明，否则如本文中所使用的，术语“上方”、“顶部”和“顶表面”是指自显示设备10的向上方向(即，Z轴方向)，并且如本文中所使用的，术语“下方”、“底部”和“底表面”是指自显示设备10的向下方向(即，Z轴方向的相反方向)。此外，除非另有说明，如本文中所使用的，术语“左”、“右”、“上”和“下”是指从显示设备10上方观察时它们各自的方向。例如，术语“左”、“右”、“上”和“下”分别指X轴方向、X轴方向的相反方向、Y轴方向和Y轴方向的相反方向。
本文中使用的术语用于描述特定实施方式的目的，而不是旨在进行限制。如本文中使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。此外，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”指定所陈述的特征、整体、步骤、操作、元件、组件和/或其组的存在，但是不排除一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。还应注意，如本文中所使用的，术语“基本上”、“约”和其它类似术语用作近似术语，而不是用作程度术语，并且因此用于解释本领域普通技术人员将认识到的测量、计算和/或提供的值的固有偏差。
本文中参考作为理想化实施方式和/或中间结构的示意性图示的截面图和/或分解图来描述各种实施方式。这样，由例如制造技术和/或公差导致的图示的形状的变化将是预料到的。因此，本文中公开的实施方式不应被解释为限于区的特定示出的形状，而是包括由例如制造导致的形状的偏差。以这种方式，附图中所示的区在本质上可以是示意性的，并且这些区的形状可以不反映设备的区的实际形状，并且不一定是限制性的。
如本领域中的惯用的那样，在附图中针对功能块、单元、部分和/或模块来描述和说明一些实施方式。所属领域的技术人员将了解，这些区块、单元、部分和/或模块通过可以使用基于半导体的制造技术或其它制造技术来形成的电子(或光学)电路(诸如，逻辑电路、离散组件、微处理器、硬连线电路、存储器元件、布线连接等)物理地实施。在块、单元、部分和/或模块通过微处理器或其它类似硬件实现的情况下，可以使用软件(例如，微代码)对它们进行编程和控制，以执行本文中讨论的各种功能，并且可以可选地由固件和/或软件来驱动。还可以设想，每个块、单元、部分和/或模块可以通过专用硬件实现，或者作为执行一些功能的专用硬件和执行其它功能的处理器(例如，一个或更多个编程的微处理器和相关联的电路)的组合来实现。此外，在不背离本公开的范围的情况下，一些实施方式的每个块、单元、部分和/或模块可以物理地分离成两个或更多个交互和离散的块、单元、部分和/或模块。此外，在不背离本公开的范围的情况下，一些实施方式的块、单元、部分和/或模块可以物理地组合成更复杂的块、单元、部分和/或模块。
除非本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。还应当理解，诸如在常用词典中定义的那些术语应当被解释为具有与其在相关技术和本公开的上下文中的含义一致的含义，并且不应当以理想的或过于正式的意义进行解释，除非本文中清楚地如此定义。
在下文中，将参考附图描述本公开的详细实施方式。
图1是根据本公开的实施方式的显示设备的平面图。
参考图1，作为用于显示运动或静止图像的设备的显示设备10可以不仅用作诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子记事本、电子书(e-book)、便携式多媒体播放器(PMP)、导航设备或超移动PC(UMPC)的便携式电子设备的显示屏，而且还用作诸如电视(TV)、膝上型计算机、监视器、广告牌或物联网(IoT)设备的各种其它产品的显示屏。
显示设备10可以包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240和电力供应部250。
显示面板100在平面图中可以具有矩形形状。例如，在平面图中，显示面板100可以具有矩形形状，其具有在第一方向(或X轴方向)上的长边和在第二方向(或Y轴方向)上的短边。显示面板100的长边和短边相交的拐角可以是直角的或者可以圆化成具有曲率。显示面板100的平面形状没有特别限制，并且显示面板100可以具有各种其它形状，诸如非四边形多边形形状、圆形形状或椭圆形状。例如，显示面板100可以形成为平坦的，但是本公开不限于此。在另一实施方式中，显示面板100可以形成为弯曲成具有曲率。
显示面板100可以包括显示区域DA和非显示区域NDA。
作为显示图像的区域的显示区域DA可以被定义为显示面板100的中间区域。显示区域DA可以包括像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL、垂直电压线VVSL和第二电压线VSL。像素SP可以在数据线DL和栅极线GL之间的交叉点处形成在像素区中。像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以连接到一个栅极线GL和一个数据线DL。第一像素SP1、第二像素SP2和第三像素SP3可以被定义为用于输出光的最小区域。
第一像素SP1可以发射第一颜色的光或红光，第二像素SP2可以发射第二颜色的光或绿光，并且第三像素SP3可以发射第三颜色的光或蓝光。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以沿第二方向(或Y轴方向)的相反方向布置，但是本公开不限于此。
栅极线GL可以包括垂直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
垂直栅极线VGL可以连接到显示驱动器220，可以在第二方向(或Y轴方向)上延伸，并且可以在第一方向(或X轴方向)上彼此间隔开。垂直栅极线VGL可以平行于数据线DL布置。水平栅极线HGL可以在第一方向(或X轴方向)上延伸，并且可以在第二方向(或Y轴方向)上彼此间隔开。水平栅极线HGL可以与垂直栅极线VGL相交。例如，水平栅极线HGL可以通过触点MDC连接到垂直栅极线VGL。触点MDC可以是水平栅极线HGL的插入到接触孔中以与垂直栅极线VGL接触的部分。辅助栅极线BGL可以从水平栅极线HGL延伸以向第一像素SP1、第二像素SP2和第三像素SP3提供栅极信号。
数据线DL可以在第二方向(或Y轴方向)上延伸，并且可以在第一方向(或X轴方向)上彼此间隔开。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1、第二数据线DL2和第三数据线DL3可以分别向第一像素SP1、第二像素SP2和第三像素SP3提供数据电压。
初始化电压线VIL可以在第二方向(或Y轴方向)上延伸，并且可以在第一方向(或X轴方向)上彼此间隔开。初始化电压线VIL可以向第一像素SP1的像素电路、第二像素SP2的像素电路以及第三像素SP3的像素电路提供来自显示驱动器220的初始化电压。初始化电压线VIL可以从第一像素SP1的像素电路、第二像素SP2的像素电路和第三像素SP3的像素电路接收感测信号，并且可以向显示驱动器220提供感测信号。
第一电压线VDL可以在第二方向(或Y轴方向)上延伸，并且可以在第一方向(或X轴方向)上彼此间隔开。第一电压线VDL可以向第一像素SP1、第二像素SP2和第三像素SP3提供来自电力供应部250的驱动电压或高电位电压。
水平电压线HVDL可以在第一方向(或X轴方向)上延伸，并且可以在第二方向(或Y轴方向)上彼此间隔开。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电位电压。
垂直电压线VVSL可以在第二方向(或Y轴方向)上延伸，并且可以在第一方向(或X轴方向)上彼此间隔开。垂直电压线VVSL可以连接到第二电压线VSL。垂直电压线VVSL可以向第二电压线VSL提供来自电力供应部250的低电位电压。
第二电压线VSL可以在第一方向(或X轴方向)上延伸，并且可以在第二方向(或Y轴方向)上彼此间隔开。第二电压线VSL可以向第一像素SP1、第二像素SP2和第三像素SP3提供低电位电压。
根据像素SP的数量和布局，可以改变像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL和第二电压线VSL如何彼此连接。
非显示区域NDA可以被定义为显示面板100的除了显示区域DA之外的区域。例如，非显示区域NDA可以包括将垂直栅极线VGL、数据线DL、初始化电压线VIL、第一电压线VDL和垂直电压线VVSL连接到显示驱动器220的扇出线以及连接到柔性膜210的焊盘单元。
设置在柔性膜210的第一侧处的输入端子可以通过膜附接工艺附接到电路板230，并且设置在柔性膜210的第二侧处的输出端子可以通过膜附接工艺附接到焊盘单元。例如，柔性膜210(如带载封装或膜上芯片)可以被弯曲。柔性膜210可以朝向显示面板100的底部弯曲，以减小显示设备10的边框区域。
显示驱动器220可以安装在柔性膜210上。例如，显示驱动器220可以被实现为集成电路(IC)。显示驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，并且可以根据数据控制信号将数字视频数据转换为模拟数据电压并通过扇出线向数据线DL提供模拟数据电压。显示驱动器220可以根据来自时序控制器240的栅极控制信号生成栅极信号，并且可以以预定顺序向垂直栅极线VGL顺序地提供栅极信号。因此，显示驱动器220可以同时执行数据驱动器和栅极驱动器的功能。由于显示设备10包括设置在非显示区域NDA的下部分中的显示驱动器220，因此可以最小化非显示区域NDA的左部分、右部分和上部分的尺寸。
电路板230可以支撑时序控制器240和电力供应部250，并且可以向显示驱动器220提供信号和电力。例如，电路板230可以向显示驱动器220提供来自时序控制器240的信号和来自电力供应部250的电力供应电压以显示图像。为此，电路板230上可以设置信号线和电力线。
时序控制器240可以安装在电路板230上，并且可以通过电路板230上的用户连接器从显示驱动系统或图形设备接收图像数据和时序同步信号。时序控制器240可以根据时序同步信号通过调整图像数据以适合像素SP的布局来生成数字视频数据，并且可以向显示驱动器220提供数字视频数据。时序控制器240可以基于时序同步信号生成数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制从显示驱动器220提供数据电压的时序，并且可以基于栅极控制信号来控制从显示驱动器220提供栅极信号的时序。
电力供应部250可以设置在电路板230上，并且可以向显示驱动器220和显示面板100提供电力供应电压。例如，电力供应部250可以生成驱动电压或高电位电压并向第一电压线VDL提供高电位电压，可以生成低电位电压并向垂直电压线VVSL提供低电位电压，并且可以生成初始化电压并向初始化电压线VIL提供初始化电压。
图2是示出图1的显示设备的垂直栅极线和水平栅极线的触点的平面图。
参考图2，显示区域DA可以包括第一显示区域DA1、第二显示区域DA2和第三显示区域DA3。
水平栅极线HGL可以与垂直栅极线VGL相交。水平栅极线HGL可以在触点MDC和非触点NMC处与垂直栅极线VGL相交。例如，水平栅极线HGL中的每个可以通过触点MDC中的一个连接到垂直栅极线VGL中的一个，并且可以在非触点NMC处与垂直栅极线VGL的其余部分绝缘。
第一显示区域DA1中的触点MDC可以沿从第一显示区域DA1的左上部分到第一显示区域DA1的右下部分的延长线设置。第二显示区域DA2中的触点MDC可以沿从第二显示区域DA2的左上部分到第二显示区域DA2的右下部分的延长线设置。第三显示区域DA3中的触点MDC可以沿从第三显示区域DA3的左上部分到第三显示区域DA3的右下部分的延长线设置。因此，触点MDC可以沿第二方向(或Y轴方向)的相反方向和第一方向(或X轴方向)之间的对角线布置在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个中。
显示设备10可以包括执行数据驱动器和栅极驱动器的功能的显示驱动器220。因此，由于数据线DL和垂直栅极线VGL分别从设置在非显示区域NDA的下部分中的显示驱动器220接收数据电压和栅极信号，因此可以最小化非显示区域NDA的左部分、右部分和上部分的尺寸。
图3示出了图1的显示设备的像素和线。
参考图3，像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以沿第二方向(或Y轴方向)的相反方向布置，但是本公开不限于此。
第一像素SP1、第二像素SP2和第三像素SP3可以连接到第一电压线VDL、初始化电压线VIL和数据线DL。
第一电压线VDL可以在第二方向(或Y轴方向)上延伸。第一电压线VDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的左侧上。第一电压线VDL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的晶体管提供驱动电压或高电位电压。
水平电压线HVDL可以在第一方向(或X轴方向)上延伸。水平电压线HVDL可以设置在水平栅极线HGL的上侧上。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电位电压。
初始化电压线VIL可以在第二方向(或Y轴方向)上延伸。初始化电压线VIL可以设置在辅助栅极线BGL的右侧上。初始化电压线VIL可以设置在辅助栅极线BGL和数据线DL之间。初始化电压线VIL可以向第一像素SP1的像素电路、第二像素SP2的像素电路以及第三像素SP3的像素电路提供初始化电压。初始化电压线VIL可以从第一像素SP1的像素电路、第二像素SP2的像素电路和第三像素SP3的像素电路接收感测信号，并向显示驱动器220提供感测信号。
栅极线GL可以包括垂直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
垂直栅极线VGL可以在第二方向(或Y轴方向)上延伸。垂直栅极线VGL可以连接在显示驱动器220和水平栅极线HGL之间。垂直栅极线VGL可以与水平栅极线HGL相交。垂直栅极线VGL可以向水平栅极线HGL提供来自显示驱动器220的栅极信号。
例如，第(n-3)垂直栅极线VGLn-3(其中，n是正整数)和第(n-2)垂直栅极线VGLn-2可以设置在第j列COLj(其中，j是正整数)的像素SP的左侧上。垂直栅极线VGLn-3和VGLn-2可以平行地设置在第一电压线VDL的左侧上。第(n-1)垂直栅极线VGLn-1和第n垂直栅极线VGLn可以设置在连接到第j列COLj的像素SP的数据线DL和连接到第(j+1)列COLj+1的像素SP的第一电压线VDL之间。第(n-1)垂直栅极线VGLn-1可以通过触点MDC连接到第(n-1)水平栅极线HGLn-1，并且可以与其它水平栅极线HGL绝缘。第n垂直栅极线VGLn可以通过触点MDC连接到第n水平栅极线HGLn，并且可以与其它水平栅极线HGL绝缘。第(n-1)垂直栅极线VGLn-1和第n垂直栅极线VGLn可以设置在连接到第(j+1)列COLj+1的像素SP的第一电压线VDL的左侧上。
水平栅极线HGL可以在第一方向(或X轴方向)上延伸。水平栅极线HGL可以设置在第一像素SP1的上侧上。水平栅极线HGL可以连接在垂直栅极线VGL和辅助栅极线BGL之间。水平栅极线HGL可以向辅助栅极线BGL提供来自垂直栅极线VGL的栅极信号。
例如，第(n-1)水平栅极线HGLn-1可以设置在第k行ROWk(其中，k是正整数)的第一像素SP1的上侧上。第(n-1)水平栅极线HGLn-1可以通过触点MDC连接到第(n-1)垂直栅极线VGLn-1，并且可以与其它垂直栅极线VGL绝缘。第n水平栅极线HGLn可以设置在第(k+1)行ROWk+1的第一像素SP1的上侧上。第n水平栅极线HGLn可以通过触点MDC连接到第n垂直栅极线VGLn，并且可以与其它垂直栅极线VGL绝缘。
辅助栅极线BGL可以在第二方向(或Y轴方向)的相反方向上从水平栅极线HGL延伸。辅助栅极线BGL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的右侧上。辅助栅极线BGL可以向第一像素SP1的像素电路、第二像素SP2的像素电路和第三像素SP3的像素电路提供来自水平栅极线HGL的栅极信号。
数据线DL可以在第二方向(或Y轴方向)上延伸。数据线DL可以向像素SP提供数据电压。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。
第一数据线DL1可以在第二方向(或Y轴方向)上延伸。第一数据线DL1可以设置在初始化电压线VIL的右侧上。第一数据线DL1可以向第一像素SP1的像素电路提供来自显示驱动器220的数据电压。
第二数据线DL2可以在第二方向(或Y轴方向)上延伸。第二数据线DL2可以设置在初始化电压线VIL的右侧上。第二数据线DL2可以向第二像素SP2的像素电路提供来自显示驱动器220的数据电压。
第三数据线DL3可以在第二方向(或Y轴方向)上延伸。第三数据线DL3可以设置在初始化电压线VIL的右侧上。第三数据线DL3可以向第三像素SP3的像素电路提供来自显示驱动器220的数据电压。
垂直电压线VVSL可以在第二方向(或Y轴方向)上延伸。垂直电压线VVSL可以设置在第三数据线DL3的右侧上。垂直电压线VVSL可以连接在电力供应部250和第二电压线VSL之间。垂直电压线VVSL可以向第二电压线VSL提供来自电力供应部250的低电位电压。
第二电压线VSL可以在第一方向(或X轴方向)上延伸。第二电压线VSL可以设置在第二像素SP2的下侧上。第二电压线VSL可以向第一像素SP1的发光元件层、第二像素SP2的发光元件层和第三像素SP3的发光元件层提供来自垂直电压线VVSL的低电位电压。
图4是图1的显示设备的像素的示意图和等效电路。
参考图4，像素SP可以连接到第一电压线VDL、数据线DL、初始化电压线VIL、栅极线GL和第二电压线VSL。
像素SP可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3、第一电容器C1和多个发光元件ED。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以连接到第一节点N1，第一晶体管ST1的漏电极可以连接到第一电压线VDL，并且第一晶体管ST1的源电极可以连接到第二节点N2。第一晶体管ST1可以基于施加到其栅电极的数据电压来控制漏-源电流(或驱动电流)。
发光元件ED可以包括第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以串联连接。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以接收驱动电流并且可以发射光。由发光元件ED发射的光的量或发光元件ED的亮度可以与驱动电流的大小成比例。发光元件ED可以是包括无机半导体的无机发光元件，但是本公开不限于此。
第一发光元件ED1的第一电极可以连接到第二节点N2，并且第一发光元件ED1的第二电极可以连接到第三节点N3。第一发光元件ED1的第一电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的漏电极和第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可以通过第三节点N3连接到第二发光元件ED2的第一电极。
第二发光元件ED2的第一电极可以连接到第三节点N3，并且第二发光元件ED2的第二电极可以连接到第四节点N4。第三发光元件ED3的第一电极可以连接到第四节点N4，并且第三发光元件ED3的第二电极可以连接到第五节点N5。第四发光元件ED4的第一电极可以连接到第五节点N5，并且第四发光元件ED4的第二电极可以连接到第二电压线VSL。
第二晶体管ST2可以由来自栅极线GL的栅极信号导通，以将数据线DL和连接到第一晶体管ST1的栅电极的第一节点N1电连接。第二晶体管ST2可以由来自栅极线GL的栅极信号导通，以向第一节点N1提供数据电压。第二晶体管ST2的栅电极可以连接到栅极线GL，第二晶体管ST2的漏电极可以连接到数据线DL，并且第二晶体管ST2的源电极可以连接到第一节点N1。第二晶体管ST2的源电极可以通过第一节点N1连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。
第三晶体管ST3可以由来自栅极线GL的栅极信号导通，以将初始化电压线VIL和连接到第一晶体管ST1的源电极的第二节点N2电连接。第三晶体管ST3可以由来自栅极线GL的栅极信号导通，以向第二节点N2提供初始化电压。第三晶体管ST3可以由来自栅极线GL的栅极信号导通，以向初始化电压线VIL提供感测信号。第三晶体管ST3的栅电极可以连接到栅极线GL，第三晶体管ST3的漏电极可以连接到第二节点N2，并且第三晶体管ST3的源电极可以连接到初始化电压线VIL。第三晶体管ST3的漏电极可以通过第二节点N2连接到第一晶体管ST1的源电极和第一发光元件ED1的第一电极。第三晶体管ST3的漏电极可以连接到第一电容器C1的第二电容器电极。
图5和图6是示出图1的显示设备的显示区域的部分的平面图。图7是沿图5和图6的线I-I’截取的示意性剖视图，并且图8是沿图5和图6的线II-II’截取的示意性剖视图。
参考图5至图8，显示区域DA可以包括像素SP、第一电压线VDL、水平电压线HVDL、初始化电压线VIL、第(n-1)垂直栅极线VGLn-1、第n垂直栅极线VGLn、第n水平栅极线HGLn、辅助栅极线BGL、数据线DL、垂直电压线VVSL和第二电压线VSL。
像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以沿第二方向(或Y轴方向)的相反方向布置。第一像素SP1的像素电路、第二像素SP2的像素电路和第三像素SP3的像素电路可以设置在像素区中。
第一电压线VDL可以设置在基板SUB上的第一金属层MTL1中。第一电压线VDL可以设置在第一像素SP1的像素电路的左侧、第二像素SP2的像素电路的左侧和第三像素SP3的像素电路的左侧上。第一电压线VDL可以在第三方向(或Z轴方向)上与第二金属层MTL2的第十五连接电极CE15重叠。第一电压线VDL可以通过第十五接触孔CNT15连接到第十五连接电极CE15。第一电压线VDL可以通过第一接触孔CNT1连接到第一像素SP1的第一晶体管ST1的漏电极DE1。第十五连接电极CE15可以通过第六接触孔CNT6连接到第二像素SP2的第一晶体管ST1的漏电极DE1。第十五连接电极CE15可以通过第十一接触孔CNT11连接到第三像素SP3的第一晶体管ST1的漏电极DE1。因此，第一电压线VDL可以通过第十五连接电极CE15向第一像素SP1、第二像素SP2和第三像素SP3提供驱动电压或高电位电压。
水平电压线HVDL可以设置在第二金属层MTL2中。第二金属层MTL2可以设置在覆盖有源层ACTL的栅极绝缘膜GI上。水平电压线HVDL可以设置在第n水平栅极线HGLn的上侧上。水平电压线HVDL可以通过第二十六接触孔CNT26连接到第一电压线VDL以接收驱动电压或高电位电压。水平电压线HVDL可以向第三金属层的对准电极提供驱动电压或高电位电压。
初始化电压线VIL可以设置在第一金属层MTL1中。初始化电压线VIL可以设置在辅助栅极线BGL的右侧上。第二金属层MTL2的第三连接电极CE3可以通过第五接触孔CNT5将初始化电压线VIL电连接到第一像素SP1的第三晶体管ST3的源电极SE3。第二金属层MTL2的第八连接电极CE8可以通过第十接触孔CNT10将初始化电压线VIL电连接到第二像素SP2的第三晶体管ST3的源电极SE3。第八连接电极CE8可以通过第十接触孔CNT10将初始化电压线VIL电连接到第三像素SP3的第三晶体管ST3的源电极SE3。第二像素SP2的第三晶体管ST3的源电极SE3和第三像素SP3的第三晶体管ST3的源电极SE3可以彼此一体，但是本公开不限于此。因此，初始化电压线VIL可以向第一像素SP1的第三晶体管ST3、第二像素SP2的第三晶体管ST3和第三像素SP3的第三晶体管ST3提供初始化电压，并且可以从第一像素SP1的第三晶体管ST3、第二像素SP2的第三晶体管ST3和第三像素SP3的第三晶体管ST3接收感测信号。
第一金属层MTL1中可以设置有多个垂直栅极线VGL。第(n-1)垂直栅极线VGLn-1和第n垂直栅极线VGLn可以设置在第一电压线VDL的左侧上。第(n-1)垂直栅极线VGLn-1可以在第三方向(或Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第二十八接触孔CNT28连接到辅助电极AUE。由于第(n-1)垂直栅极线VGLn-1连接到辅助电极AUE，因此可以减小线电阻。
第n垂直栅极线VGLn可以通过触点MDC连接到第n水平栅极线HGLn。第n垂直栅极线VGLn可以向第n水平栅极线HGLn提供栅极信号。第n垂直栅极线VGLn可以在第三方向(或Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第二十九接触孔CNT29连接到辅助电极AUE。由于第n垂直栅极线VGLn连接到辅助电极AUE，因此可以减小线电阻。
第n水平栅极线HGLn可以设置在第二金属层MTL2中。第n水平栅极线HGLn可以设置在第一像素SP1的像素电路的上侧上。第n水平栅极线HGLn可以通过触点MDC连接到设置在第一金属层MTL1中的第n垂直栅极线VGLn。第n水平栅极线HGLn可以向辅助栅极线BGL提供来自第n垂直栅极线VGLn的栅极信号。
辅助栅极线BGL可以设置在第二金属层MTL2中。辅助栅极线BGL可以在第二方向(或Y轴方向)的相反方向上从第n水平栅极线HGLn突出。辅助栅极线BGL和第n水平栅极线HGLn可以彼此一体，但是本公开不限于此。辅助栅极线BGL可以设置在第一像素SP1的像素电路的右侧、第二像素SP2的像素电路的右侧和第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二晶体管ST2和第三晶体管ST3提供来自第n水平栅极线HGLn的栅极信号。
第一数据线DL1可以设置在第一金属层MTL1中。第一数据线DL1可以设置在初始化电压线VIL的右侧上。第二金属层MTL2的第二连接电极CE2可以通过第四接触孔CNT4将第一数据线DL1电连接到第一像素SP1的第二晶体管ST2的漏电极DE2。第一数据线DL1可以向第一像素SP1的第二晶体管ST2提供数据电压。
第二数据线DL2可以设置在第一金属层MTL1中。第二数据线DL2可以设置在第一数据线DL1的右侧上。第二金属层MTL2的第七连接电极CE7可以通过第九接触孔CNT9将第二数据线DL2电连接到第二像素SP2的第二晶体管ST2的漏电极DE2。第二数据线DL2可以向第二像素SP2的第二晶体管ST2提供数据电压。
第三数据线DL3可以设置在第一金属层MTL1中。第三数据线DL3可以设置在第二数据线DL2的右侧上。第二金属层MTL2的第十二连接电极CE12可以通过第十四接触孔CNT14将第三数据线DL3电连接到第三像素SP3的第二晶体管ST2的漏电极DE2。第三数据线DL3可以向第三像素SP3的第二晶体管ST2提供数据电压。
垂直电压线VVSL可以设置在第一金属层MTL1中。垂直电压线VVSL可以设置在第三数据线DL3的右侧上。垂直电压线VVSL可以通过第二十七接触孔CNT27连接到第二金属层MTL2的第二电压线VSL。垂直电压线VVSL可以向第二电压线VSL提供低电位电压。垂直电压线VVSL可以在第三方向(或Z轴方向)上与第二金属层MTL2的辅助电极AUE重叠，并且可以通过多个第三十接触孔CNT30连接到辅助电极AUE。由于垂直电压线VVSL连接到辅助电极AUE，因此可以减小线电阻。
第二电压线VSL可以设置在第二金属层MTL2中。第二电压线VSL可以设置在第二像素SP2的像素电路的下侧上。第二电压线VSL可以向第一像素SP1的第二电极、第二像素SP2的第二电极和第三像素SP3的第二电极提供来自垂直电压线VVSL的低电位电压。例如，第二电压线VSL可以通过第二十三接触孔CNT23连接到第三像素SP3的第二电极(图16中的RME2)，可以通过第二十四接触孔CNT24连接到第一像素SP1的第二电极(图16中的RME2)，并且可以通过第二十五接触孔CNT25连接到第二像素SP2的第二电极(图16中的RME2)。第一像素SP1的第二电极、第二像素SP2的第二电极和第三像素SP3的第二电极可以设置在第三金属层中，并且第二十三接触孔CNT23、第二十四接触孔CNT24和第二十五接触孔CNT25可以形成为穿过通孔层VIA和钝化层PV。钝化层PV可以设置在第二金属层MTL2和栅极绝缘膜GI上，并且通孔层VIA可以设置在钝化层PV上。
第一像素SP1的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第一像素SP1的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。有源层ACTL可以设置在覆盖第一金属层MTL1的缓冲层BF上。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1与第一连接电极CE1可以彼此一体。第一连接电极CE1可以通过第三接触孔CNT3连接到设置在有源层ACTL中的第一电容器C1的第一电容器电极CPE1。第一电容器C1的第一电容器电极CPE1可以通过对有源层ACTL进行热处理而形成为导体。第一电容器C1的第一电容器电极CPE1和第二晶体管ST2的源电极SE2可以彼此一体，但是本公开不限于此。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而形成为导体。第一晶体管ST1的漏电极DE1和源电极SE1可以形成为N型半导体，但是本公开不限于此。第十五连接电极CE15可以通过第一接触孔CNT1连接到第一像素SP1的第一晶体管ST1的漏电极DE1。第十五连接电极CE15可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压或高电位电压。
第二金属层MTL2的第四连接电极CE4可以通过第二接触孔CNT2将第一像素SP1的第一晶体管ST1的源电极SE1、第三晶体管ST3的漏电极DE3和第一金属层MTL1的第二电容器电极CPE2电连接。有源层ACTL的第一电容器电极CPE1和第一金属层MTL1的第二电容器电极CPE2之间可以形成第一电容器C1。
第二金属层MTL2的第五连接电极CE5可以通过第十六接触孔CNT16连接到第二电容器电极CPE2。第五连接电极CE5可以通过第十七接触孔CNT17连接到第一像素SP1的第一电极(图16中的RME1)。第一像素SP1的第一电极可以设置在第三金属层中，并且第十七接触孔CNT17可以形成为穿过通孔层VIA和钝化层PV。
第二金属层MTL2的盖图案CPT可以设置在第一连接电极CE1的上侧上。盖图案CPT可以在第二方向(或Y轴方向)上与第一连接电极CE1间隔开。盖图案CPT可以以预定的(或可选择的)距离与第一连接电极CE1间隔开。彼此面对的盖图案CPT的侧和第一连接电极CE1的侧可以在第三方向(或Z轴方向)上与第一电容器电极CPE1重叠。第一像素SP1的盖图案CPT和第五连接电极CE5可以彼此一体，但是本公开不限于此。盖图案CPT的宽度可以与第一连接电极CE1的宽度基本上相同。例如，盖图案CPT的左侧和第一连接电极CE1的左侧可以落在于第二方向(或Y轴方向)上延伸的相同线上，例如，盖图案CPT的左侧和第一连接电极CE1的左侧可以彼此共线，但是本公开不限于此。例如，盖图案CPT的右侧和第一连接电极CE1的右侧可以落在于第二方向(或Y轴方向)上延伸的相同线上，例如，盖图案CPT的右侧和第一连接电极CE1的右侧可以彼此共线，但是本公开不限于此。第一电容器电极CPE1的左侧可以与盖图案CPT的左侧对齐设置。因此，即使盖图案CPT在参考原点的左侧上对准，盖图案CPT的下侧和第一连接电极CE1的上侧也可以与第一电容器电极CPE1重叠。
第一像素SP1的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而形成为导体。第二晶体管ST2的漏电极DE2可以通过第二连接电极CE2电连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收用于第一像素SP1的数据电压。
第二晶体管ST2的源电极SE2和第一电容器C1的第一电容器电极CPE1可以彼此一体。第二晶体管ST2的源电极SE2可以通过第一电容器电极CPE1和第一连接电极CE1电连接到第一晶体管ST1的栅电极GE1。
第一像素SP1的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而形成为导体。第三晶体管ST3的漏电极DE3可以通过第四连接电极CE4电连接到第一晶体管ST1的源电极SE1和第二电容器电极CPE2。
第三晶体管ST3的源电极SE3可以通过第五接触孔CNT5连接到第二金属层MTL2的第三连接电极CE3。第三连接电极CE3可以将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
第二像素SP2的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第二像素SP2的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1和第六连接电极CE6可以彼此一体。第六连接电极CE6可以通过第八接触孔CNT8连接到第一电容器C1的设置在有源层ACTL中的第一电容器电极CPE1。第一电容器CP1的第一电容器电极CPE1可以通过对有源层ACTL进行热处理而形成为导体。第一电容器C1的第一电容器电极CPE1和第二晶体管ST2的源电极SE2可以彼此一体，但是本公开不限于此。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而形成为导体。第一晶体管ST1的漏电极DE1和源电极SE1可以形成为N型半导体，但是本公开不限于此。第十五连接电极CE15可以通过第六接触孔CNT6连接到第一晶体管ST1的漏电极DE1。第十五连接电极CE15可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压或高电位电压。
第二金属层MTL2的第九连接电极CE9可以通过第七接触孔CNT7将第一晶体管ST1的源电极SE1、第三晶体管ST3的漏电极DE3和第一金属层MTL1的第二电容器电极CPE2电连接。第一电容器C1可以形成在有源层ACTL的第一电容器电极CPE1和第一金属层MTL1的第二电容器电极CPE2之间。
第二金属层MTL2的第十连接电极CE10可以通过第十八接触孔CNT18连接到第二电容器电极CPE2。第十连接电极CE10可以通过第十九接触孔CNT19连接到第二像素SP2的第一电极(图16中的RME1)。第二像素SP2的第一电极可以设置在第三金属层中，并且第十九接触孔CNT19可以形成为穿过通孔层VIA和钝化层PV。
第二金属层MTL2的盖图案CPT可以设置在第六连接电极CE6的下侧上。盖图案CPT可以在第二方向(或Y轴方向)的相反方向上与第六连接电极CE6间隔开。盖图案CPT和第六连接电极CE6之间的距离可以与第一像素SP1的盖图案CPT和第一连接电极CE1之间的距离基本上相同，但是本公开不限于此。彼此面对的盖图案CPT的侧和第六连接电极CE6的侧可以在第三方向(或Z轴方向)上与第一电容器电极CPE1重叠。例如，盖图案CPT可以从第十五连接电极CE15电浮置，但是本公开不限于此。在另一实施方式中，盖图案CPT和第十五连接电极CE15可以彼此一体，在这种情况下，将盖图案CPT和第十五连接电极CE15连接的部分可以不与第一电容器电极CPE1重叠。
盖图案CPT的宽度可以与第六连接电极CE6的宽度基本上相同。例如，盖图案CPT的左侧和第六连接电极CE6的左侧可以落在于第二方向(或Y轴方向)上延伸的相同线上，例如，盖图案CPT的左侧和第六连接电极CE6的左侧可以彼此共线，但是本公开不限于此。例如，盖图案CPT的右侧和第六连接电极CE6的右侧可以落在于第二方向(或Y轴方向)上延伸的相同线上，例如，盖图案CPT的右侧和第六连接电极CE6的右侧可以彼此共线，但是本公开不限于此。第一电容器电极CPE1的左侧可以与盖图案CPT的左侧对齐设置。因此，即使盖图案CPT在参考原点的左侧上对准，盖图案CPT的上侧和第六连接电极CE6的下侧也可以与第一电容器电极CPE1重叠。
第二像素SP2的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而形成为导体。第二晶体管ST2的漏电极DE2可以通过第七连接电极CE7电连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收用于第二像素SP2的数据电压。
第二晶体管ST2的源电极SE2和第一电容器C1的第一电容器电极CPE1可以彼此一体。第二晶体管ST2的源电极SE2可以通过第一电容器电极CPE1和第六连接电极CE6电连接到第一晶体管ST1的栅电极GE1。
第二像素SP2的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而形成为导体。第三晶体管ST3的漏电极DE3可以通过第九连接电极CE9电连接到第一晶体管ST1的源电极SE1和第二电容器电极CPE2。
第三晶体管ST3的源电极SE3可以通过第十接触孔CNT10连接到第二金属层MTL2的第八连接电极CE8。第八连接电极CE8可以将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
第三像素SP3的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第三像素SP3的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1和第十一连接电极CE11可以彼此一体。第十一连接电极CE11可以通过第十三接触孔CNT13连接到第一电容器C1的设置在有源层ACTL中的第一电容器电极CPE1。第一电容器C1的第一电容器电极CPE1可以通过对有源层ACTL进行热处理而形成为导体。第一电容器C1的第一电容器电极CPE1和第二晶体管ST2的源电极SE2可以彼此一体，但是本公开不限于此。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而形成为导体。第一晶体管ST1的漏电极DE1和源电极SE1可以形成为N型半导体，但是本公开不限于此。第十五连接电极CE15可以通过第十一接触孔CNT11连接到第一晶体管ST1的漏电极DE1。第十五连接电极CE15可以将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压或高电位电压。
第二金属层MTL2的第十三连接电极CE13可以通过第十二接触孔CNT12将第一晶体管ST1的源电极SE1、第三晶体管ST3的漏电极DE3和第一金属层MTL1的第二电容器电极CPE2电连接。有源层ACTL的第一电容器电极CPE1和第一金属层MTL1的第二电容器电极CPE2之间可以形成第一电容器C1。
第二金属层MTL2的第十四连接电极CE14可以通过第二十接触孔CNT20连接到第二电容器电极CPE2。第十四连接电极CE14可以通过第二十一接触孔CNT21连接到第三像素SP3的第一电极(图16中的RME1)。第三像素SP3的第一电极可以设置在第三金属层中，并且第二十一接触孔CNT21可以形成为穿过通孔层VIA和钝化层PV。
第二金属层MTL2的盖图案CPT可以设置在第十一连接电极CE11的上侧上。盖图案CPT可以在第二方向(或Y轴方向)上与第十一连接电极CE11间隔开。盖图案CPT和第十一连接电极CE11之间的距离可以与第二像素SP2的盖图案CPT和第六连接电极CE6之间的距离基本上相同，但是本公开不限于此。彼此面对的盖图案CPT的侧和第十一连接电极CE11的侧可以在第三方向(或Z轴方向)上与第一电容器电极CPE1重叠。例如，盖图案CPT可以从第十五连接电极CE15电浮置，但是本公开不限于此。在另一实施方式中，盖图案CPT和第十五连接电极CE15可以彼此一体，在这种情况下，将盖图案CPT和第十五连接电极CE15连接的部分可以不与第一电容器电极CPE1重叠。
盖图案CPT的宽度可以与第十一连接电极CE11的宽度基本上相同。例如，盖图案CPT的左侧和第十一连接电极CE11的左侧可以落在于第二方向(或Y轴方向)上延伸的相同线上，例如，盖图案CPT的左侧和第十一连接电极CE11的左侧可以彼此共线，但是本公开不限于此。例如，盖图案CPT的右侧和第十一连接电极CE11的右侧可以落在于第二方向(或Y轴方向)上延伸的相同线上，例如，盖图案CPT的右侧和第十一连接电极CE11的右侧可以彼此共线，但是本公开不限于此。第一电容器电极CPE1的左侧可以设置成与盖图案CPT的左侧对齐。因此，即使盖图案CPT在参考原点的左侧上对准，盖图案CPT的下侧和第十一连接电极CE11的上侧也可以与第一电容器电极CPE1重叠。
第三像素SP3的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而形成为导体。第二晶体管ST2的漏电极DE2可以通过第十二连接电极CE12电连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收用于第三像素SP3的数据电压。
第二晶体管ST2的源电极SE2和第一电容器C1的第一电容器电极CPE1可以彼此一体。第二晶体管ST2的源电极SE2可以通过第一电容器电极CPE1和第十一连接电极CE11电连接到第一晶体管ST1的栅电极GE1。
第三像素SP3的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在有源层ACTL中，并且可以在第三方向(或Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而形成为导体。第三晶体管ST3的漏电极DE3可以通过第十三连接电极CE13电连接到第一晶体管ST1的源电极SE1和第二电容器电极CPE2。
第三晶体管ST3的源电极SE3可以通过第十接触孔CNT10连接到第二金属层MTL2的第八连接电极CE8。第八连接电极CE8可以将第三晶体管ST3的源电极SE3电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以向初始化电压线VIL提供感测信号。
图9是示出图1的显示设备中的有源层和第二金属层的布局的平面图。图9是示出图5的第三像素SP3的像素电路的一部分的放大平面图。将省略或简化对以上已经描述的特征或元件进行描述。
参考图9，第三像素SP3的盖图案CPT的中心CPT_C可以与参考原点O基本上重合。参考原点O可以穿过盖图案CPT定位在X轴和Y轴之间的交叉点处。图9的参考原点O可以与图10至图13的参考原点O重合。第二金属层MTL2可以通过将盖图案CPT的中心CPT_C与参考原点O对准而设置在有源层ACTL上。第三像素SP3的盖图案CPT可以设置在第十一连接电极CE11的上侧上。盖图案CPT可以在第二方向(或Y轴方向)上与第十一连接电极CE11间隔开。盖图案CPT和第十一连接电极CE11可以相对于Y轴对称，但是本公开不限于此。盖图案CPT和第十一连接电极CE11之间的距离可以与第二像素SP2的盖图案CPT和第六连接电极CE6之间的距离基本上相同，但是本公开不限于此。例如，盖图案CPT可以是电浮置的，但是本公开不限于此。在另一实施方式中，盖图案CPT和第十五连接电极CE15可以彼此一体，在这种情况下，将盖图案CPT和第十五连接电极CE15连接的部分可以不与第一电容器电极CPE1重叠。
盖图案CPT的第一宽度W1可以与第十一连接电极CE11的第二宽度W2基本上相同。例如，盖图案CPT的左侧和第十一连接电极CE11的左侧可以落在于第二方向(或Y轴方向)上延伸的相同线上，例如，盖图案CPT的左侧和第十一连接电极CE11的左侧可以彼此共线，但是本公开不限于此。例如，盖图案CPT的右侧和第十一连接电极CE11的右侧可以落在于第二方向(或Y轴方向)上延伸的相同线上，例如，盖图案CPT的右侧和第十一连接电极CE11的右侧可以彼此共线，但是本公开不限于此。第一电容器电极CPE1的左侧可以设置成与盖图案CPT的左侧对齐。因此，盖图案CPT的下侧可以与第一电容器电极CPE1重叠。
图10是示出图1的显示设备中的有源层和第二金属层的布局的平面图。
参考图10，第三像素SP3的盖图案CPT的中心CPT_C可以设置在参考原点O的左侧上。第二金属层MTL2可能由于误差而设置在有源层ACTL的左侧上。即使在第二金属层MTL2的对准过程中出现误差，盖图案CPT的左侧也可不超出第一电容器电极CPE1的左侧设置。图10的第一电容器电极CPE1与盖图案CPT和第十一连接电极CE11的重叠面积可以与图9的第一电容器电极CPE1与盖图案CPT和第十一连接电极CE11的重叠面积基本上相同。例如，第一电容器电极CPE1的不与第二金属层MTL2重叠的部分可以形成为具有N型半导体的导体。第一电容器电极CPE1的导体部分的尺寸可以确定第一电容器C1的电容。图10的第一电容器C1的电容可以与图9的第一电容器C1的电容基本上相同。由于提供了与第十一连接电极CE11隔开并且具有与第十一连接电极CE11相同宽度的盖图案CPT，因此即使在第二金属层MTL2的对准期间出现误差，也可以均匀地保持第一电容器C1的电容。
图11是示出图1的显示设备中的有源层和第二金属层的布局的平面图。
参考图11，第三像素SP3的盖图案CPT的中心CPT_C可以设置在参考原点O的右侧上。第二金属层MTL2可能由于误差而设置在有源层ACTL的右侧上。图11的第一电容器电极CPE1与盖图案CPT和第十一连接电极CE11的重叠面积可以与图9的第一电容器电极CPE1与盖图案CPT和第十一连接电极CE11的重叠面积基本上相同。例如，第一电容器电极CPE1的不与第二金属层MTL2重叠的部分可以形成为具有N型半导体的导体。第一电容器电极CPE1的导体部分的尺寸可以确定第一电容器C1的电容。图11的第一电容器C1的电容可以与图9的第一电容器C1的电容基本上相同。由于提供了与第十一连接电极CE11隔开并且具有与第十一连接电极CE11相同宽度的盖图案CPT，因此即使在第二金属层MTL2的对准期间出现误差，也可以均匀地保持第一电容器C1的电容。
图12是示出图1的显示设备中的有源层和第二金属层的布局的平面图。
参考图12，第三像素SP3的盖图案CPT的中心CPT_C可以设置在参考原点O的上侧上。第二金属层MTL2可能由于误差而设置在有源层ACTL的上侧上。图12的第十一连接电极CE11与第一电容器电极CPE1的重叠面积可以从图9的第十一连接电极CE11与第一电容器电极CPE1的重叠面积增加图12的盖图案CPT与第一电容器电极CPE1之间的重叠面积从图9的盖图案CPT与第一电容器电极CPE1之间的重叠面积减小的量。图12的第一电容器电极CPE1与盖图案CPT和第十一连接电极CE11的重叠面积可以与图9的第一电容器电极CPE1与盖图案CPT和第十一连接电极CE11的重叠面积基本上相同。例如，第一电容器电极CPE1的不与第二金属层MTL2重叠的部分可以形成为具有N型半导体的导体。第一电容器电极CPE1的导体部分的尺寸可以确定第一电容器C1的电容。图12的第一电容器C1的电容可以与图9的第一电容器C1的电容基本上相同。由于提供了与第十一连接电极CE11隔开并且具有与第十一连接电极CE11相同宽度的盖图案CPT，因此即使在第二金属层MTL2的对准期间出现误差，也可以均匀地保持第一电容器C1的电容。
图13是示出图1的显示设备中的有源层和第二金属层的布局的平面图。
参考图13，第三像素SP3的盖图案CPT的中心CPT_C可以设置在参考原点O的下侧上。第二金属层MTL2可能由于误差而设置在有源层ACTL的下侧上。图13的第十一连接电极CE11与第一电容器电极CPE1的重叠面积可以从图9的第十一连接电极CE11与第一电容器电极CPE1的重叠面积增加图13的盖图案CPT与第一电容器电极CPE1的重叠面积从图9的盖图案CPT与第一电容器电极CPE1的重叠面积减小的量。图13的第一电容器电极CPE1与盖图案CPT和第十一连接电极CE11的重叠面积可以与图9的第一电容器电极CPE1与盖图案CPT和第十一连接电极CE11的重叠面积基本上相同。例如，第一电容器电极CPE1的不与第二金属层MTL2重叠的部分可以形成为具有N型半导体的导体。第一电容器电极CPE1的导体部分的尺寸可以确定第一电容器C1的电容。图13的第一电容器C1的电容可以与图9的第一电容器C1的电容基本上相同。由于提供了与第十一连接电极CE11隔开并且具有与第十一连接电极CE11相同宽度的盖图案CPT，因此即使在第二金属层MTL2的对准期间出现误差，也可以均匀地保持第一电容器C1的电容。
图14是示出图1的显示设备的第一金属层、有源层、第二金属层和第三金属层的布局的平面图，并且图15是示出图1的显示设备的第一金属层、有源层、第二金属层、第三金属层和第四金属层的布局的平面图。图14除了图5和图6之外还包括第三金属层，并且图15除了图14之外还包括第四金属层。图16是示出图1的显示设备中的第三金属层、发光元件和第四金属层的布局的平面图，并且图17是沿图15和图16的线III-III’和线IV-IV’截取的示意性剖视图。
参考图14至图17，发光元件层EML可以设置在薄膜晶体管(TFT)层TFTL上。发光元件层EML可以包括堤图案BP、第一电极RME1、第二电极RME2、第一发光元件ED1、第二发光元件ED2、第三发光元件ED3、第四发光元件ED4、第一绝缘膜PAS1、第二绝缘膜PAS2、第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4、第五接触电极CTE5和第三绝缘膜PAS3。
堤图案BP可以在向上方向(或Z轴方向)上从通孔层VIA突出。堤图案BP中每个可以具有倾斜侧。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以设置在堤图案BP之间。多个堤图案BP可以在整个显示区域DA中设置为岛状图案。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1和第二电极RME2可以设置在第三金属层MTL3中。第三金属层MTL3可以设置在通孔层VIA和堤图案BP上。第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1和第二电极RME2可以在第二方向(或Y轴方向)上延伸。第一像素SP1的第一电极RME1可以设置在第一像素SP1的第二电极RME2和第三像素SP3的第二电极RME2之间。第二像素SP2的第一电极RME1可以设置在第二像素SP2的第二电极RME2和第一像素SP1的第二电极RME2之间。第三像素SP3的第一电极RME1可以设置在第三像素SP3的第二电极RME2和第二像素SP2的第二电极RME2之间。
第一电极RME1和第二电极RME2可以覆盖堤图案BP中的每个的顶表面和倾斜侧。因此，第一电极RME1和第二电极RME2可以将由第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4发射的光向向上方向(或Z轴方向)反射。
第一电极RME1可以以行为单位分开。第一电极RME1和第二电极RME2可以是用于在显示设备10的制造期间对准第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4的对准电极。第一电极RME1最初可以在与对准电极ALE分离之前与对准电极ALE一体形成，并且对准电极ALE可以通过第二十二接触孔CNT22连接到第二金属层MTL2的水平电压线HVDL。对准电极ALE可以从水平电压线HVDL接收驱动电压或高电位电压，并且可以向第一电极RME1提供驱动电压或高电位电压。在发光元件ED对准之后，第一电极RME1可以与对准电极ALE分离。
第一像素SP1的第一电极RME1可以通过第十七接触孔CNT17连接到第二金属层MTL2的第五连接电极CE5。第一像素SP1的第一电极RME1可以接收通过第一晶体管ST1的驱动电流。第一像素SP1的第一电极RME1可以通过第一接触电极CTE1向第一像素SP1的第一发光元件ED1提供驱动电流。
第一像素SP1的第二电极RME2可以通过第二十四接触孔CNT24连接到第二金属层MTL2的第二电压线VSL。因此，第一像素SP1的第二电极RME2可以从第二电压线VSL接收低电位电压。
第二像素SP2的第一电极RME1可以通过第十九接触孔CNT19连接到第二金属层MTL2的第十连接电极CE10。第二像素SP2的第一电极RME1可以接收通过第一晶体管ST1的驱动电流。第二像素SP2的第一电极RME1可以通过第一接触电极CTE1向第二像素SP2的第一发光元件ED1提供驱动电流。
第二像素SP2的第二电极RME2可以通过第二十五接触孔CNT25连接到第二金属层MTL2的第二电压线VSL。因此，第二像素SP2的第二电极RME2可以从第二电压线VSL接收低电位电压。第二像素SP2的第二电极RME2可以与第一像素SP1的像素电路、第二像素SP2的像素电路和第三像素SP3的像素电路重叠。由于第二像素SP2的第二电极RME2覆盖第一像素SP1的第一电容器电极CPE1、第二像素SP2的第一电容器电极CPE1和第三像素SP3的第一电容器电极CPE1，因此可以最小化由第一电容器电极CPE1的耦合电容器引起的任何变化，并且可以防止水平串扰。
第三像素SP3的第一电极RME1可以通过第二十一接触孔CNT21连接到第二金属层MTL2的第十四连接电极CE14。第三像素SP3的第一电极RME1可以接收通过第一晶体管ST1的驱动电流。第三像素SP3的第一电极RME1可以通过第一接触电极CTE1向第三像素SP3的第一发光元件ED1提供驱动电流。
第三像素SP3的第二电极RME2可以通过第二十三接触孔CNT23连接到第二金属层MTL2的第二电压线VSL。因此，第三像素SP3的第二电极RME2可以从第二电压线VSL接收低电位电压。
第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以在第一电极RME1和第二电极RME2之间对准。第一绝缘膜PAS1可以覆盖第一电极RME1和第二电极RME2。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以通过第一绝缘膜PAS1与第一电极RME1和第二电极RME2绝缘。在第一电极RME1与对准电极ALE分离之前，第一电极RME1和第二电极RME2可以接收对准信号，并且可以在第一电极RME1和第二电极RME2之间形成电场。例如，第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以通过喷墨印刷喷射到第一电极RME1和第二电极RME2上，并且可以通过来自第一电极RME1和第二电极RME2之间的电场的介电泳力来对准。因此，第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以沿第二方向(或Y轴方向)在第一电极RME1和第二电极RME2之间对准。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5可以设置在第四金属层MTL4中。第二绝缘膜PAS2可以设置在发光元件ED的中间部分上。第三绝缘膜PAS3可以覆盖第一绝缘膜PAS1和第二绝缘膜PAS2以及第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5。第二绝缘膜PAS2和第三绝缘膜PAS3可以使第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4和第五接触电极CTE5彼此绝缘。
第一像素SP1的第一接触电极CTE1可以设置在第三像素SP3的第二电极RME2上，并且可以通过与第十七接触孔CNT17重叠的接触孔连接到第一像素SP1的第一电极RME1。第一像素SP1的第一接触电极CTE1可以连接在第一像素SP1的第一电极RME1和第一发光元件ED1的第一端之间。第一像素SP1的第一接触电极CTE1可以对应于第一像素SP1的第一发光元件ED1的阳极，但是本公开不限于此。
第一像素SP1的第二接触电极CTE2可以与第一像素SP1的第一电极RME1和第二电极RME2绝缘。第一像素SP1的第二接触电极CTE2的第一部分可以设置在第一像素SP1的第一电极RME1上，并且可以在第二方向(或Y轴方向)上延伸。第一像素SP1的第二接触电极CTE2的第二部分可以设置在第三像素SP3的第二电极RME2上，并且可以在第二方向(或Y轴方向)上延伸。第一像素SP1的第二接触电极CTE2的第二部分可以从第一像素SP1的第二接触电极CTE2的第一部分的下侧延伸。
第一像素SP1的第二接触电极CTE2可以连接在第一像素SP1的第一发光元件ED1的第二端和第一像素SP1的第二发光元件ED2的第一端之间。第一像素SP1的第二接触电极CTE2可以对应于图4的第三节点N3。第一像素SP1的第二接触电极CTE2可以对应于第一像素SP1的第一发光元件ED1的阴极，但是本公开不限于此。在实施方式中，第一像素SP1的第二接触电极CTE2可以对应于第一像素SP1的第二发光元件ED2的阳极，但是本公开不限于此。
第一像素SP1的第三接触电极CTE3可以与第一像素SP1的第一电极RME1和第二电极RME2绝缘。第一像素SP1的第三接触电极CTE3的第一部分可以设置在第一像素SP1的第一电极RME1上，并且可以在第二方向(或Y轴方向)上延伸。第一像素SP1的第三接触电极CTE3的第二部分可以在第一像素SP1的第三接触电极CTE3的第一部分的右侧上设置在第一像素SP1的第一电极RME1上。
第一像素SP1的第三接触电极CTE3可以连接在第一像素SP1的第二发光元件ED2的第二端和第一像素SP1的第三发光元件ED3的第一端之间。第一像素SP1的第三接触电极CTE3可以对应于图4的第四节点N4。第一像素SP1的第三接触电极CTE3可以对应于第一像素SP1的第二发光元件ED2的阴极，但是本公开不限于此。在实施方式中，第一像素SP1的第三接触电极CTE3可以对应于第一像素SP1的第三发光元件ED3的阳极，但是本公开不限于此。
第一像素SP1的第四接触电极CTE4可以与第一像素SP1的第一电极RME1和第二电极RME2绝缘。第一像素SP1的第四接触电极CTE4的第一部分可以设置在第一像素SP1的第二电极RME2上，并且可以在第二方向(或Y轴方向)上延伸。第一像素SP1的第四接触电极CTE4的第二部分可以设置在第一像素SP1的第一电极RME1上，并且可以在第二方向(或Y轴方向)上延伸。第一像素SP1的第四接触电极CTE4的第二部分可以从第一像素SP1的第四接触电极CTE4的第一部分的上侧延伸。
第一像素SP1的第四接触电极CTE4可以连接在第一像素SP1的第三发光元件ED3的第二端和第一像素SP1的第四发光元件ED4的第一端之间。第一像素SP1的第四接触电极CTE4可以对应于图4的第五节点N5。第一像素SP1的第四接触电极CTE4可以对应于第一像素SP1的第三发光元件ED3的阴极，但是本公开不限于此。在实施方式中，第一像素SP1的第四接触电极CTE4可以对应于第一像素SP1的第四发光元件ED4的阳极，但是本公开不限于此。
第一像素SP1的第五接触电极CTE5可以与第一像素SP1的第一电极RME1和第二电极RME2绝缘。第一像素SP1的第五接触电极CTE5的第一部分可以设置在第一像素SP1的第二电极RME2上，并且可以在第二方向(或Y轴方向)上延伸。第一像素SP1的第五接触电极CTE5的第二部分可以从第一像素SP1的第五接触电极CTE5的第一部分延伸到第二十四接触孔CNT24。第一像素SP1的第五接触电极CTE5的第二部分可以从第一像素SP1的第五接触电极CTE5的第一部分的下侧延伸。
第一像素SP1的第五接触电极CTE5可以连接在第一像素SP1的第四发光元件ED4的第二端和第一像素SP1的第二电极RME2之间。第一像素SP1的第五接触电极CTE5可以对应于第一像素SP1的第四发光元件ED4的阴极，但是本公开不限于此。第一像素SP1的第五接触电极CTE5可以从第一像素SP1的第二电极RME2接收低电位电压。
以上描述是本公开的技术特征的示例，并且本公开所属领域的技术人员将能够进行各种修改和变化。因此，上述公开的实施方式可以单独实现或彼此组合实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术精神，而是描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。本公开的保护范围应当由所附权利要求来解释，并且应当解释，等同范围内的所有技术精神都包括在本公开的范围内。

Claims (10)

1.显示设备，包括：
第一电压线，设置在基板上的第一金属层中并且在第一方向上延伸；
第一晶体管，包括设置在所述第一金属层上的有源层中的源电极和设置在所述有源层上的第二金属层中的栅电极，所述第一晶体管电连接到所述第一电压线；
第一连接电极，设置在所述第二金属层中并且与所述第一晶体管的所述栅电极一体地形成；
盖图案，设置在所述第二金属层中并且在所述第一方向上与所述第一连接电极间隔开；以及
第一电容器，包括设置在所述有源层中并且电连接到所述第一晶体管的所述栅电极的第一电容器电极和设置在所述第一金属层中并且电连接到所述第一晶体管的所述源电极的第二电容器电极，
其中，彼此面对的所述盖图案的第一侧与所述第一连接电极的第一侧在平面图中与所述第一电容器电极重叠。
2.根据权利要求1所述的显示设备，其中，
所述盖图案在第二方向上的第一宽度与所述第一连接电极在所述第二方向上的第二宽度相等，以及
所述第二方向与所述第一方向相交。
3.根据权利要求1所述的显示设备，其中，所述盖图案的与所述盖图案的所述第一侧相邻的第二侧和所述第一连接电极的与所述第一连接电极的所述第一侧相邻的第二侧彼此共线。
4.根据权利要求1所述的显示设备，还包括：
数据线，设置在所述第一金属层中并且在所述第一方向上延伸；以及
第二晶体管，包括源电极和漏电极，并且将所述数据线和所述第一电容器电极电连接，
其中，所述第二晶体管的所述源电极和所述第一电容器电极彼此一体。
5.根据权利要求1所述的显示设备，还包括：
初始化电压线，设置在所述第一金属层中并且在所述第一方向上延伸；以及
第三晶体管，包括源电极和漏电极，并且将所述初始化电压线和所述第一晶体管的所述源电极电连接。
6.根据权利要求1所述的显示设备，其中，所述盖图案是电浮置的。
7.显示设备，包括：
第一金属层，设置在基板上；
有源层，设置在所述第一金属层上；
第二金属层，设置在所述有源层上；
第一晶体管，包括设置在所述有源层中的源电极和设置在所述第二金属层中的栅电极；
第一连接电极，设置在所述第二金属层中并且与所述第一晶体管的所述栅电极一体地形成；
盖图案，设置在所述第二金属层中并且在第一方向上与所述第一连接电极间隔开；以及
第一电容器，包括设置在所述有源层中并且电连接到所述第一晶体管的所述栅电极的第一电容器电极和设置在所述第一金属层中并且电连接到所述第一晶体管的所述源电极的第二电容器电极，
其中，所述盖图案在第二方向上的第一宽度与所述第一连接电极在所述第二方向上的第二宽度相等，以及
所述第二方向与所述第一方向相交。
8.根据权利要求7所述的显示设备，其中，彼此面对的所述盖图案的第一侧和所述第一连接电极的第一侧在平面图中与所述第一电容器电极重叠。
9.根据权利要求8所述的显示设备，其中，所述盖图案的与所述盖图案的所述第一侧相邻的第二侧和所述第一连接电极的与所述第一连接电极的所述第一侧相邻的第二侧彼此共线。
10.根据权利要求7所述的显示设备，还包括：
第一电极，设置在所述第二金属层上的第三金属层中并且在所述第一方向上延伸；
第二电极，设置在所述第三金属层中并且平行于所述第一电极延伸；以及
多个发光元件，在所述第一电极和所述第二电极之间布置在所述第一方向上。
CN202320735283.9U 2022-04-06 2023-04-06 显示设备 Active CN219575141U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0042977 2022-04-06
KR1020220042977A KR20230144167A (ko) 2022-04-06 2022-04-06 표시 장치

Publications (1)

Publication Number Publication Date
CN219575141U true CN219575141U (zh) 2023-08-22

Family

ID=87672041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320735283.9U Active CN219575141U (zh) 2022-04-06 2023-04-06 显示设备

Country Status (3)

Country Link
US (1) US20230326936A1 (zh)
KR (1) KR20230144167A (zh)
CN (1) CN219575141U (zh)

Also Published As

Publication number Publication date
KR20230144167A (ko) 2023-10-16
US20230326936A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US10451942B2 (en) Display device
US11740519B2 (en) Display device
CN219575141U (zh) 显示设备
EP4369402A2 (en) Display device
CN219843923U (zh) 显示装置
US20240055562A1 (en) Display device
EP4227935A1 (en) Display device
US11716887B2 (en) Light emitting display device with a reduced coupling capacitance between the conductive wiring lines
CN116525617A (zh) 显示装置
US20230268350A1 (en) Display device
CN117082911A (zh) 显示设备
US20240144883A1 (en) Display device
US20230137784A1 (en) Display device
US20230163138A1 (en) Display device
CN220274184U (zh) 显示设备
US20240120346A1 (en) Display device
EP4355060A1 (en) Display device
US20230033341A1 (en) Display device
US20230343913A1 (en) Display device
US20230268282A1 (en) Flexible film and display device including the same
US20230014863A1 (en) Display device
EP4354420A1 (en) Display device
KR20240071434A (ko) 표시 장치
CN117881238A (zh) 显示装置
CN117881237A (zh) 显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant