CN116525617A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116525617A
CN116525617A CN202310066242.XA CN202310066242A CN116525617A CN 116525617 A CN116525617 A CN 116525617A CN 202310066242 A CN202310066242 A CN 202310066242A CN 116525617 A CN116525617 A CN 116525617A
Authority
CN
China
Prior art keywords
electrode
metal layer
transistor
display device
voltage line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310066242.XA
Other languages
English (en)
Inventor
申东熹
孙宣权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116525617A publication Critical patent/CN116525617A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示装置。该显示装置包括：第一电压线，包括在基底上的第一金属层中，并且在第一方向上延伸；第一晶体管，电连接到第一电压线并且包括源电极和栅电极，源电极包括在第一金属层上的有源层中，栅电极包括在有源层上的第二金属层中；以及第一电容器，电连接在第一晶体管的栅电极与第一晶体管的源电极之间。第一电容器包括第一电容器电极和第二电容器电极，第一电容器电极包括在第一金属层中并且电连接到第一晶体管的栅电极，第二电容器电极包括在有源层中。第二电容器电极和第一晶体管的源电极彼此一体地形成。

Description

显示装置
技术领域
公开涉及一种能够防止水平串扰以改善图像质量的显示装置。
背景技术
由于信息技术的不断发展，已经强调了用于显示图像的显示装置的重要性。显示装置已经应用于诸如智能电话、数码相机、笔记本计算机、导航装置和智能电视的各种电子装置。显示装置可以是平板显示装置，诸如液晶显示装置、场发射显示装置和有机发光显示装置。在这些平板显示装置之中，发光显示装置包括独立地发光的发光元件，而无需发光部。发光元件可以是使用有机材料作为荧光材料的有机发光二极管或使用无机材料作为荧光材料的无机发光二极管。
将理解的是，该背景技术部分旨在部分地提供用于理解该技术的有用背景。然而，该背景技术部分还可以包括在这里公开的主题的对应的有效提交日期之前不属于相关领域技术人员已知或理解的内容的一部分的想法、构思或认识。
发明内容
公开的方面提供了一种能够防止水平串扰以改善图像质量的显示装置。
然而，公开的实施例不限于这里阐述的实施例。通过参照下面给出的公开的详细描述，以上和其他实施例对于公开所属领域的普通技术人员将变得更明显。
根据公开的实施例，显示装置包括：第一电压线，包括在基底上的第一金属层中，并且在第一方向上延伸；第一晶体管，电连接到第一电压线，并且包括源电极和栅电极，源电极包括在第一金属层上的有源层中，栅电极包括在有源层上的第二金属层中；以及第一电容器，电连接在第一晶体管的栅电极与第一晶体管的源电极之间。第一电容器包括第一电容器电极和第二电容器电极，第一电容器电极包括在第一金属层中并且电连接到第一晶体管的栅电极，第二电容器电极包括在有源层中。第二电容器电极和第一晶体管的源电极彼此一体地形成。
显示装置还可以包括第一连接电极，第一连接电极包括在第二金属层中，并且将第一电压线和第一晶体管的漏电极电连接。
显示装置还可以包括第二连接电极，第二连接电极包括在第二金属层中。第二连接电极和第一晶体管的栅电极可以彼此一体地形成。第二连接电极可以电连接到第一电容器电极。
显示装置还可以包括数据线和第二晶体管，数据线包括在第一金属层中并且在第一方向上延伸，第二晶体管将数据线与第一晶体管的栅电极电连接。
显示装置还可以包括第三连接电极，第三连接电极包括在第二金属层中并且将数据线与第二晶体管的漏电极电连接。
显示装置还可以包括第四连接电极，第四连接电极包括在第二金属层中，并且将第一电容器电极与第二晶体管的源电极电连接。
显示装置还可以包括初始化电压线和第三晶体管，初始化电压线包括在第一金属层中并且在第一方向上延伸，第三晶体管将初始化电压线与第一晶体管的源电极电连接。
第三晶体管的漏电极和第二电容器电极可以彼此成一体。
显示装置还可以包括：有源延伸部，从第二电容器电极延伸；第一电极，包括在第二金属层上的第三金属层中，在第一方向上延伸，并且电连接到有源延伸部；以及第二电极，包括在第三金属层中且与第一电极平行地延伸。
显示装置还可以包括：发光元件；第二电压线，包括在第二金属层中，并且在与第一方向相交的第二方向上延伸；第一接触电极，包括在第三金属层上的第四金属层中，并且将第一电极和发光元件电连接；以及第二接触电极，包括在第四金属层中，并且将发光元件与第二电压线电连接。
显示装置还可以包括：水平电压线，包括在第二金属层中，在与第一方向相交的第二方向上延伸，并且电连接到第一电压线；第一电极，包括在第二金属层上的第三金属层中，在第一方向上延伸，并且电连接到水平电压线；以及第二电极，包括在第三金属层中且与第一电极平行地延伸。
显示装置还可以包括：有源延伸部，从第二电容器电极延伸；以及第一接触电极，包括在第三金属层上的第四金属层中，并且直接连接到有源延伸部。
显示装置还可以包括：发光元件；第二电压线，包括在第二金属层中，并且在与第一方向相交的第二方向上延伸；以及第二接触电极，包括在第四金属层中，并且将发光元件和第二电压线电连接。
显示装置还可以包括：竖直栅极线，包括在第一金属层中，并且在第一方向上延伸；水平栅极线，包括在第二金属层中，并且在第二方向上延伸；以及辅助栅极线，从水平栅极线在第一方向上延伸。
根据公开的实施例，显示装置包括：基底；第一金属层，在基底上，并且包括在第一方向上延伸的第一电压线；有源层，在第一金属层上；第二金属层，在有源层上；第一晶体管，包括在有源层和第二金属层中；以及第一电容器，电连接在第一晶体管的栅电极与第一晶体管的源电极之间。第一电容器包括第一电容器电极和第二电容器电极，第一电容器电极包括在第一金属层中，并且电连接到第一晶体管的栅电极，第二电容器电极包括在有源层中。第二电容器电极和第一晶体管的源电极彼此一体地形成。
显示装置还可以包括：有源延伸部，从第二电容器电极延伸；第一电极，包括在第二金属层上的第三金属层中，在第一方向上延伸，并且电连接到有源延伸部；以及第二电极，包括在第三金属层中且与第一电极平行地延伸。
显示装置还可以包括：发光元件；第二电压线，包括在第二金属层中，并且在与第一方向相交的第二方向上延伸；第一接触电极，包括在第三金属层上的第四金属层中，并且将第一电极与发光元件电连接；以及第二接触电极，包括在第四金属层中，并且将发光元件与第二电压线电连接。
显示装置还可以包括：水平电压线，包括在第二金属层中，在与第一方向相交的第二方向上延伸，并且电连接到第一电压线；第一电极，包括在第二金属层上的第三金属层中，在第一方向上延伸，并且电连接到水平电压线；以及第二电极，包括在第三金属层中且与第一电极平行地延伸。
显示装置还可以包括：有源延伸部，从第二电容器电极延伸；以及第一接触电极，包括在第三金属层上的第四金属层中，并且直接连接到有源延伸部。
显示装置还可以包括：发光元件；第二电压线，包括在第二金属层中，并且在与第一方向相交的第二方向上延伸；以及第二接触电极，包括在第四金属层中，并且将发光元件与第二电压线电连接。
附图说明
通过参照附图详细地描述公开的实施例，根据公开的实施例的额外理解将变得明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是示出根据实施例的显示装置中的竖直栅极线和水平栅极线的接触部的示意性平面图；
图3示意性地示出了根据实施例的显示装置的像素和线；
图4是根据实施例的显示装置的像素的等效电路的示意图；
图5和图6是根据实施例的显示装置中的显示区域的一部分的示意性平面图；
图7是沿着图5和图6的线I-I'截取的示意性剖视图；
图8是沿着图5和图6的线II-II'截取的示意性剖视图；
图9是示出根据实施例的显示装置中的第一金属层、有源层、第二金属层和第三金属层的示意性平面图；
图10是示出根据实施例的显示装置中的第一金属层、有源层、第二金属层、第三金属层和第四金属层的示意性平面图；
图11是示出根据实施例的显示装置中的第三金属层、发光元件和第四金属层的示意性平面图；
图12是沿着图10和图11的线III-III'和线IV-IV'截取的示意性剖视图；
图13是示出根据实施例的显示装置中的第一金属层、有源层、第二金属层和第三金属层的示意性平面图；
图14是示出根据图13的实施例的显示装置中的第一金属层、有源层、第二金属层、第三金属层和第四金属层的示意性平面图；
图15是示出根据图13的实施例的显示装置中的第三金属层、发光元件和第四金属层的示意性平面图；以及
图16是沿着图14和图15的线V-V'和线VI-VI'截取的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对公开的各种实施例或实施方式的透彻理解。如这里所使用的，“实施例”和“实施方式”是作为这里公开的装置或方法的非限制性示例的可互换的词语。然而，明显的是，可以在没有这些具体细节或具有一个或更多个等同布置的情况下实践各种实施例。例如，以框图形式示出了公知的结构和装置，以避免不必要地模糊各种实施例。这里，各种实施例不必是排他性的，不限制公开。例如，实施例的具体形状、构造和特性可以在另一实施例中使用或实施。
除非另有说明，否则所示实施例将被理解为提供公开的特征。因此，除非另有说明，否则在不脱离公开的情况下，可以另外组合、分离、互换和/或重新布置各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或统称为“元件”)。
附图中的交叉影线和/或阴影的使用通常被提供以阐明相邻元件之间的边界。因此，除非说明，否则交叉影线或阴影的存在或不存在都不传达或指示对元件的特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或任何其他特性、属性、性质等的任何偏好或要求。
此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实施实施例时，可以与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。此外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理、电气和/或流体连接。
此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，因此X轴、Y轴和Z轴可以在更广泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
出于本公开的目的，“X、Y和Z中的至少一个(种/者)”和“选自于由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
尽管这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
出于描述性目的，可以在这里使用诸如“在……之下”、“在……下面”、“在……下方”、“下”、“在……上方”、“上”、“在……之上”、“更高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而来描述如附图中所示的一个元件与另一(其他)元件的关系。除了附图中描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其他元件或特征“下面”或“之下”的元件随后将被定位为“在”所述其他元件或特征“上方”。因此，术语“在……下面”可以涵盖上方和下方两种方位。此外，装置可以另外被定位(例如，旋转90度或处于其他方位)，并且如此，应相应地解释这里使用的空间相对描述语。
这里使用的术语是出于描述特定实施例的目的，而不旨在进行限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。此外，当在本说明书中使用术语“包含”、其变型、“包括”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如这里所使用的，术语“基本上”、“约(大约)”和其他类似术语用作近似术语而不用作程度术语，并且如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
这里参照作为实施例和/或中间结构的示意性图示的剖面和/或分解图示描述了各种实施例。如此，将预料由例如制造技术和/或公差导致的图示形状的变化。因此，这里公开的实施例不应被解释为限于特定示出的区域形状，而是将包括由例如制造引起的形状偏差。以这种方式，附图中所示的区域本质上可以是示意性的，并且这些区域的形状可能不反映装置的区域的实际形状，并且如此不必旨在进行限制。
按照本领域的惯例，在附图中以功能块、单元、部件和/或模块的形式描述并示出了一些实施例。本领域技术人员将理解的是，这些块、单元、部件和/或模块由可以使用基于半导体的制造技术或其他制造技术形成的电子(或光学)电路(诸如逻辑电路)、分立组件、微处理器、硬连线电路、存储器元件、布线连接等物理地实现。在块、单元、部件和/或模块由微处理器或其他类似硬件实现的情况下，它们可以使用软件(例如，微代码)来编程和控制以执行这里讨论的各种功能，并且可以可选地由固件和/或软件驱动。还设想的是，每个块、单元、部件和/或模块可以由专用硬件或者作为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个编程的微处理器和相关联的电路)的组合来实现。此外，在不脱离公开的范围的情况下，一些实施例的每个块、单元、部件和/或模块可以物理地分成两个或更多个交互且离散的块、单元、部件和/或模块。此外，在不脱离公开的范围的情况下，一些实施例的块、单元、部件和/或模块可以物理地组合成更复杂的块、单元、部件和/或模块。
考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如这里所使用的术语“约(大约)”或“近似”包括所陈述的值，并且是指在如由本领域普通技术人员确定的特定值的可接受偏差范围内。例如，“约(大约)”可以是指在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为是指“A、B或A和B”。
除非这里另外定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应当被解释为具有与其在相关领域的上下文和公开中的含义一致的含义，并且不应以理想化或过于形式化的含义来解释，除非在这里明确地如此定义。
图1是根据实施例的显示装置的示意性平面图。
在说明书中，“在……上方”、“顶部”和“上表面”指显示装置10的向上方向(例如，Z轴方向)，“在……下面”、“底部”和“下表面”指显示装置10的向下方向(例如，与Z轴方向相反的方向)。此外，“左”、“右”、“上”、“下”指当在平面图中看到显示装置10时的方向。例如，“左”指与X轴方向相反的方向，“右”指X轴方向，“上”指Y轴方向，“下”指与Y轴方向相反的方向。
参照图1，显示装置10可以是用于显示移动图像或静止图像的装置。显示装置10可以用作诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、超移动PC(UMPC)等的便携式电子装置中的显示屏幕。例如，显示装置10可以用作诸如电视、笔记本计算机、监视器、广告牌、物联网(IoT)装置等的各种产品中的显示屏幕。
显示装置10可以包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240和电源部件250。
显示面板100在平面图中可以是矩形的。例如，显示面板100可以具有矩形平面形状，矩形平面形状具有在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边。在第一方向(例如，X轴方向)上延伸的长边与在第二方向(例如，Y轴方向)上延伸的短边交汇的每个拐角可以成直角或者以一定曲率(例如，预定的或可选择的曲率)倒圆。说明书的方向的顺序可以与权利要求书中的方向的顺序不同。例如，说明书的第一方向可以是权利要求中的第二方向，说明书的第二方向可以是权利要求中的第一方向。显示面板100的平面形状不限于矩形形状，而是也可以是各种多边形形状、圆形形状、椭圆形形状等。例如，显示面板100可以是平坦的，但是公开不限于此。对于另一示例，显示面板100可以以一定曲率弯曲。
显示面板100可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是用于显示图像的区域，并且可以被定义为显示面板100的中心区域。显示区域DA可以包括像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL、竖直电压线VVSL和第二电压线VSL。像素SP可以形成在由数据线DL和栅极线GL相交的像素区域中的每个中。像素SP可以包括第一像素SP1至第三像素SP3。第一像素SP1至第三像素SP3中的每个可以连接到水平栅极线HGL和数据线DL。第一像素SP1至第三像素SP3中的每个可以被定义为输出光的最小区域。
第一像素SP1可以发射第一颜色的光或红光。第二像素SP2可以发射第二颜色的光或绿光。第三像素SP3可以发射第三颜色的光或蓝光。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以在与第二方向(例如，Y轴方向)相反的方向上布置，但是像素电路的顺序不限于此。
栅极线GL可以包括竖直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
竖直栅极线VGL可以连接到显示驱动器220。竖直栅极线VGL可以在第二方向(例如，Y轴方向)上延伸，并且可以在第一方向(例如，X轴方向)上彼此间隔开。竖直栅极线VGL可以设置为与数据线DL平行。水平栅极线HGL可以在第一方向(例如，X轴方向)上延伸，并且可以在第二方向(例如，Y轴方向)上彼此间隔开。水平栅极线HGL中的每条可以与竖直栅极线VGL相交(例如，交叉)。例如，水平栅极线HGL可以通过接触部MDC连接到竖直栅极线VGL。接触部MDC可以是其中水平栅极线HGL插入到接触孔中以接触竖直栅极线VGL的部分。例如，水平栅极线HGL可以通过接触部MDC连接到竖直栅极线VGL。辅助栅极线BGL可以从水平栅极线HGL中的每条延伸，并且将栅极信号供应到第一像素SP1至第三像素SP3。
数据线DL可以在第二方向(例如，Y轴方向)上延伸，并且可以在第一方向(例如，X轴方向)上彼此间隔开。数据线DL可以包括第一数据线DL1至第三数据线DL3。第一数据线DL1至第三数据线DL3可以分别将数据电压供应到第一像素SP1至第三像素SP3。
初始化电压线VIL可以在第二方向(例如，Y轴方向)上延伸并且可以在第一方向(例如，X轴方向)上彼此间隔开。初始化电压线VIL中的每条可以将从显示驱动器220接收的初始化电压供应到第一像素SP1至第三像素SP3中的每个的像素电路。初始化电压线VIL中的每条可以从第一像素SP1至第三像素SP3中的每个的像素电路接收感测信号，并且可以将感测信号供应到显示驱动器220。
第一电压线VDL可以在第二方向(例如，Y轴方向)上延伸，并且可以在第一方向(例如，X轴方向)上彼此间隔开。第一电压线VDL可以将从电源部件250接收的驱动电压或高电位电压供应到第一像素SP1至第三像素SP3。
水平电压线HVDL可以在第一方向(例如，X轴方向)上延伸，并且可以在第二方向(例如，Y轴方向)上彼此间隔开。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电位电压。
竖直电压线VVSL可以在第二方向(例如，Y轴方向)上延伸，并且可以在第一方向(例如，X轴方向)上彼此间隔开。竖直电压线VVSL可以连接到第二电压线VSL。竖直电压线VVSL可以将从电源部件250接收的低电位电压供应到第二电压线VSL。
第二电压线VSL可以在第一方向(例如，X轴方向)上延伸，并且可以在第二方向(例如，Y轴方向)上彼此间隔开。第二电压线VSL可以将低电位电压供应到第一像素SP1至第三像素SP3。
像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL和第二电压线VSL之间的连接关系可以根据像素SP的数量和布置来设计和改变。
非显示区域NDA可以被定义为显示面板100中的除了显示区域DA之外的区域。例如，非显示区域NDA可以包括将竖直栅极线VGL、数据线DL、初始化电压线VIL、第一电压线VDL和竖直电压线VVSL连接到显示驱动器220的扇出线以及连接到柔性膜210的垫(pad，或称为“焊盘”)部件(未示出)。
设置在柔性膜210中的每个的一侧上的输入端子可以通过膜附着工艺附着到电路板230。设置在柔性膜210中的每个的另一侧上的输出端子可以通过膜附着工艺附着到垫部件。例如，柔性膜210中的每个可以是可以弯曲的柔性膜，诸如带载封装件或膜上芯片。柔性膜210可以朝向显示面板100的底部弯曲并且减小显示装置10的边框面积。
显示驱动器220可以安装在柔性膜210上。例如，显示驱动器220可以实现为集成电路。显示驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，根据数据控制信号将数字视频数据转换为模拟数据电压，并且通过扇出线将模拟数据电压传输到数据线DL。显示驱动器220可以根据从时序控制器240接收的栅极控制信号产生栅极信号，并且根据设定的顺序将栅极信号顺序地供应到竖直栅极线VGL。因此，显示驱动器220中的每个可以同时用作数据驱动器和栅极驱动器。包括设置在非显示区域NDA的下侧上的显示驱动器220的显示装置10可以使非显示区域NDA的左侧、右侧和上侧的尺寸最小化。
电路板230可以支撑时序控制器240和电源部件250，并且将信号和电力供应到显示驱动器220。例如，电路板230可以将从时序控制器240接收的信号和从电源部件250接收的电源电压供应到显示驱动器220，以在每个像素SP中显示图像。信号线和电力线可以设置在电路板230上并且供应信号和电力。
时序控制器240可以安装在电路板230上，并且可以通过设置在电路板230上的用户连接器从显示驱动系统或图形装置接收图像数据和时序同步信号。时序控制器240可以基于时序同步信号排列适合于像素布置结构的图像数据，并且产生数字视频数据。时序控制器240可以将所产生的数字视频数据供应到显示驱动器220。时序控制器240可以基于时序同步信号产生数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制显示驱动器220的数据电压的供应时序。时序控制器240可以基于栅极控制信号来控制显示驱动器220的栅极信号的供应时序。
电源部件250可以设置在电路板230上，并且将电源电压供应到显示驱动器220和显示面板100。例如，电源部件250可以产生驱动电压或高电位电压，并且将驱动电压或高电位电压供应到第一电压线VDL。电源部件250可以产生低电位电压并且将低电位电压供应到竖直电压线VVSL。电源部件250可以产生初始化电压并且将初始化电压供应到初始化电压线VIL。
图2是示出根据实施例的显示装置中的竖直栅极线和水平栅极线的接触部的示意性平面图。
参照图2，显示区域DA可以包括第一显示区域DA1至第三显示区域DA3。
水平栅极线HGL中的每条可以与竖直栅极线VGL相交(例如，交叉)。水平栅极线HGL中的每条可以在接触部MDC和非接触部NMC中与竖直栅极线VGL相交(例如，交叉)。例如，水平栅极线HGL可以通过接触部MDC连接到竖直栅极线VGL。在非接触部NMC中，水平栅极线HGL可以与另一竖直栅极线VGL绝缘(例如，电绝缘)。
第一显示区域DA1的接触部MDC可以设置在从第一显示区域DA1的左上角延伸到第一显示区域DA1的右下角的延伸线上。第二显示区域DA2的接触部MDC可以设置在从第二显示区域DA2的左上角延伸到第二显示区域DA2的右下角的延伸线上。第三显示区域DA3的接触部MDC可以设置在从第三显示区域DA3的左上角延伸到第三显示区域DA3的右下角的延伸线上。因此，接触部MDC可以在第一显示区域DA1至第三显示区域DA3中的每个中沿着第一方向(例如，X轴方向)和与第二方向(例如，Y轴方向)相反的方向之间的对角线方向布置。
显示装置10可以包括显示驱动器220，并且显示驱动器220中的每个可以用作数据驱动器和栅极驱动器。因此，数据线DL可以从设置在非显示区域NDA的下侧上的显示驱动器220接收数据电压，竖直栅极线VGL可以从设置在非显示区域NDA的下侧上的显示驱动器220接收栅极信号。因此，可以使显示装置10的非显示区域NDA的左侧、右侧和上侧的尺寸最小化。
图3示意性地示出了根据实施例的显示装置的像素和线。
参照图3，像素SP可以包括第一像素SP1至第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以在与第二方向(例如，Y轴方向)相反的方向上布置，但是像素电路的顺序不限于此。
第一像素SP1至第三像素SP3中的每个可以连接到第一电压线VDL、初始化电压线VIL、栅极线GL和数据线DL。
第一电压线VDL可以在第二方向(例如，Y轴方向)上延伸。第一电压线VDL中的每条可以设置在第一像素SP1至第三像素SP3的像素电路的左侧上。第一电压线VDL中的每条可以将驱动电压或高电位电压供应到第一像素SP1至第三像素SP3中的每个的晶体管。
水平电压线HVDL可以在第一方向(例如，X轴方向)上延伸。水平电压线HVDL可以设置在水平栅极线HGL上方。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电位电压。
初始化电压线VIL可以在第二方向(例如，Y轴方向)上延伸。初始化电压线VIL中的每条可以设置在辅助栅极线BGL的右侧上。初始化电压线VIL中的每条可以设置在辅助栅极线BGL与数据线DL之间。初始化电压线VIL中的每条可以将初始化电压供应到第一像素SP1至第三像素SP3中的每个的像素电路。初始化电压线VIL中的每条可以从第一像素SP1至第三像素SP3中的每个的像素电路接收感测信号，并且可以将感测信号供应到显示驱动器220。
栅极线GL可以包括竖直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
竖直栅极线VGL可以在第二方向(例如，Y轴方向)上延伸。至少一条竖直栅极线VGL可以设置在相邻像素SP之间。竖直栅极线VGL可以连接在显示驱动器220与水平栅极线HGL之间。竖直栅极线VGL中的每条可以与水平栅极线HGL相交(例如，交叉)。竖直栅极线VGL中的每条可以将从显示驱动器220接收的栅极信号供应到水平栅极线HGL。
例如，第n-3竖直栅极线VGLn-3(其中，n是正整数)和第n-2竖直栅极线VGLn-2可以设置在设置在第j列COLj(其中，j是正整数)中的像素SP的左侧上。竖直栅极线VGL可以设置在每条第一电压线VDL的左侧上，并且可以与第一电压线VDL平行地延伸。第n-1竖直栅极线VGLn-1和第n竖直栅极线VGLn可以设置在连接到设置在第j列COLj中的像素SP的数据线DL与连接到设置在第j+1列COLj+1中的像素SP的第一电压线VDL之间。第n-1竖直栅极线VGLn-1可以通过接触部MDC连接到第n-1水平栅极线HGLn-1，并且可以与另一水平栅极线HGL绝缘(例如，电绝缘)。第n竖直栅极线VGLn可以通过接触部MDC连接到第n水平栅极线HGLn，并且可以与另一水平栅极线HGL绝缘。第n-1竖直栅极线VGLn-1和第n竖直栅极线VGLn可以设置在连接到设置在第j+1列COLj+1中的像素SP的第一电压线VDL的左侧上。
水平栅极线HGL可以在第一方向(例如，X轴方向)上延伸。水平栅极线HGL可以设置在第一像素SP1的像素电路上方。水平栅极线HGL可以连接在竖直栅极线VGL与辅助栅极线BGL之间。水平栅极线HGL中的每条可以将从竖直栅极线VGL接收的栅极信号供应到辅助栅极线BGL。
例如，第n-1水平栅极线HGLn-1可以设置在设置在第k行ROWk(其中，k是正整数)中的第一像素SP1的像素电路上方。第n-1水平栅极线HGLn-1可以通过接触部MDC连接到第n-1竖直栅极线VGLn-1，并且可以与另一竖直栅极线VGL绝缘。第n水平栅极线HGLn可以设置在设置在第k+1行ROWk+1中的第一像素SP1的像素电路上方。第n水平栅极线HGLn可以通过接触部MDC连接到第n竖直栅极线VGLn，并且可以与另一竖直栅极线VGL绝缘。
辅助栅极线BGL可以在与第二方向(例如，Y轴方向)相反的方向上从水平栅极线HGL中的每条延伸。辅助栅极线BGL中的每条可以设置在第一像素SP1至第三像素SP3的像素电路的右侧上。辅助栅极线BGL中的每条可以将从水平栅极线HGL接收的栅极信号供应到第一像素SP1至第三像素SP3的像素电路。
数据线DL可以在第二方向(Y轴方向)上延伸。数据线DL可以将数据电压供应到像素SP。数据线DL可以包括第一数据线DL1至第三数据线DL3。
第一数据线DL1可以在第二方向(例如，Y轴方向)上延伸。第一数据线DL1中的每条可以设置在初始化电压线VIL的右侧上。第一数据线DL1中的每条可以将从显示驱动器220接收的数据电压供应到第一像素SP1的像素电路。
第二数据线DL2可以在第二方向(例如，Y轴方向)上延伸。第二数据线DL2中的每条可以设置在第一数据线DL1的右侧上。第二数据线DL2中的每条可以将从显示驱动器220接收的数据电压供应到第二像素SP2的像素电路。
第三数据线DL3可以在第二方向(例如，Y轴方向)上延伸。第三数据线DL3中的每条可以设置在第二数据线DL2的右侧上。第三数据线DL3中的每条可以将从显示驱动器220接收的数据电压供应到第三像素SP3的像素电路。
竖直电压线VVSL可以在第二方向(例如，Y轴方向)上延伸。竖直电压线VSSL中的每条可以设置在竖直栅极线VGL的左侧上。竖直电压线VVSL可以连接在电源部件250与第二电压线VSL之间。竖直电压线VVSL中的每条可以将从电源部件250接收的低电位电压供应到第二电压线VSL。
第二电压线VSL可以在第一方向(例如，X轴方向)上延伸。第二电压线VSL可以设置在第二像素SP2的像素电路下方。第二电压线VSL中的每条可以将从竖直电压线VVSL接收的低电位电压供应到第一像素SP1至第三像素SP3的发光元件层。
图4是根据实施例的显示装置的像素的等效电路的示意图。
参照图4，像素SP中的每个可以连接到第一电压线VDL、数据线DL、初始化电压线VIL、栅极线GL和第二电压线VSL。
第一像素SP1至第三像素SP3中的每个可以包括第一晶体管ST1至第三晶体管ST3、第一电容器C1和发光元件ED。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以连接到第一节点N1。第一晶体管ST1的漏电极可以连接到第一电压线VDL。第一晶体管ST1的源电极可以连接到第二节点N2。第一晶体管ST1可以基于施加到栅电极的数据电压来控制漏极-源极电流(或驱动电流)。
发光元件ED可以包括第一发光元件ED1至第四发光元件ED4。第一发光元件ED1至第四发光元件ED4可以串联连接。第一发光元件ED1至第四发光元件ED4可以接收驱动电流以发射光。从每个发光元件ED发射的光的量或每个发光元件ED的亮度可以与驱动电流的大小成比例。发光元件ED中的每个可以是但不限于包括无机半导体的无机发光元件。
第一发光元件ED1的第一电极可以连接到第二节点N2，第一发光元件ED1的第二电极可以连接到第三节点N3。第一发光元件ED1的第一电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的漏电极和第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可以通过第三节点N3连接到第二发光元件ED2的第一电极。
第二发光元件ED2的第一电极可以连接到第三节点N3，并且第二发光元件ED2的第二电极可以连接到第四节点N4。第三发光元件ED3的第一电极可以连接到第四节点N4，第三发光元件ED3的第二电极可以连接到第五节点N5。第四发光元件ED4的第一电极可以连接到第五节点N5，第四发光元件ED4的第二电极可以连接到第二电压线VSL。
第二晶体管ST2可以通过栅极线GL的栅极信号导通，并且将数据线DL和第一晶体管ST1的栅电极(或第一节点N1)电连接。第二晶体管ST2可以基于栅极信号导通，并且将数据电压供应到第一节点N1。第二晶体管ST2可以具有连接到栅极线GL的栅电极、连接到数据线DL的漏电极以及连接到第一节点N1的源电极。第二晶体管ST2的源电极可以通过第一节点N1连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。
第三晶体管ST3可以通过栅极线GL的栅极信号导通，并且将初始化电压线VIL和第一晶体管ST1的源电极(或第二节点N2)电连接。第三晶体管ST3可以基于栅极信号导通，并且将初始化电压供应到第二节点N2。第三晶体管ST3可以基于栅极信号导通，并且将感测信号供应到初始化电压线VIL。第三晶体管ST3可以具有连接到栅极线GL的栅电极、连接到第二节点N2的漏电极以及连接到初始化电压线VIL的源电极。第三晶体管ST3的漏电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第一电容器C1的第二电容器电极和第一发光元件ED1的第一电极。
图5和图6是根据实施例的显示装置中的显示区域的一部分的示意性平面图。图7是沿着图5和图6的线I-I'截取的示意性剖视图。图8是沿着图5和图6的线II-II'截取的示意性剖视图。
参照图5至图8，显示区域DA可以包括像素SP、第一电压线VDL、水平电压线HVDL、初始化电压线VIL、第n竖直栅极线VGLn、第n水平栅极线HGLn、辅助栅极线BGL、数据线DL、竖直电压线VVSL和第二电压线VSL。
像素SP可以包括第一像素SP1至第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以在与第二方向(例如，Y轴方向)相反的方向上布置，但是像素电路的顺序不限于此。
第一电压线VDL可以在基底SUB上设置在(例如，包括在)第一金属层MTL1中。第一电压线VDL可以设置在第一像素SP1至第三像素SP3的像素电路的左侧上。第一电压线VDL可以在厚度方向(例如，Z轴方向)上与第二金属层MTL2的第一连接电极CE1和第六连接电极CE6叠置。第一电压线VDL可以通过第一接触孔CNT1连接到第一连接电极CE1。第一连接电极CE1可以通过第二接触孔CNT2连接到第一像素SP1的第一晶体管ST1的漏电极DE1。第一电压线VDL可以通过第八接触孔CNT8连接到第六连接电极CE6。第六连接电极CE6可以通过第九接触孔CNT9连接到第二像素SP2的第一晶体管ST1的漏电极DE1，并且可以通过第十五接触孔CNT15连接到第三像素SP3的第一晶体管ST1的漏电极DE1。因此，第一电压线VDL可以通过第一连接电极CE1和第六连接电极CE6将驱动电压供应到第一像素SP1至第三像素SP3。
水平电压线HVDL可以设置在(例如，包括在)第二金属层MTL2中。第二金属层MTL2可以设置在覆盖有源层ACTL的栅极绝缘层GI上。水平电压线HVDL可以设置在第n水平栅极线HGLn上方。水平电压线HVDL可以通过第二十三接触孔CNT23连接到第一电压线VDL，以接收驱动电压。水平电压线HVDL可以将驱动电压或高电位电压供应到第三金属层的对准电极。
初始化电压线VIL可以设置在(例如，包括在)第一金属层MTL1中。初始化电压线VIL可以设置在辅助栅极线BGL的右侧上。第二金属层MTL2的第五连接电极CE5可以通过第六接触孔CNT6将初始化电压线VIL电连接到第一像素SP1的第三晶体管ST3的源电极SE3。第二金属层MTL2的第十连接电极CE10可以通过第十三接触孔CNT13将初始化电压线VIL电连接到第二像素SP2的第三晶体管ST3的源电极SE3和第三像素SP3的第三晶体管ST3的源电极SE3。第二像素SP2的第三晶体管ST3的源电极SE3和第三像素SP3的第三晶体管ST3的源电极SE3可以彼此成一体，但是公开不限于此。因此，初始化电压线VIL可以将初始化电压供应到第一像素SP1至第三像素SP3中的每个的第三晶体管ST3，并且可以从第三晶体管ST3接收感测信号。
多条竖直栅极线VGL可以设置在(例如，包括在)第一金属层MTL1中。第n-1竖直栅极线VGLn-1和第n竖直栅极线VGLn可以设置在第一电压线VDL的左侧上。第n-1竖直栅极线VGLn-1可以在厚度方向(例如，Z轴方向)上与第二金属层MTL2的辅助电极AUE叠置，并且可以通过第二十一接触孔CNT21连接到辅助电极AUE。因此，连接到辅助电极AUE的第n-1竖直栅极线VGLn-1可以减小线电阻。
第n竖直栅极线VGLn可以通过接触部MDC连接到第二金属层MTL2的第n水平栅极线HGLn。第n竖直栅极线VGLn可以将栅极信号供应到第n水平栅极线HGLn。第n竖直栅极线VGLn可以在厚度方向(例如，Z轴方向)上与第二金属层MTL2的辅助电极AUE叠置，并且可以通过第二十二接触孔CNT22连接到辅助电极AUE。因此，连接到辅助电极AUE的第n竖直栅极线VGLn可以减小线电阻。
第n水平栅极线HGLn可以设置在(例如，包括在)第二金属层MTL2中。第n水平栅极线HGLn可以设置在第一像素SP1的像素电路上方。第n水平栅极线HGLn可以通过接触部MDC连接到设置在(例如，包括在)第一金属层MTL1中的第n竖直栅极线VGLn。第n水平栅极线HGLn可以将从第n竖直栅极线VGLn接收的栅极信号供应到辅助栅极线BGL。
辅助栅极线BGL可以设置在(例如，包括在)第二金属层MTL2中。辅助栅极线BGL可以在与第二方向(例如，Y轴方向)相反的方向上从第n水平栅极线HGLn突出。辅助栅极线BGL和第n水平栅极线HGLn可以彼此成一体，但是公开不限于此。辅助栅极线BGL可以设置在第一像素SP1至第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以将从第n水平栅极线HGLn接收的栅极信号供应到第一像素SP1至第三像素SP3中的每个的第二晶体管ST2和第三晶体管ST3。
第一数据线DL1可以设置在(例如，包括在)第一金属层MTL1中。第一数据线DL1可以设置在初始化电压线VIL的右侧上。第二金属层MTL2的第三连接电极CE3可以通过第四接触孔CNT4将第一数据线DL1电连接到第一像素SP1的第二晶体管ST2的漏电极DE2。第一数据线DL1可以将数据电压供应到第一像素SP1的第二晶体管ST2。
第二数据线DL2可以设置在(例如，包括在)第一金属层MTL1中。第二数据线DL2可以设置在第一数据线DL1的右侧上。第二金属层MTL2的第八连接电极CE8可以通过第十一接触孔CNT11将第二数据线DL2电连接到第二像素SP2的第二晶体管ST2的漏电极DE2。第二数据线DL2可以将数据电压供应到第二像素SP2的第二晶体管ST2。
第三数据线DL3可以设置在(例如，包括在)第一金属层MTL1中。第三数据线DL3可以设置在第二数据线DL2的右侧上。第二金属层MTL2的第十二连接电极CE12可以通过第十七接触孔CNT17将第三数据线DL3电连接到第三像素SP3的第二晶体管ST2的漏电极DE2。第三数据线DL3可以将数据电压供应到第三像素SP3的第二晶体管ST2。
竖直电压线VVSL可以设置在(例如，包括在)第一金属层MTL1中。竖直电压线VVSL可以设置在第n-1竖直栅极线VGLn-1的左侧上。竖直电压线VVSL可以通过第二十四接触孔CNT24连接到第二金属层MTL2的第二电压线VSL。竖直电压线VVSL可以将低电位电压供应到第二电压线VSL。竖直电压线VVSL可以在厚度方向(例如，Z轴方向)上与第二金属层MTL2的辅助电极AUE叠置，并且可以通过第二十接触孔CNT20连接到辅助电极AUE。因此，连接到辅助电极AUE的竖直电压线VVSL可以减小线电阻。
第二电压线VSL可以设置在(例如，包括在)第二金属层MTL2中。第二电压线VSL可以设置在第二像素SP2的像素电路下方。第二电压线VSL可以将从竖直电压线VVSL接收的低电位电压供应到第一像素SP1至第三像素SP3中的每个的第二电极。例如，第二电压线VSL可以通过第二十六接触孔CNT26连接到第一像素SP1的第二电极。第二电压线VSL可以通过第二十七接触孔CNT27连接到第二像素SP2的第二电极。第二电压线VSL可以通过第二十八接触孔CNT28连接到第三像素SP3的第二电极。第一像素SP1至第三像素SP3中的每个的第二电极可以设置在(例如，包括在)第三金属层中，并且第二十六接触孔CNT26至第二十八接触孔CNT28可以穿透过孔层VIA和钝化层PV。钝化层PV可以设置在第二金属层MTL2和栅极绝缘层GI上，并且过孔层VIA可以设置在钝化层PV上。
第一像素SP1的像素电路可以包括第一晶体管ST1至第三晶体管ST3。第一像素SP1的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第一晶体管ST1的栅电极GE1叠置。有源层ACTL可以设置在覆盖第一金属层MTL1的缓冲层BF上。
第一晶体管ST1的栅电极GE1可以设置在(例如，包括在)第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第二连接电极CE2的一部分。第二连接电极CE2可以通过第三接触孔CNT3连接到第一像素SP1的第一电容器C1的设置在(例如，包括在)第一金属层MTL1中的第一电容器电极CPE1。
有源层ACTL可以进行热处理，并且第一晶体管ST1(例如，第一像素SP1的第一晶体管ST1)的漏电极DE1和源电极SE1可以形成为导体(或者可以具有导电性)。第一晶体管ST1的漏电极DE1和源电极SE1可以形成为N型半导体，但是公开不限于此。第一连接电极CE1可以通过第一接触孔CNT1将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2可以彼此成一体。因此，显示装置10可以不包括第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2通过其彼此接触的单独的接触孔。因此，可以确保第一电容器C1的面积，并且可以增大第一电容器C1的电容。
第一电容器C1可以形成在第一金属层MTL1的第一电容器电极CPE1与有源层ACTL的第二电容器电极CPE2之间。第二电容器电极CPE2可以设置在第一电容器电极CPE1上。因此，可以使第一电容器电极CPE1(例如，第一像素SP1的第一电容器C1的第一电容器电极CPE1)与第三金属层的第二电极之间的耦合电容最小化，并且可以防止水平串扰。因此，可以改善图像质量。
第一像素SP1的第二电容器电极CPE2可以包括有源层ACTL的第一有源延伸部ACTE1。第一像素SP1的第一有源延伸部ACTE1和第二电容器电极CPE2可以彼此成一体。第一有源延伸部ACTE1可以从第二电容器电极CPE2向左(或在左侧方向上)延伸。第一有源延伸部ACTE1可以通过第七接触孔CNT7连接到第一像素SP1的第一电极或第一接触电极。第一像素SP1的第一电极可以设置在(例如，包括在)第三金属层中，第一像素SP1的第一接触电极可以设置在(例如，包括在)第四金属层中。第七接触孔CNT7可以穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第一像素SP1的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第二晶体管ST2的栅电极GE2叠置。
第二晶体管ST2的栅电极GE2可以设置在(例如，包括在)第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
有源层ACTL可以进行热处理，并且第二晶体管ST2(例如，第一像素SP1的第二晶体管ST2)的漏电极DE2和源电极SE2可以形成为导体(或者可以具有导电性)。第二晶体管ST2的漏电极DE2可以通过第三连接电极CE3电连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收第一像素SP1的数据电压。
第二晶体管ST2的源电极SE2可以通过第五接触孔CNT5连接到第二金属层MTL2的第四连接电极CE4。第四连接电极CE4可以通过第五接触孔CNT5将第二晶体管ST2的源电极SE2电连接到第一金属层MTL1的第一电容器电极CPE1。
第一像素SP1的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第三晶体管ST3的栅电极GE3叠置。
第三晶体管ST3的栅电极GE3可以设置在(例如，包括在)第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
有源层ACTL可以进行热处理，并且第三晶体管ST3(例如，第一像素SP1的第三晶体管ST3)的漏电极DE3和源电极SE3可以形成为导体(或者可以具有导电性)。例如，第一像素SP1的有源层ACTL的热处理可以同时形成多个漏电极(例如，第一晶体管ST1至第三晶体管ST3的漏电极DE1至DE3)和多个源电极(例如，第一晶体管ST1至第三晶体管ST3的源电极SE1至SE3)。第三晶体管ST3的漏电极DE3和第一电容器C1的第二电容器电极CPE2可以彼此成一体。因此，显示装置10可以不包括第三晶体管ST3的漏电极DE3和第一电容器C1的第二电容器电极CPE2通过其彼此接触的单独的接触孔。因此，可以确保第一电容器C1的面积，并且可以增大第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第六接触孔CNT6连接到第二金属层MTL2的第五连接电极CE5。第五连接电极CE5可以通过第六接触孔CNT6将第三晶体管ST3的源电极SE3与初始化电压线VIL电连接。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以将感测信号供应到初始化电压线VIL。
第二像素SP2的像素电路可以包括第一晶体管ST1至第三晶体管ST3。第二像素SP2的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第一晶体管ST1的栅电极GE1叠置。
第一晶体管ST1的栅电极GE1可以设置在(例如，包括在)第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第七连接电极CE7的一部分。第七连接电极CE7可以通过第十接触孔CNT10连接到第二像素SP2的第一电容器C1的设置在(例如，包括在)第一金属层MTL1中的第一电容器电极CPE1。
有源层ACTL可以进行热处理，并且第一晶体管ST1(例如，第二像素SP2的第一晶体管ST1)的漏电极DE1和源电极SE1可以形成为导体(或者可以具有导电性)。第一晶体管ST1的漏电极DE1和源电极SE1可以形成为N型半导体，但是公开不限于此。第六连接电极CE6可以通过第九接触孔CNT9将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2可以彼此成一体。因此，显示装置10可以不包括第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2通过其彼此接触的单独的接触孔。因此，可以确保第一电容器C1的面积，并且可以增大第一电容器C1的电容。
第一电容器C1可以形成在第一金属层MTL1的第一电容器电极CPE1与有源层ACTL的第二电容器电极CPE2之间。第二电容器电极CPE2可以设置在第一电容器电极CPE1上。因此，可以使第一电容器电极CPE1(例如，第二像素SP2的第一电容器C1的第一电容器电极CPE1)与第三金属层的第二电极之间的耦合电容最小化，并且可以防止水平串扰。因此，可以改善图像质量。
第二像素SP2的第二电容器电极CPE2可以包括有源层ACTL的第二有源延伸部ACTE2。第二像素SP2的第二有源延伸部ACTE2和第二电容器电极CPE2可以彼此成一体。第二有源延伸部ACTE2可以从第二电容器电极CPE2向右(或在右侧方向上)延伸。第二有源延伸部ACTE2可以通过第十四接触孔CNT14连接到第二像素SP2的第一电极或第一接触电极。第二像素SP2的第一电极可以设置在(例如，包括在)第三金属层中，第二像素SP2的第一接触电极可以设置在(例如，包括在)第四金属层中。第十四接触孔CNT14可以穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第二像素SP2的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第二晶体管ST2的栅电极GE2叠置。
第二晶体管ST2的栅电极GE2可以设置在(例如，包括在)第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
有源层ACTL可以进行热处理，并且第二晶体管ST2(例如，第二像素SP2的第二晶体管ST2)的漏电极DE2和源电极SE2可以形成为导体(或者可以具有导电性)。第二晶体管ST2的漏电极DE2可以通过第八连接电极CE8电连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收第二像素SP2的数据电压。
第二晶体管ST2的源电极SE2可以通过第十二接触孔CNT12连接到第二金属层MTL2的第九连接电极CE9。第九连接电极CE9可以通过第十二接触孔CNT12将第二晶体管ST2的源电极SE2与第一金属层MTL1的第一电容器电极CPE1电连接。
第二像素SP2的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第三晶体管ST3的栅电极GE3叠置。
第三晶体管ST3的栅电极GE3可以设置在(例如，包括在)第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
有源层ACTL可以进行热处理，并且第三晶体管ST3(例如，第二像素SP2的第三晶体管ST3)的漏电极DE3和源电极SE3可以形成为导体(或者可以具有导电性)。例如，第二像素SP2的有源层ACTL的热处理可以同时形成多个漏电极(例如，第一晶体管ST1至第三晶体管ST3的漏电极DE1至DE3)和多个源电极(例如，第一晶体管ST1至第三晶体管ST3的源电极SE1至SE3)。第三晶体管ST3的漏电极DE3和第一电容器C1的第二电容器电极CPE2可以彼此成一体。因此，显示装置10可以不包括第三晶体管ST3的漏电极DE3和第一电容器C1的第二电容器电极CPE2通过其彼此接触的单独的接触孔。因此，可以确保第一电容器C1的面积，并且可以增大第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第十三接触孔CNT13连接到第二金属层MTL2的第十连接电极CE10。第十连接电极CE10可以通过第十三接触孔CNT13将第三晶体管ST3的源电极SE3与初始化电压线VIL电连接。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以将感测信号供应到初始化电压线VIL。
第三像素SP3的像素电路可以包括第一晶体管ST1至第三晶体管ST3。第三像素SP3的第一晶体管ST1可以包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第一晶体管ST1的栅电极GE1叠置。
第一晶体管ST1的栅电极GE1可以设置在(例如，包括在)第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第十一连接电极CE11的一部分。第十一连接电极CE11可以通过第十六接触孔CNT16连接到第三像素SP3的第一电容器C1的设置在(例如，包括在)第一金属层MTL1中的第一电容器电极CPE1。
有源层ACTL可以进行热处理，并且第一晶体管ST1(第三像素SP3的第一晶体管ST1)的漏电极DE1和源电极SE1可以形成为导体(或者可以具有导电性)。第一晶体管ST1的漏电极DE1和源电极SE1可以形成为N型半导体，但是公开不限于此。第六连接电极CE6可以通过第十五接触孔CNT15将第一电压线VDL电连接到第一晶体管ST1的漏电极DE1。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第三像素SP3的第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2可以彼此成一体。因此，显示装置10可以不包括第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2通过其彼此接触的单独的接触孔。因此，可以确保第一电容器C1的面积，并且可以增大第一电容器C1的电容。
第三像素SP3的第一电容器C1可以形成在第一金属层MTL1的第一电容器电极CPE1与有源层ACTL的第二电容器电极CPE2之间。第二电容器电极CPE2可以设置在第一电容器电极CPE1上。因此，可以使第一电容器电极CPE1(例如，第三像素SP3的第一电容器C1的第一电容器电极CPE1)与第三金属层的第二电极之间的耦合电容最小化，并且可以防止水平串扰。因此，可以改善图像质量。
第三像素SP3的第二电容器电极CPE2可以包括有源层ACTL的第三有源延伸部ACTE3。第三像素SP3的第三有源延伸部ACTE3和第二电容器电极CPE2可以彼此成一体。第三有源延伸部ACTE3可以从第二电容器电极CPE2向左(或在左侧方向上)延伸，并且可以弯曲为向下延伸。第三有源延伸部ACTE3可以与第一电压线VDL以及第n-1竖直栅极线VGLn-1和第n竖直栅极线VGLn相交(或交叉)，并且在平面图中(或者在厚度方向或Z轴方向上)可以与竖直电压线VVSL叠置。第三有源延伸部ACTE3可以通过第十九接触孔CNT19连接到第三像素SP3的第一电极或第一接触电极。第三像素SP3的第一电极可以设置在(例如，包括在)第三金属层中，第三像素SP3的第一接触电极可以设置在(例如，包括在)第四金属层中。第十九接触孔CNT19可以穿透过孔层VIA、钝化层PV和栅极绝缘层GI。
第三像素SP3的第二晶体管ST2可以包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第二晶体管ST2的栅电极GE2叠置。
第二晶体管ST2的栅电极GE2可以设置在(例如，包括在)第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
有源层ACTL可以进行热处理，并且第二晶体管ST2(例如，第三像素SP3的第二晶体管ST2)的漏电极DE2和源电极SE2可以形成为导体(或者可以具有导电性)。第二晶体管ST2的漏电极DE2可以通过第十二连接电极CE12电连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收第三像素SP3的数据电压。
第二晶体管ST2的源电极SE2可以通过第十八接触孔CNT18连接到第二金属层MTL2的第十三连接电极CE13。第十三连接电极CE13可以通过第十八接触孔CNT18将第二晶体管ST2的源电极SE2与第一金属层MTL1的第一电容器电极CPE1电连接。
第三像素SP3的第三晶体管ST3可以包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可以设置在(例如，包括在)有源层ACTL中，并且可以在厚度方向(例如，Z轴方向)上与第三晶体管ST3的栅电极GE3叠置。
第三晶体管ST3的栅电极GE3可以设置在(例如，包括在)第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
有源层ACTL可以进行热处理，并且第三晶体管ST3(例如，第三像素SP3的第三晶体管ST3)的漏电极DE3和源电极SE3可以形成为导体(或者可以具有导电性)。第三像素SP3的有源层ACTL的热处理可以同时形成多个漏电极(例如，第一晶体管ST1至第三晶体管ST3的漏电极DE1至DE3)和多个源电极(例如，第一晶体管ST1至第三晶体管ST3的源电极SE1至SE3)。例如，可以对多个像素(例如，第一像素SP1至第三像素SP3)同时执行有源层ACTL的热处理。第三晶体管ST3的漏电极DE3和第一电容器C1的第二电容器电极CPE2可以彼此成一体。因此，显示装置10可以不包括第三晶体管ST3的漏电极DE3和第一电容器C1的第二电容器电极CPE2通过其彼此接触的单独的接触孔。因此，可以确保第一电容器C1的面积，并且可以增加第一电容器C1的电容。
第三晶体管ST3的源电极SE3可以通过第十三接触孔CNT13连接到第二金属层MTL2的第十连接电极CE10。第十连接电极CE10可以通过第十三接触孔CNT13将第三晶体管ST3的源电极SE3与初始化电压线VIL电连接。第三晶体管ST3的源电极SE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可以将感测信号供应到初始化电压线VIL。
图9是示出根据实施例的显示装置中的第一金属层、有源层、第二金属层和第三金属层的示意性平面图。图10是示出根据实施例的显示装置中的第一金属层、有源层、第二金属层、第三金属层和第四金属层的示意性平面图。在图9中，第三金属层MTL3被添加到图5和图6。在图10中，第四金属层MTL4被添加到图9。图11是示出根据实施例的显示装置中的第三金属层、发光元件和第四金属层的示意性平面图。图12是沿着图10和图11的线III-III'和线IV-IV'截取的示意性剖视图。
参照图9至图12，显示装置10的发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括堤图案BP、第一电极RME1和第二电极RME2、第一发光元件ED1至第四发光元件ED4、第一绝缘层PAS1、第二绝缘层PAS2、第一接触电极CTE1至第五接触电极CTE5以及第三绝缘层PAS3。
堤图案BP可以设置在过孔层VIA上并且在向上方向(例如，Z轴方向)上突出。堤图案BP可以具有倾斜侧表面。第一发光元件ED1至第四发光元件ED4中的每个可以设置在彼此间隔开的堤图案BP之间。堤图案BP可以在整个显示区域DA(例如，参照图2)中设置为岛状图案。
第一像素SP1至第三像素SP3中的每个的第一电极RME1和第二电极RME2可以设置在(例如，包括在)第三金属层MTL3中。第三金属层MTL3可以设置在过孔层VIA和堤图案BP上。第一像素SP1至第三像素SP3中的每个的第一电极RME1和第二电极RME2可以在第二方向(例如，Y轴方向)上延伸。第一像素SP1的第一电极RME1可以设置在第三像素SP3的第二电极RME2与第一像素SP1的第二电极RME2之间。第二像素SP2的第一电极RME1可以设置在第一像素SP1的第二电极RME2与第二像素SP2的第二电极RME2之间。第三像素SP3的第一电极RME1可以设置在第三像素SP3的第二电极RME2的左侧上。
第一电极RME1和第二电极RME2中的每个可以覆盖堤图案BP的上表面和倾斜侧表面。因此，第一电极RME1和第二电极RME2中的每个可以在向上方向(例如，Z轴方向)上反射从第一发光元件ED1至第四发光元件ED4发射的光。因此，可以改善显示装置10的在向上方向上的亮度。
第一电极RME1可以逐行分离。第一电极RME1和第二电极RME2可以是在显示装置10的制造工艺期间使第一发光元件ED1至第四发光元件ED4对准的对准电极。分离之前的第一电极RME1可以与对准电极ALE一体地形成，并且对准电极ALE可以通过第二十五接触孔CNT25连接到第二金属层MTL2的水平电压线HVDL。对准电极ALE可以从水平电压线HVDL接收驱动电压或高电位电压，并且将其供应到第一电极RME1。因此，在发光元件ED的对准工艺完成之后，第一电极RME1可以与对准电极ALE分离。
第一像素SP1的第一电极RME1可以通过第七接触孔CNT7连接到有源层ACTL的第一有源延伸部ACTE1。第一电极RME1可以接收通过第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1将驱动电流供应到第一像素SP1的第一发光元件ED1。
第一像素SP1的第二电极RME2可以通过第二十六接触孔CNT26连接到第二金属层MTL2的第二电压线VSL。因此，第一像素SP1的第二电极RME2可以从第二电压线VSL接收低电位电压。
第二像素SP2的第一电极RME1可以通过第十四接触孔CNT14连接到有源层ACTL的第二有源延伸部ACTE2。第一电极RME1可以接收通过第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1将驱动电流供应到第二像素SP2的第一发光元件ED1。
第二像素SP2的第二电极RME2可以通过第二十七接触孔CNT27连接到第二金属层MTL2的第二电压线VSL。因此，第二像素SP2的第二电极RME2可以从第二电压线VSL接收低电位电压。
第三像素SP3的第一电极RME1可以通过第十九接触孔CNT19连接到有源层ACTL的第三有源延伸部ACTE3。第一电极RME1可以接收通过第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1将驱动电流供应到第三像素SP3的第一发光元件ED1。
第三像素SP3的第二电极RME2可以通过第二十八接触孔CNT28连接到第二金属层MTL2的第二电压线VSL。因此，第三像素SP3的第二电极RME2可以从第二电压线VSL接收低电位电压。
第一发光元件ED1至第四发光元件ED4可以在第一电极RME1与第二电极RME2之间对准。第一绝缘层PAS1可以覆盖第一电极RME1和第二电极RME2。第一发光元件ED1至第四发光元件ED4可以通过第一绝缘层PAS1与第一电极RME1和第二电极RME2绝缘(例如，电绝缘)。在第一电极RME1与对准电极ALE分离之前，在显示装置10的制造工艺期间，第一电极RME1和第二电极RME2中的每个可以接收对准信号，并且电场可以形成在第一电极RME1与第二电极RME2之间。例如，第一发光元件ED1至第四发光元件ED4可以通过喷墨印刷工艺喷射到第一电极RME1和第二电极RME2上。分散在墨中的第一发光元件ED1至第四发光元件ED4可以通过由形成在第一电极RME1与第二电极RME2之间的电场施加的介电泳力来对准。因此，第一发光元件ED1至第四发光元件ED4可以在第一电极RME1与第二电极RME2之间沿着第二方向(例如，Y轴方向)对准。
第一像素SP1至第三像素SP3中的每个的第一接触电极CTE1至第五接触电极CTE5可以设置在(例如，包括在)第四金属层MTL4中。第二绝缘层PAS2可以设置在每个发光元件ED的中心部分上。第三绝缘层PAS3可以覆盖第一绝缘层PAS1和第二绝缘层PAS2以及第一接触电极CTE1至第五接触电极CTE5。第二绝缘层PAS2和第三绝缘层PAS3可以使第一接触电极CTE1至第五接触电极CTE5彼此绝缘。
第一像素SP1的第一接触电极CTE1可以设置在第三像素SP3的第二电极RME2上，并且可以通过在平面图中(例如，在厚度方向上或在Z轴方向上)与第七接触孔CNT7叠置的接触孔连接到第一电极RME1。第一接触电极CTE1可以连接在第一电极RME1与第一发光元件ED1中的每个的一端之间。第一接触电极CTE1可以与第一发光元件ED1的阳极对应，但是公开不限于此。
第二接触电极CTE2(例如，第一像素SP1的第二接触电极CTE2)可以与第一电极RME1和第二电极RME2绝缘。第二接触电极CTE2的第一部分可以设置在第一像素SP1的第一电极RME1上，并且可以在第二方向(例如，Y轴方向)上延伸。第二接触电极CTE2的第二部分可以设置在第三像素SP3的第二电极RME2上，并且可以在第二方向(例如，Y轴方向)上延伸。第二接触电极CTE2的第二部分可以从第二接触电极CTE2的第一部分的下侧延伸。
第二接触电极CTE2可以连接在第一发光元件ED1中的每个的另一端与第二发光元件ED2中的每个的一端之间。第二接触电极CTE2可以与图4的第三节点N3对应。第二接触电极CTE2可以与第一发光元件ED1的阴极对应，但是公开不限于此。第二接触电极CTE2可以与第二发光元件ED2的阳极对应，但是公开不限于此。
第三接触电极CTE3(例如，第一像素SP1的第三接触电极CTE3)可以与第一电极RME1和第二电极RME2绝缘。第三接触电极CTE3的第一部分可以设置在第一像素SP1的第一电极RME1上，并且可以在第二方向(例如，Y轴方向)上延伸。第三接触电极CTE3的第二部分可以设置在第一像素SP1的第一电极RME1上，并且可以设置在第三接触电极CTE3的第一部分的右侧上。
第三接触电极CTE3可以连接在第二发光元件ED2中的每个的另一端与第三发光元件ED3中的每个的一端之间。第三接触电极CTE3可以与图4的第四节点N4对应。第三接触电极CTE3可以与第二发光元件ED2的阴极对应，但是公开不限于此。第三接触电极CTE3可以与第三发光元件ED3的阳极对应，但是公开不限于此。
第四接触电极CTE4(例如，第一像素SP1的第四接触电极CTE4)可以与第一电极RME1和第二电极RME2绝缘。第四接触电极CTE4的第一部分可以设置在第一像素SP1的第二电极RME2上，并且可以在第二方向(Y轴方向)上延伸。第四接触电极CTE4的第二部分可以设置在第一像素SP1的第一电极RME1上，并且可以在第二方向(例如，Y轴方向)上延伸。第四接触电极CTE4的第二部分可以从第四接触电极CTE4的第一部分的上侧延伸。
第四接触电极CTE4可以连接在第三发光元件ED3中的每个的另一端与第四发光元件ED4中的每个的一端之间。第四接触电极CTE4可以与图4的第五节点N5对应。第四接触电极CTE4可以与第三发光元件ED3的阴极对应，但是公开不限于此。第四接触电极CTE4可以与第四发光元件ED4的阳极对应，但是公开不限于此。
第五接触电极CTE5(例如，第一像素SP1的第五接触电极CTE5)可以与第一电极RME1和第二电极RME2绝缘。第五接触电极CTE5的第一部分可以设置在第一像素SP1的第二电极RME2上，并且可以在第二方向(例如，Y轴方向)上延伸。第五接触电极CTE5的第二部分可以从第一部分延伸到第二十六接触孔CNT26上方。第五接触电极CTE5的第二部分可以从第五接触电极CTE5的第一部分的下侧延伸。
第五接触电极CTE5可以连接在第四发光元件ED4中的每个的另一端与第二电极RME2之间。第五接触电极CTE5可以与第四发光元件ED4的阴极对应，但是公开不限于此。第五接触电极CTE5可以通过第二电极RME2接收低电位电压。
图13是示出根据实施例的显示装置中的第一金属层、有源层、第二金属层和第三金属层的示意性平面图。图14是示出根据实施例的显示装置中的第一金属层、有源层、第二金属层、第三金属层和第四金属层的示意性平面图。在图13中，第三金属层MTL3被添加到图5和图6。在图14中，第四金属层MTL4被添加到图13。图15是示出根据实施例的显示装置中的第三金属层、发光元件和第四金属层的示意性平面图。图16是沿着图14和图15的线V-V'和线VI-VI'截取的示意性剖视图。因此，省略了对相同构成元件的详细描述。
参照图13至图16，显示装置10的发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括堤图案BP、第一电极RME1和第二电极RME2、第一发光元件ED1至第四发光元件ED4、第一绝缘层PAS1、第二绝缘层PAS2、第一接触电极CTE1至第五接触电极CTE5以及第三绝缘层PAS3。
第一像素SP1的第一电极RME1可以通过第二十五接触孔CNT25连接到第二金属层MTL2的水平电压线HVDL。第一像素SP1的第二电极RME2可以通过第二十六接触孔CNT26连接到第二金属层MTL2的第二电压线VSL。第一电极RME1可以从水平电压线HVDL接收驱动电压或高电位电压，并且第二电极RME2可以从第二电压线VSL接收低电位电压。因此，第一电极RME1和第二电极RME2可以是在显示装置10的制造工艺期间使第一发光元件ED1至第四发光元件ED4对准的对准电极。
第二像素SP2的第一电极RME1可以通过第二十五接触孔CNT25连接到第二金属层MTL2的水平电压线HVDL。第二像素SP2的第二电极RME2可以通过第二十七接触孔CNT27连接到第二金属层MTL2的第二电压线VSL。
第三像素SP3的第一电极RME1可以通过第二十五接触孔CNT25连接到第二金属层MTL2的水平电压线HVDL。第三像素SP3的第二电极RME2可以通过第二十八接触孔CNT28连接到第二金属层MTL2的第二电压线VSL。
第一像素SP1至第三像素SP3中的每个的第一接触电极CTE1至第五接触电极CTE5可以设置在(例如，包括在)第四金属层MTL4中。
第一像素SP1的第一接触电极CTE1的第一部分可以插入到第七接触孔CNT7中并且连接到有源层ACTL的第一有源延伸部ACTE1。第一接触电极CTE1的第二部分可以设置在第三像素SP3的第二电极RME2上。第一接触电极CTE1可以连接在第一有源延伸部ACTE1与第一发光元件ED1中的每个的一端之间。
第二接触电极CTE2(例如，第一像素SP1的第二接触电极CTE2)可以连接在第一发光元件ED1中的每个的另一端与第二发光元件ED2中的每个的一端之间。第二接触电极CTE2可以与图4的第三节点N3对应。第三接触电极CTE3(例如，第一像素SP1的第三接触电极CTE3)可以连接在第二发光元件ED2中的每个的另一端与第三发光元件ED3中的每个的一端之间。第三接触电极CTE3可以与图4的第四节点N4对应。第四接触电极CTE4(例如，第一像素SP1的第四接触电极CTE4)可以连接在第三发光元件ED3中的每个的另一端与第四发光元件ED4中的每个的一端之间。第四接触电极CTE4可以与图4的第五节点N5对应。第五接触电极CTE5(例如，第一像素SP1的第五接触电极CTE5)可以连接在第四发光元件ED4中的每个的另一端与第二电极RME2之间。第五接触电极CTE5可以通过第二电极RME2接收低电位电压。
第二像素SP2的第一接触电极CTE1可以插入到第十四接触孔CNT14中并且连接到有源层ACTL的第二有源延伸部ACTE2。第一接触电极CTE1可以连接在第二有源延伸部ACTE2与第一发光元件ED1中的每个的一端之间。第二像素SP2的第五接触电极CTE5可以通过第二电极RME2接收低电位电压。
第三像素SP3的第一接触电极CTE1可以插入到第十九接触孔CNT19中并且连接到有源层ACTL的第三有源延伸部ACTE3。第一接触电极CTE1可以连接在第三有源延伸部ACTE3与第一发光元件ED1中的每个的一端之间。第三像素SP3的第五接触电极CTE5可以通过第二电极RME2接收低电位电压。
在根据实施例的显示装置中，第一晶体管的源电极(或第三晶体管的漏电极)和第二电容器电极可以彼此成一体，并且可以省略单独的接触孔。因此，可以确保第一电容器的面积，并且可以增大第一电容器的电容。例如，可以增大第一电容器的面积，并且可以增大第一电容器的电容。在显示装置中，第二电容器电极可以设置在第一电容器电极上。因此，可以使第一电容器电极与第二电极之间的耦合电容最小化，并且可以防止水平串扰。因此，可以改善图像质量。
以上描述是公开的技术特征的示例，并且公开所属领域的技术人员将能够进行各种修改和变化。因此，公开的上述实施例可以单独实现或者彼此组合实现。
因此，公开中公开的实施例不旨在限制公开的技术精神，而是旨在描述公开的技术精神，并且公开的技术精神的范围不受这些实施例限制。公开的保护范围应由权利要求解释，并且应解释的是，等同范围内的所有技术精神都包括在公开的范围内。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一电压线，包括在基底上的第一金属层中，并且在第一方向上延伸；
第一晶体管，电连接到所述第一电压线，所述第一晶体管包括：源电极，包括在所述第一金属层上的有源层中；以及栅电极，包括在所述有源层上的第二金属层中；以及
第一电容器，电连接在所述第一晶体管的所述栅电极与所述第一晶体管的所述源电极之间，所述第一电容器包括：第一电容器电极，包括在所述第一金属层中并且电连接到所述第一晶体管的所述栅电极；以及第二电容器电极，包括在所述有源层中，所述第二电容器电极和所述第一晶体管的所述源电极彼此一体地形成。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
第一连接电极，包括在所述第二金属层中，并且将所述第一电压线与所述第一晶体管的漏电极电连接。
3.根据权利要求1所述的显示装置，所述显示装置还包括：
第二连接电极，包括在所述第二金属层中，其中，
所述第二连接电极和所述第一晶体管的所述栅电极彼此一体地形成，并且
所述第二连接电极电连接到所述第一电容器电极。
4.根据权利要求1所述的显示装置，所述显示装置还包括：
数据线，包括在所述第一金属层中，并且在所述第一方向上延伸；以及
第二晶体管，将所述数据线与所述第一晶体管的所述栅电极电连接。
5.根据权利要求4所述的显示装置，所述显示装置还包括：
第三连接电极，包括在所述第二金属层中，并且将所述数据线与所述第二晶体管的漏电极电连接。
6.根据权利要求4所述的显示装置，所述显示装置还包括：
第四连接电极，包括在所述第二金属层中，并且将所述第一电容器电极与所述第二晶体管的源电极电连接。
7.根据权利要求1所述的显示装置，所述显示装置还包括：
初始化电压线，包括在所述第一金属层中并且在所述第一方向上延伸；以及
第三晶体管，将所述初始化电压线与所述第一晶体管的所述源电极电连接。
8.根据权利要求7所述的显示装置，其中，所述第三晶体管的漏电极和所述第二电容器电极彼此成一体。
9.根据权利要求1所述的显示装置，所述显示装置还包括：
有源延伸部，从所述第二电容器电极延伸；
第一电极，包括在所述第二金属层上的第三金属层中，在所述第一方向上延伸，并且电连接到所述有源延伸部；以及
第二电极，包括在所述第三金属层中且与所述第一电极平行地延伸。
10.根据权利要求9所述的显示装置，所述显示装置还包括：
发光元件；
第二电压线，包括在所述第二金属层中，并且在与所述第一方向相交的第二方向上延伸；
第一接触电极，包括在所述第三金属层上的第四金属层中，并且将所述第一电极和所述发光元件电连接；以及
第二接触电极，包括在所述第四金属层中，并且将所述发光元件与所述第二电压线电连接。
11.根据权利要求1所述的显示装置，所述显示装置还包括：
水平电压线，包括在所述第二金属层中，在与所述第一方向相交的第二方向上延伸，并且电连接到所述第一电压线；
第一电极，包括在所述第二金属层上的第三金属层中，在所述第一方向上延伸，并且电连接到所述水平电压线；以及
第二电极，包括在所述第三金属层中且与所述第一电极平行地延伸。
12.根据权利要求11所述的显示装置，所述显示装置还包括：
有源延伸部，从所述第二电容器电极延伸；以及
第一接触电极，包括在所述第三金属层上的第四金属层中，并且直接连接到所述有源延伸部。
13.根据权利要求12所述的显示装置，所述显示装置还包括：
发光元件；
第二电压线，包括在所述第二金属层中，并且在与所述第一方向相交的所述第二方向上延伸；以及
第二接触电极，包括在所述第四金属层中，并且将所述发光元件与所述第二电压线电连接。
14.根据权利要求1所述的显示装置，所述显示装置还包括：
竖直栅极线，包括在所述第一金属层中，并且在所述第一方向上延伸；
水平栅极线，包括在所述第二金属层中，并且在与所述第一方向相交的第二方向上延伸；以及
辅助栅极线，从所述水平栅极线在所述第一方向上延伸。
15.一种显示装置，所述显示装置包括：
第一金属层，在基底上，并且包括在第一方向上延伸的第一电压线；
有源层，在所述第一金属层上；
第二金属层，在所述有源层上；
第一晶体管，包括在所述有源层和所述第二金属层中；以及
第一电容器，电连接在所述第一晶体管的栅电极与所述第一晶体管的源电极之间，所述第一电容器包括：第一电容器电极，包括在所述第一金属层中，并且电连接到所述第一晶体管的所述栅电极；以及第二电容器电极，包括在所述有源层中，
其中，所述第二电容器电极与所述第一晶体管的所述源电极彼此一体地形成。
16.根据权利要求15所述的显示装置，所述显示装置还包括：
有源延伸部，从所述第二电容器电极延伸；
第一电极，包括在所述第二金属层上的第三金属层中，在所述第一方向上延伸，并且电连接到所述有源延伸部；以及
第二电极，包括在所述第三金属层中且与所述第一电极平行地延伸。
17.根据权利要求16所述的显示装置，所述显示装置还包括：
发光元件；
第二电压线，包括在所述第二金属层中，并且在与所述第一方向相交的第二方向上延伸；
第一接触电极，包括在所述第三金属层上的第四金属层中，并且将所述第一电极与所述发光元件电连接；以及
第二接触电极，包括在所述第四金属层中，并且将所述发光元件与所述第二电压线电连接。
18.根据权利要求15所述的显示装置，所述显示装置还包括：
水平电压线，包括在所述第二金属层中，在与所述第一方向相交的第二方向上延伸，并且电连接到所述第一电压线；
第一电极，包括在所述第二金属层上的第三金属层中，在所述第一方向上延伸，并且电连接到所述水平电压线；以及
第二电极，包括在所述第三金属层中且与所述第一电极平行地延伸。
19.根据权利要求18所述的显示装置，所述显示装置还包括：
有源延伸部，从所述第二电容器电极延伸；以及
第一接触电极，包括在所述第三金属层上的第四金属层中，并且直接连接到所述有源延伸部。
20.根据权利要求19所述的显示装置，所述显示装置还包括：
发光元件；
第二电压线，包括在所述第二金属层中，并且在与所述第一方向相交的所述第二方向上延伸；以及
第二接触电极，包括在所述第四金属层中，并且将所述发光元件与所述第二电压线电连接。
CN202310066242.XA 2022-01-28 2023-01-12 显示装置 Pending CN116525617A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0013454 2022-01-28
KR1020220013454A KR20230117003A (ko) 2022-01-28 2022-01-28 표시 장치

Publications (1)

Publication Number Publication Date
CN116525617A true CN116525617A (zh) 2023-08-01

Family

ID=87403553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310066242.XA Pending CN116525617A (zh) 2022-01-28 2023-01-12 显示装置

Country Status (3)

Country Link
US (1) US20230246146A1 (zh)
KR (1) KR20230117003A (zh)
CN (1) CN116525617A (zh)

Also Published As

Publication number Publication date
KR20230117003A (ko) 2023-08-07
US20230246146A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
US11716887B2 (en) Light emitting display device with a reduced coupling capacitance between the conductive wiring lines
US20230033341A1 (en) Display device
CN219575141U (zh) 显示设备
CN116525617A (zh) 显示装置
CN219843923U (zh) 显示装置
CN221409681U (zh) 显示装置
EP4369402A2 (en) Display device
EP4227935A1 (en) Display device
US20240055562A1 (en) Display device
CN220274184U (zh) 显示设备
US20230268350A1 (en) Display device
CN117082911A (zh) 显示设备
US20230137784A1 (en) Display device
CN221977581U (zh) 显示装置
US20230014863A1 (en) Display device
CN118522734A (zh) 显示装置
US20240120346A1 (en) Display device
US20230163138A1 (en) Display device
US20230268282A1 (en) Flexible film and display device including the same
CN117881238A (zh) 显示装置
KR20240120814A (ko) 표시 장치
CN117881237A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication